本發(fā)明涉及信號生成裝置及穩(wěn)壓器的輸出電壓的控制方法。

背景技術(shù)：

近年來，逐漸使用具有高頻(例如，ghz)帶的數(shù)據(jù)傳輸速率那樣的高速通信。為避免通信質(zhì)量的降低，需要在實(shí)現(xiàn)這樣的高速通信的發(fā)送器等中抑制抖動(jitter)。

抖動一般是由于向發(fā)送器等輸出信號的信號生成裝置中所使用的穩(wěn)壓器的輸出電壓的波動而產(chǎn)生的，因此，在信號生成裝置中，需要抑制所使用的穩(wěn)壓器的輸出電壓的波動。

作為抑制電壓波動的技術(shù)，例如下述專利文獻(xiàn)1公開了對電流源設(shè)置補(bǔ)償式電流單元的構(gòu)成。上述補(bǔ)償式電流單元包括：配置成分別基于第一輸入信號和第二輸入信號來使輸入電流在第一輸出和第二輸出之間切換的第一開關(guān)晶體管和第二開關(guān)晶體管；為了提供連接到所述第二輸出的第一補(bǔ)償式電流而與所述第一輸入信號連接的第一補(bǔ)償式晶體管；以及為了提供連接到所述第一輸出的第二補(bǔ)償式電流而與所述第二輸入信號連接的第二補(bǔ)償式晶體管，該第一補(bǔ)償式晶體管和第二補(bǔ)償式晶體管具有相互連接的源極端子。

另外，例如下述專利文獻(xiàn)2公開了具備補(bǔ)償電壓生成電路和補(bǔ)償單元的構(gòu)成。該補(bǔ)償電壓生成電路為了減小串聯(lián)連接的奇數(shù)個模擬式的反相放大電路的輸出電壓誤差，而生成與所述反相放大電路的刷新時在所述模擬式的反相放大電路的輸出產(chǎn)生的刷新電壓為相同電壓的補(bǔ)償電壓，該補(bǔ)償單元利用所述補(bǔ)償電壓來補(bǔ)償一個所述反相放大電路的輸出。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2014-513908號公報(bào)

專利文獻(xiàn)2：日本特開平11-355113號公報(bào)

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問題

在上述的信號生成裝置中，根據(jù)向發(fā)送器等輸出的信號的邏輯變化的頻率，所使用的穩(wěn)壓器的負(fù)載隨時間而變化，該穩(wěn)壓器的輸出電壓產(chǎn)生波動。即，上述信號生成裝置中穩(wěn)壓器的輸出電壓的波動量隨時間而變化。

另一方面，專利文獻(xiàn)1和2所公開的構(gòu)成并未補(bǔ)償如上所述的波動量隨時間而變化的電壓。因此，專利文獻(xiàn)1和2所公開的構(gòu)成無法對信號生成裝置中所使用的穩(wěn)壓器的輸出電壓的波動進(jìn)行抑制。

因此，本發(fā)明的目的在于提供一種能夠抑制所使用的穩(wěn)壓器的輸出電壓的波動的信號生成裝置及穩(wěn)壓器的輸出電壓的波動抑制方法。

技術(shù)方案

用于解決上述課題的本發(fā)明構(gòu)成為包括以下所示的技術(shù)特征或者發(fā)明具體事項(xiàng)。

即，根據(jù)一個觀點(diǎn)的本發(fā)明是一種將基于伴隨有邏輯變化的預(yù)定的圖案的信號輸出到預(yù)定的外部裝置的信號生成裝置。所述信號生成裝置具備：輸出驅(qū)動器，其將基于所述邏輯變化的頻率不同的至少2個測試圖案的各個信號分別輸出到所述預(yù)定的外部裝置；穩(wěn)壓器，其向所述輸出驅(qū)動器提供電源；以及電流補(bǔ)償電路，其生成補(bǔ)償電流。所述信號生成裝置針對每個所述測試圖案測定所述穩(wěn)壓器的輸出電壓，以使該測定的輸出電壓之間的差値為判定基準(zhǔn)值以下的方式調(diào)整所述補(bǔ)償電流的值。

在此，可選地，所述信號生成裝置還具備基于所述差値來確定電流代碼的值的控制電路。所述電流補(bǔ)償電路可針對每個所述測試圖案生成電流控制信號，并通過使該電流控制信號根據(jù)所述電流代碼的值而改變，來調(diào)整所述補(bǔ)償電流的值。

另外，可選地，所述信號生成裝置還具備：低通濾波器，其求出所述輸出驅(qū)動器在針對每個所述測試圖案，輸出基于所述測試圖案的信號的期間內(nèi)的所述穩(wěn)壓器的輸出電壓的平均值；以及比較電路，其通過求出2個所述平均值的差來計(jì)算出所述差値，并將所述差値和所述判定基準(zhǔn)值進(jìn)行比較，所述控制電路在通過所述比較電路比較出所述差値大于所述判定基準(zhǔn)值時，改變所述電流代碼的值。

此外，可選地，所述信號生成裝置還具備使所述測試圖案延遲預(yù)定數(shù)量的時鐘而生成延遲測試圖案的延遲電路，所述電流補(bǔ)償電路基于所述測試圖案和所述延遲測試圖案，來生成所述電流控制信號，所述輸出驅(qū)動器基于所述測試圖案和所述延遲測試圖案，來生成輸出到所述預(yù)定的外部裝置的信號。

另外，可選地，所述電流補(bǔ)償電路通過求出所述測試圖案與所述延遲測試圖案的異或非來生成所述電流控制信號。

此外，可選地，所述信號生成裝置還具備使所述測試圖案延遲預(yù)定數(shù)量的時鐘而生成延遲測試圖案的延遲電路，所述延遲電路生成延遲時鐘數(shù)量不同的多個所述延遲測試圖案，所述電流補(bǔ)償電路基于所述測試圖案和多個所述延遲測試圖案，來生成所述電流控制信號，所述輸出驅(qū)動器基于所述測試圖案和所述延遲測試圖案，來生成輸出到所述預(yù)定的外部裝置的信號。

另外，可選地，所述信號生成裝置還具備使所述測試圖案延遲預(yù)定數(shù)量的時鐘而生成延遲測試圖案的遲延電路，所述電流補(bǔ)償電路基于所述測試圖案、所述延遲測試圖案以及任意地進(jìn)行邏輯變化的任意圖案，來生成所述電流控制信號，所述輸出驅(qū)動器基于所述測試圖案和所述延遲測試圖案，來生成輸出到所述預(yù)定的外部裝置的信號。

此外，可選地，所述信號生成裝置還具備調(diào)整所述輸出驅(qū)動器和所述電流補(bǔ)償電路分別接收的所述測試圖案以及所述延遲測試圖案的延遲量的延遲調(diào)整電路，所述延遲調(diào)整電路以校正所述輸出驅(qū)動器和所述電流補(bǔ)償電路的內(nèi)部處理速度的差異的方式調(diào)整所述測試圖案以及所述延遲測試圖案的延遲量。

此外，根據(jù)另一個觀點(diǎn)的本發(fā)明是一種將基于伴隨有邏輯變化的預(yù)定的圖案的信號輸出到預(yù)定的外部裝置的信號生成裝置。所述信號生成裝置具備：輸出驅(qū)動器，其將基于測試圖案的信號輸出到所述預(yù)定的外部裝置；穩(wěn)壓器，其向所述輸出驅(qū)動器提供電源；以及電流補(bǔ)償電路，其生成補(bǔ)償電流。所述信號生成裝置測定所述穩(wěn)壓器的輸出電壓，并以使該測定的輸出電壓的值與預(yù)定的參考電壓的值之間的差値為判定基準(zhǔn)值以下的方式調(diào)整所述補(bǔ)償電流的值。

此外，根據(jù)另一個觀點(diǎn)的本發(fā)明是一種在將基于伴隨有邏輯變化的預(yù)定的圖案的信號從輸出驅(qū)動器輸出到預(yù)定的外部裝置的信號生成裝置中，向所述輸出驅(qū)動器提供電源的穩(wěn)壓器的輸出電壓的控制方法。所述控制方法包括：將基于所述邏輯變化的頻率不同的至少2個測試圖案的各個信號分別從所述輸出驅(qū)動器輸出到所述預(yù)定的外部裝置的步驟；針對每個所述測試圖案計(jì)算出所述穩(wěn)壓器的輸出電壓的步驟；以及以使計(jì)算出的所述輸出電壓之間的差値為判定基準(zhǔn)值以下的方式調(diào)整通過電流補(bǔ)償電路生成的補(bǔ)償電流的值的步驟。

技術(shù)效果

根據(jù)本發(fā)明的信號生成裝置及穩(wěn)壓器的輸出電壓的控制方法，能夠抑制穩(wěn)壓器的輸出電壓的波動。

通過參照附圖對本發(fā)明的實(shí)施方式進(jìn)行說明，可清楚了解本發(fā)明的其它技術(shù)特征、目的、及作用效果或優(yōu)點(diǎn)。

附圖說明

圖1是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的框圖。

圖2是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流補(bǔ)償電路的框圖。

圖3a是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的框圖。

圖3b是說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的動作的時序圖。

圖4是說明本發(fā)明的一個實(shí)施方式的信號生成裝置的測試圖案與電流控制信號之間的關(guān)系的時序圖。

圖5是說明本發(fā)明的一個實(shí)施方式的穩(wěn)壓器的輸出電壓的波動抑制方法的流程圖。

圖6是表示為確認(rèn)本發(fā)明的一個實(shí)施方式的信號生成裝置的校準(zhǔn)效果而進(jìn)行的模擬的結(jié)果的圖。

圖7是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的框圖。

圖8是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的框圖。

圖9a是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的框圖。

圖9b是說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的動作的時序圖。

圖10a是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的框圖。

圖10b是說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的動作的時序圖。

符號說明

1、2、3信號生成裝置

10控制電路

11圖案保持電路

12選擇器

13延遲電路

14穩(wěn)壓器

15輸出驅(qū)動器

16電流補(bǔ)償電路

161、961、1061電流控制信號生成電路

161a、961a、961b、961c、961d、1061a邏輯電路

1061b選擇器

162晶體管

163開關(guān)

17低通濾波器

18比較電路

18a存儲部

31a、31b延遲調(diào)整電路

100內(nèi)部電路

具體實(shí)施方式

以下，參照附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。然而，以下所說明的實(shí)施方式只是示例，并無意排除以下未明示的各種變形或技術(shù)應(yīng)用。本發(fā)明可以在不脫離其主旨的范圍內(nèi)進(jìn)行各種變形(例如，對各實(shí)施方式進(jìn)行組合等)而實(shí)施。另外，在以下的附圖記載中，對相同或者類似的部分標(biāo)記表示有相同或者類似的符號。附圖是示意性的，并不一定與實(shí)際的尺寸或比例等一致。在附圖之間，也含有相互的尺寸關(guān)系或比例不同的部分。

[實(shí)施方式1]

圖1是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的框圖。如該圖所示，信號生成裝置1構(gòu)成為包括例如控制電路10、圖案保持電路11、選擇器12、延遲電路13、穩(wěn)壓器14、輸出驅(qū)動器15、電流補(bǔ)償電路16、低通濾波器17以及比較電路18。信號生成裝置1連接有多個內(nèi)部電路100[1]、……、100[n]，并可向它們提供電流。

控制電路10構(gòu)成為包括例如未圖示的微處理器、存儲器等，并對信號生成裝置1整體進(jìn)行控制。具體而言，控制電路10輸出第一控制信號cs1和第二控制信號cs2，并接收第三控制信號cs3、第四控制信號cs4以及第五控制信號cs5。另外，生成電流代碼cc，并將該電流代碼cc輸出到電流補(bǔ)償電路16。

第一控制信號cs1是用于控制信號生成裝置1在正常動作模式和校準(zhǔn)模式中的任一模式下進(jìn)行動作的信號，并被從控制電路10輸出到選擇器12和比較電路18。第二控制信號cs2是用于選擇預(yù)定的測試圖案tp的信號，并被從控制電路10輸出到圖案保持電路11。第三控制信號cs3、第四控制信號cs4和第五控制信號cs5是用于從比較電路18向控制電路10進(jìn)行預(yù)定的通知的信號。應(yīng)予說明，電流代碼cc的詳細(xì)情況在后面說明。

圖案保持電路11保持有多個不同的測試圖案tp，并基于來自控制電路10的第二控制信號cs2，將一個測試圖案tp輸出到選擇器12。在本例中，圖案保持電路11保持有測試圖案tp(a)和測試圖案tp(b)。圖案保持電路11構(gòu)成為可保持任意的測試圖案tp，例如，可將時鐘圖案、固定邏輯圖案以及偽隨機(jī)圖案等作為測試圖案tp進(jìn)行保持。

選擇器12基于來自控制電路10的第一控制信號cs1，來選擇從圖案保持電路11接收的預(yù)定的測試圖案tp和從外部接收的隨機(jī)圖案rp中的任一個，并輸出到延遲電路13。

延遲電路13生成并輸出使從選擇器12接收的預(yù)定的測試圖案tp或隨機(jī)圖案rp延遲n(n是任意的整數(shù))個時鐘而得到的數(shù)據(jù)。具體而言，延遲電路13在將從選擇器12接收到的預(yù)定的測試圖案tp或隨機(jī)圖案rp從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)sd之后，使該串行數(shù)據(jù)sd延遲n(n是任意的整數(shù))個時鐘，從而生成延遲串行數(shù)據(jù)sd(n)。延遲電路13將串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)輸出到輸出驅(qū)動器15和電流補(bǔ)償電路16。應(yīng)予說明，延遲電路13可構(gòu)成為生成并輸出延遲時鐘數(shù)量不同的多個延遲串行數(shù)據(jù)sd(n)。

穩(wěn)壓器14生成基于所接收的參考電壓vref的電壓，并將該生成的電壓提供給輸出驅(qū)動器15、內(nèi)部電路100以及電流補(bǔ)償電路16。另外，穩(wěn)壓器14將生成的電壓輸出到低通濾波器17。

輸出驅(qū)動器15基于從穩(wěn)壓器14提供的電壓來驅(qū)動，并基于從延遲電路13接收的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)，生成經(jīng)增強(qiáng)處理的串行數(shù)據(jù)，并將該串行數(shù)據(jù)輸出到未圖示的外部裝置。輸出驅(qū)動器15可以是使從穩(wěn)壓器14引入的驅(qū)動電流id根據(jù)從延遲電路13接收的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)而變化的電壓模式的驅(qū)動器。

電流補(bǔ)償電路16通過來自穩(wěn)壓器14的電源提供來驅(qū)動，并基于從延遲電路13接收的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)、以及從控制電路10接收的電流代碼cc來生成補(bǔ)償電流ic。應(yīng)予說明，電流補(bǔ)償電路16的詳細(xì)情況在后面說明。

低通濾波器17構(gòu)成為包括例如未圖示的電容器，并對穩(wěn)壓器14的輸出電壓進(jìn)行積分，而將平均化后的值輸出到比較電路18。

比較電路18從低通濾波器17接收并比較在第一期間內(nèi)的穩(wěn)壓器14的輸出電壓的平均值和在第二期間內(nèi)的穩(wěn)壓器14的輸出電壓的平均值。例如，第一期間是指用于輸出驅(qū)動器15和電流補(bǔ)償電路16進(jìn)行基于測試圖案tp(a)的處理的期間，第二期間是指用于輸出驅(qū)動器15和電流補(bǔ)償電路16進(jìn)行基于測試圖案tp(b)的處理的期間。

具體而言，首先，比較電路18在接收到選擇校準(zhǔn)模式的第一控制信號cs1之后，從低通濾波器17接收在輸出驅(qū)動器15和電流補(bǔ)償電路16進(jìn)行基于測試圖案tp(a)的處理的期間內(nèi)的穩(wěn)壓器14的輸出電壓的平均值，并將該平均值數(shù)字化而作為第一電壓代碼存儲在存儲部18a。比較電路18在第一電壓代碼的存儲完成后，生成第三控制信號cs3并輸出到控制電路10。由此，控制電路10生成選擇測試圖案tp(b)的第二控制信號cs2并輸出到圖案保持電路11。

接下來，比較電路18從低通濾波器17接收在輸出驅(qū)動器15和電流補(bǔ)償電路16進(jìn)行基于測試圖案tp(b)的處理的期間內(nèi)的穩(wěn)壓器14的輸出電壓的平均值，并將該平均值數(shù)字化而作為第二電壓代碼。然后，比較電路18求出第一電壓代碼與第二電壓代碼之間的差值α，并將該差值α與判定基準(zhǔn)值e進(jìn)行比較。比較電路18在差值α大于判定基準(zhǔn)值e時，生成第四控制信號cs4并輸出到控制電路10。判定基準(zhǔn)值e是在正常動作模式下，能夠抑制穩(wěn)壓器14的輸出電壓的波動的差值α的上限值。由此，控制電路10改變電流代碼cc而將改變的電流代碼cc輸出到電流補(bǔ)償電路16。另一方面，比較電路18在差值α為判定基準(zhǔn)值e以下時，生成第五控制信號cs5并輸出到控制電路10。由此，控制電路10生成選擇正常動作模式的第一控制信號cs1并輸出到選擇器12和比較電路18。

圖2是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流補(bǔ)償電路的框圖。如該圖所示，電流補(bǔ)償電路16構(gòu)成為包括例如電流控制信號生成電路161、多個晶體管162和多個開關(guān)163。

電流控制信號生成電路161基于來自延遲電路13的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)生成電流控制信號ccs。應(yīng)予說明，電流控制信號生成電路161的詳細(xì)情況在后面說明。

多個晶體管162例如是nmosfet，構(gòu)成用于在與電流控制信號生成電路161之間進(jìn)行多級的負(fù)載電流調(diào)整的并聯(lián)可變電阻。即，多個晶體管162根據(jù)動作的晶體管162的數(shù)量，按照電流控制信號生成電路161所生成的電流控制信號ccs，生成以從穩(wěn)壓器14引入到晶體管162的方式流動的補(bǔ)償電流ic。

各開關(guān)163配置在電流控制信號生成電路161與各晶體管162的柵極端子之間，并由來自控制電路10的電流代碼cc來控制開啟/關(guān)閉。

電流代碼cc用于根據(jù)其自身的值來如上所述地個別地控制各開關(guān)163的開啟/關(guān)閉。即，電流代碼cc是用于根據(jù)其自身的值來確定動作的晶體管162的數(shù)量的代碼。

圖3a是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的框圖。如該圖所示，電流控制信號生成電路161構(gòu)成為包括例如邏輯電路161a。另外，延遲串行數(shù)據(jù)sd(n)是使n＝1，而延遲了1個時鐘的數(shù)據(jù)。

邏輯電路161a例如接收串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)并計(jì)算它們的異或非，將該計(jì)算結(jié)果作為電流控制信號ccs輸出。例如，如圖3b所示那樣進(jìn)行串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)的邏輯變化時，邏輯電路161a輸出如該圖所示那樣的電流控制信號ccs。

圖4是說明本發(fā)明的一個實(shí)施方式的信號生成裝置的測試圖案與電流控制信號之間的關(guān)系的時序圖。在該圖中，分別針對測試圖案tp(a)和測試圖案tp(b)顯示有由延遲電路13生成的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)、以及由電流控制信號生成電路161生成的電流控制信號ccs。

如該圖所示，基于測試圖案tp(a)的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)每1個時鐘進(jìn)行一次邏輯變化。并且，電流控制信號ccs成為一直表示“l(fā)(低電平)”的信號。

另一方面，基于測試圖案tp(b)的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)每4個時鐘進(jìn)行一次邏輯變化。并且，電流控制信號ccs成為每隔3個時鐘表示一個“l(fā)(低電平)”，除此之外表示“h(高電平)”的信號。

應(yīng)予說明，測試圖案tp(a)是用于測試邏輯變化多的情況下的穩(wěn)壓器14的輸出電壓波動的圖案，測試圖案tp(b)是用于測試邏輯變化少的情況下的穩(wěn)壓器14的輸出電壓波動的圖案。

圖5是說明本發(fā)明的一個實(shí)施方式的穩(wěn)壓器的輸出電壓的波動抑制方法的流程圖。上述穩(wěn)壓器的輸出電壓的波動抑制方法在信號生成裝置1的校準(zhǔn)過程中執(zhí)行。

如該圖所示，控制電路10在信號生成裝置1啟動后，將選擇校準(zhǔn)模式的第一控制信號cs1輸出到選擇器12和比較電路18，并將設(shè)定為初始值的電流代碼cc輸出到電流補(bǔ)償電路16(s501)。由此，選擇器12可選擇由圖案保持電路11輸出的測試圖案tp(a)或測試圖案tp(b)并輸出到延遲電路13。比較電路18可從低通濾波器17接收穩(wěn)壓器14的被平均化后的輸出電壓的值。電流補(bǔ)償電路16對應(yīng)于作為初始值的電流代碼cc來設(shè)定動作的晶體管162的數(shù)量。

接著，控制電路10生成選擇測試圖案tp(a)的第二控制信號cs2并輸出到圖案保持電路11(s502)。由此，圖案保持電路11輸出測試圖案tp(a)。延遲電路13將通過將經(jīng)由選擇器12接收的測試圖案tp(a)從并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)而生成的串行數(shù)據(jù)sd、和通過使該串行數(shù)據(jù)sd延遲n個時鐘而生成的延遲串行數(shù)據(jù)sd(n)輸出到輸出驅(qū)動器15以及電流補(bǔ)償電路16。輸出驅(qū)動器15基于串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)生成信號并將該信號輸出到未圖示的外部裝置。另一方面，電流補(bǔ)償電路16基于串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)生成電流控制信號ccs，并按照該電流控制信號ccs，根據(jù)按照電流代碼cc而連接的晶體管162的數(shù)量，生成補(bǔ)償電流ic。應(yīng)予說明，基于測試圖案tp(a)的電流控制信號ccs如利用圖4所說明的那樣，可一直為“l(fā)(低電平)”。在這種情況下，電流控制信號ccs的值為0，因此補(bǔ)償電流ic的值可為0。

接著，比較電路18從低通濾波器17接收在輸出驅(qū)動器15和電流補(bǔ)償電路16進(jìn)行基于測試圖案tp(a)的處理的期間內(nèi)的穩(wěn)壓器14的輸出電壓的平均值，并將該平均值數(shù)字化而作為第一電壓代碼存儲在存儲部18a(s503)。比較電路18在第一電壓代碼的存儲完成后，生成第三控制信號cs3并輸出到控制電路10(s504)。

控制電路10通過接收第三控制信號cs3，來生成選擇測試圖案tp(b)的第二控制信號cs2并輸出到圖案保持電路11(s505)。由此，圖案保持電路11輸出測試圖案tp(b)，因此延遲電路13、輸出驅(qū)動器15以及電流補(bǔ)償電路16基于測試圖案tp(b)進(jìn)行與上述處理相同的處理。

接著，比較電路18從低通濾波器17接收在輸出驅(qū)動器15和電流補(bǔ)償電路16進(jìn)行基于測試圖案tp(b)的處理的期間內(nèi)的穩(wěn)壓器14的輸出電壓的平均值，并將該平均值數(shù)字化而作為第二電壓代碼(s506)。然后，比較電路18求出第一電壓代碼與第二電壓代碼之間的差值α(s507)。

接著，比較電路18判斷差值α是否為判定基準(zhǔn)值e以下(s508)。在差值α大于判定基準(zhǔn)值e時(s508中為“否”時)，比較電路18生成第四控制信號cs4并輸出到控制電路10(s509)?？刂齐娐?0通過接收第四控制信號cs4，來改變電流代碼cc的值(s510)。由此，動作的晶體管162的數(shù)量被改變，因此基于測試圖案tp(b)，電流補(bǔ)償電路16生成的補(bǔ)償電流ic的值被改變。

另一方面，在s507中求出的差值α為判定基準(zhǔn)值e以下時(s508中為“是”時)，比較電路18生成第五控制信號cs5并輸出到控制電路10(s511)?？刂齐娐?0通過接收第五控制信號cs5，來存儲當(dāng)前時刻的電流代碼cc的值(s512)。至此，信號生成裝置1的校準(zhǔn)結(jié)束。之后，控制電路10將選擇正常動作模式的第一控制信號cs1輸出到選擇器12和比較電路18，并將在s512中存儲的值的電流代碼cc輸出到電流補(bǔ)償電路16。由此，信號生成裝置1在抑制了由穩(wěn)壓器14產(chǎn)生的輸出電壓的波動的狀態(tài)下，以正常動作模式進(jìn)行動作。

圖6是表示為確認(rèn)本發(fā)明的一個實(shí)施方式的信號生成裝置的校準(zhǔn)效果而進(jìn)行的模擬的結(jié)果的圖。具體而言，是用于評價(jià)在使信號生成裝置1以正常動作模式進(jìn)行動作時的穩(wěn)壓器14的輸出電壓的波動的圖。在該圖中，實(shí)線61表示事先進(jìn)行了信號生成裝置1的校準(zhǔn)的情況下的模擬結(jié)果，實(shí)線62表示事先未進(jìn)行信號生成裝置1的校準(zhǔn)的情況下的模擬結(jié)果。

從該圖明顯可知，通過在事先進(jìn)行信號生成裝置1的校準(zhǔn)，穩(wěn)壓器14的輸出電壓的波動得到大幅地抑制。

[實(shí)施方式2]

圖7是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的框圖。如該圖所示，信號生成裝置2不同于上述的信號生成裝置1，比較電路18不接收基于測試圖案tp(a)的穩(wěn)壓器14的輸出電壓的平均值，而接收參考電壓vref。比較電路18將該參考電壓vref的值數(shù)字化而作為第一電壓代碼，并將第一電壓代碼與第二電壓代碼進(jìn)行比較。

信號生成裝置2不需要存儲部18a，并且不需要使用測試圖案tp(a)，因此具有能夠簡化與校準(zhǔn)相關(guān)的構(gòu)成及其動作的優(yōu)點(diǎn)。

應(yīng)予說明，信號生成裝置2可構(gòu)成為比較電路18不接收參考電壓vref，而接收具有預(yù)定的值的電壓。

[實(shí)施方式3]

圖8是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的框圖。如該圖所示，信號生成裝置3相對于上述的信號生成裝置1，增設(shè)了延遲調(diào)整電路31a和延遲調(diào)整電路31b。

延遲調(diào)整電路31a從延遲電路13接收串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)，將它們延遲預(yù)定數(shù)量的時鐘，并輸出到輸出驅(qū)動器15。延遲調(diào)整電路31b從延遲電路13接收串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)，將它們延遲預(yù)定數(shù)量的時鐘，并輸出到電流補(bǔ)償電路16。

在信號生成裝置3中，通過使用延遲調(diào)整電路31a和延遲調(diào)整電路31b來校正輸出驅(qū)動器15與電流補(bǔ)償電路16之間的內(nèi)部處理速度的差異。具體而言，在信號生成裝置3中，根據(jù)輸出驅(qū)動器15與電流補(bǔ)償電路16之間的內(nèi)部處理速度的差異，來調(diào)整延遲調(diào)整電路31a和延遲調(diào)整電路31b附加到串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(n)上的延遲量。由此，信號生成裝置3可在更適當(dāng)?shù)臅r刻生成補(bǔ)償電流ic，因此能夠更可靠地抑制穩(wěn)壓器14的輸出電壓的波動。

[實(shí)施方式4]

圖9a是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的框圖。如該圖所示，電流控制信號生成電路961由例如邏輯電路961a、961b、961c和961d構(gòu)成，并被用來替代圖2所示的電流控制信號生成電路161。

邏輯電路961a、961b、961c計(jì)算所接收的2個數(shù)據(jù)的異或非，并將計(jì)算結(jié)果輸出到邏輯電路961d。作為具體的例子，以分別延遲了1、2、3個時鐘的數(shù)據(jù)進(jìn)行說明。邏輯電路961a接收串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)，邏輯電路961b接收延遲串行數(shù)據(jù)sd(1)和延遲串行數(shù)據(jù)sd(2)，邏輯電路961c接收延遲串行數(shù)據(jù)sd(2)和延遲串行數(shù)據(jù)sd(3)。

邏輯電路961d計(jì)算從邏輯電路961a、961b和961c接收的數(shù)據(jù)的邏輯與。邏輯電路961d將該計(jì)算結(jié)果作為電流控制信號ccs輸出。

例如，在進(jìn)行圖9b所示那樣的串行數(shù)據(jù)sd、延遲串行數(shù)據(jù)sd(1)、sd(2)和sd(3)的邏輯變化時，邏輯電路961a、961b、961c和961d的輸出如該圖所示。

電流控制信號生成電路961通過具有上述構(gòu)成，從而在以正常動作模式進(jìn)行動作的信號生成裝置1中，在基于持續(xù)保持沒有邏輯變化的狀態(tài)的隨機(jī)圖案rp而向未圖示的外部裝置輸出信號時，能夠使補(bǔ)償電流ic的生成時刻和平均電流更合理化。因此，使用電流控制信號生成電路961的信號生成裝置1能夠更高精度地抑制穩(wěn)壓器14的輸出電壓的波動。

應(yīng)予說明，電流控制信號生成電路961可構(gòu)成為具備更多計(jì)算接收的2個數(shù)據(jù)的異或非的邏輯電路，并通過邏輯電路961d計(jì)算這些邏輯電路所輸出的數(shù)據(jù)的邏輯與。例如，電流控制信號生成電路961在具備n個計(jì)算接收的2個數(shù)據(jù)的異或非的邏輯電路的情況下，構(gòu)成為第一個邏輯電路接收串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)，第二個邏輯電路接收延遲串行數(shù)據(jù)sd(1)和延遲串行數(shù)據(jù)sd(2)，以此類推，構(gòu)成為第n個邏輯電路接收延遲串行數(shù)據(jù)sd(n-1)和延遲串行數(shù)據(jù)sd(n)。

[實(shí)施方式5]

圖10a是用于說明本發(fā)明的一個實(shí)施方式的信號生成裝置的電流控制信號生成電路的框圖。如該圖所示，電流控制信號生成電路1061由例如邏輯電路1061a和選擇器1061b構(gòu)成，并被用來替代圖2所示的電流控制信號生成電路161。

邏輯電路1061a接收串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)，計(jì)算它們的異或非，并將計(jì)算結(jié)果輸出到選擇器1061b。

選擇器1061b的一個輸入端子接收任意圖案p，另一個輸入端子接地。選擇器1061b基于來自邏輯電路1061a的輸出，來選擇其中一個作為電流控制信號ccs輸出。

例如，在進(jìn)行圖10b所示那樣的串行數(shù)據(jù)sd和延遲串行數(shù)據(jù)sd(1)的邏輯變化，且在選擇器1061b的一個輸入端子輸入有如該圖所示那樣的每1個時鐘進(jìn)行一次邏輯變化的任意圖案p時，邏輯電路1061a和選擇器1061b的輸出如該圖所示。

電流控制信號生成電路1061通過具有上述構(gòu)成，從而使電流控制信號ccs根據(jù)任意圖案p而變化。因此，電流控制信號生成電路1061通過設(shè)定與正常動作模式下的信號生成裝置1中的隨機(jī)圖案rp對應(yīng)的任意圖案p，能夠提高補(bǔ)償電流ic的精度。因此，在使用電流控制信號生成電路1061的信號生成裝置1中，能夠更高精度地抑制穩(wěn)壓器14的輸出電壓的波動。

上述各實(shí)施方式是用于說明本發(fā)明的例示，并不旨在將本發(fā)明僅限于這些實(shí)施方式。就本發(fā)明而言，只要不脫離其主旨就可以以各種方式進(jìn)行實(shí)施。

例如，在本說明書所公開的方法中，只要其結(jié)果不產(chǎn)生矛盾，則可以將步驟、動作或功能并行實(shí)施或按不同的順序?qū)嵤Ｋf明的步驟、動作和功能僅作為示例而提供，在不脫離發(fā)明的主旨的范圍內(nèi)，可以將步驟、動作和功能中的幾個省略，另外，可以通過相互結(jié)合而成為一個，另外，也可以追加其它步驟、動作或功能。

另外，在本說明書中，雖然公開了各種實(shí)施方式，但是，也可以對一個實(shí)施方式中的特定的特征(技術(shù)事項(xiàng))進(jìn)行適當(dāng)改進(jìn)，并且追加到其它實(shí)施方式中，或者與該其它實(shí)施方式中的特定的特征調(diào)換，這樣的方式也包含在本發(fā)明的主旨內(nèi)。

工業(yè)上的可利用性

本發(fā)明能夠廣泛用于具備信號生成裝置的電子設(shè)備領(lǐng)域。