本實(shí)用新型涉及一種基于FPGA+PowerPC的數(shù)?；旌喜杉到y(tǒng)，屬于電力自動(dòng)化技術(shù)領(lǐng)域。

背景技術(shù)：

在電力系統(tǒng)中，作為“黑匣子”的錄波器是研究現(xiàn)代電網(wǎng)不可缺少的工具，其主要任務(wù)是記錄系統(tǒng)大擾動(dòng)如短路故障、系統(tǒng)震蕩、電壓崩潰等時(shí)候的一次系統(tǒng)電壓、電力及其導(dǎo)出量。在目前的智能變電站發(fā)展過(guò)程中，傳統(tǒng)采樣和GOOSE采集的數(shù)據(jù)采集方式保證了二次設(shè)備數(shù)據(jù)源的可靠性。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問(wèn)題是克服現(xiàn)有技術(shù)的缺陷，提供一種基于FPGA+PowerPC的數(shù)?；旌喜杉到y(tǒng)，同步采集電力系統(tǒng)中的傳統(tǒng)模擬量采樣，傳統(tǒng)開關(guān)量和GOOSE開關(guān)量。

為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種基于FPGA+PowerPC的數(shù)?；旌喜杉到y(tǒng)，包括FPGA和PowerPC，所述FPGA和PowerPC之間通過(guò)60X總線連接；

所述FPGA外連接三路采樣電路，一路是FPGA通過(guò)內(nèi)部總線連接A/D模數(shù)轉(zhuǎn)換芯片，A/D模數(shù)轉(zhuǎn)換芯片再連接二階有源濾波回路，二階有源濾波回路輸入端接入傳統(tǒng)模擬量；一路是FPGA通過(guò)內(nèi)部總線連接開入隔離回路，開入隔離回路的輸入端接入傳統(tǒng)開關(guān)量；一路是FPGA內(nèi)嵌以太網(wǎng)控制器，以太網(wǎng)控制器與外部PHY接口連接，GOOSE報(bào)文通過(guò)光口輸入PHY接口；

所述FPGA內(nèi)嵌兩個(gè)SPI通訊控制器，兩個(gè)SPI通訊控制器各提供一個(gè)SPI接口，所述SPI接口通過(guò)高速背板總線連接CPU；

所述PowerPC內(nèi)配置同步節(jié)拍發(fā)生器。

前述的SPI的clock采用雙數(shù)據(jù)線，每個(gè)clock向外傳送兩位采樣值。

前述的FPGA采用EP4C55。

前述的A/D模數(shù)轉(zhuǎn)換芯片采用ADS8556。

本實(shí)用新型所達(dá)到的有益效果：

本實(shí)用新型解決了多種數(shù)據(jù)源接入多CPU時(shí)，高速、實(shí)時(shí)、同步數(shù)據(jù)采集需要CPU較大開銷，多種采樣數(shù)據(jù)共享難于實(shí)現(xiàn)的難題，大大降低了傳統(tǒng)采樣、GOOSE采樣的電力系統(tǒng)暫、常態(tài)錄波裝置或其他自動(dòng)化裝置在多CPU共享多種數(shù)據(jù)源時(shí)設(shè)計(jì)的復(fù)雜度和硬件成本。

附圖說(shuō)明

圖1為本實(shí)用新型的基于FPGA+PowerPC的數(shù)模混合采集系統(tǒng)硬件示意圖；

圖2為本實(shí)用新型的電路原理圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說(shuō)明本實(shí)用新型的技術(shù)方案，而不能以此來(lái)限制本實(shí)用新型的保護(hù)范圍。

如圖1和圖2所示，本實(shí)用新型的基于FPGA+PowerPC的數(shù)?；旌喜杉到y(tǒng)包括FPGA和PowerPC，F(xiàn)PGA和PowerPC之間通過(guò)60X總線連接。

FPGA外連接三路采樣電路，包括，F(xiàn)PGA通過(guò)內(nèi)部總線連接A/D模數(shù)轉(zhuǎn)換芯片，A/D模數(shù)轉(zhuǎn)換芯片再連接二階有源濾波回路，F(xiàn)PGA通過(guò)內(nèi)部連線產(chǎn)生A/D時(shí)序，控制A/D模數(shù)轉(zhuǎn)換芯片采集傳統(tǒng)模擬量；FPGA通過(guò)內(nèi)部總線連接開入隔離回路，F(xiàn)PGA通過(guò)時(shí)序控制開入隔離回路，采集傳統(tǒng)開關(guān)量；FPGA內(nèi)嵌以太網(wǎng)控制器，以太網(wǎng)控制器與外部PHY接口連接，GOOSE報(bào)文通過(guò)光口輸入PHY接口。

上述FPGA采集GOOSE報(bào)文后，PowerPC通過(guò)60X總線從FPGA那里獲取GOOSE報(bào)文，并提取出開關(guān)量，然后再將GOOSE開關(guān)量傳給FPAG。

FPGA內(nèi)嵌兩個(gè)SPI通訊控制器，兩個(gè)SPI通訊控制器各提供一個(gè)SPI接口，SPI接口通過(guò)高速背板總線連接CPU。每個(gè)SPI接口均可將傳統(tǒng)模擬量，傳統(tǒng)開關(guān)量和GOOSE開關(guān)量傳輸至CPU。

PowerPC內(nèi)配置同步節(jié)拍發(fā)生器，產(chǎn)生的同步采樣脈沖，F(xiàn)PGA通過(guò)邊沿檢測(cè)技術(shù)實(shí)時(shí)檢測(cè)外部的同步采樣脈沖，將傳統(tǒng)模擬量，傳統(tǒng)開關(guān)量和GOOSE開關(guān)量進(jìn)行同步，并將同步好的傳統(tǒng)模擬量，傳統(tǒng)開關(guān)量和GOOSE開關(guān)量傳輸至CPU。

本實(shí)用新型的SPI的時(shí)鐘最高可工作在48M，并且采用雙數(shù)據(jù)線，每個(gè)clock可向外傳送兩位，一個(gè)16位的采樣值只需8個(gè)clock完成，兩個(gè)SPI接口可同步向多CPU發(fā)送采樣值，接收端只需要配以SPI接收模塊即可獲取傳統(tǒng)模擬量、傳統(tǒng)開關(guān)量和GOOSE開關(guān)量的采樣值。

本實(shí)用新型的FPGA采用ALTERA公司的EP4C55，A/D模數(shù)轉(zhuǎn)換芯片采用TI公司的ADS8556。

本實(shí)用新型用于暫、常態(tài)故障錄波裝置的雙錄波CPU，為暫態(tài)錄波CPU和常態(tài)錄波CPU共享采樣回路提供高速、同步采樣數(shù)據(jù)，或者用于其他電力系統(tǒng)自動(dòng)化裝置在多CPU冗余工作時(shí)，實(shí)現(xiàn)采樣數(shù)據(jù)統(tǒng)一由采集系統(tǒng)提供。

以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本實(shí)用新型的保護(hù)范圍。