本發(fā)明涉及一種信號(hào)處理電路，尤其是涉及一種軟件控制的基線調(diào)節(jié)電路。

背景技術(shù)：

在微小信號(hào)測(cè)量過(guò)程中，信號(hào)調(diào)理電路通常必不可少，為使模擬信號(hào)能最佳匹配于AD轉(zhuǎn)換器的輸入范圍，信號(hào)調(diào)理電路通常要對(duì)傳感器輸出的原始信號(hào)進(jìn)行幅度上的放大或縮小、基線抬高或降低。其中，基線的抬高或降低就是將信號(hào)整體抬高或降低，即增加或減去一個(gè)直流偏置。

在絕大多數(shù)電路設(shè)計(jì)中，采用固定直流偏置即可滿足設(shè)計(jì)需求。根據(jù)對(duì)被測(cè)信號(hào)的具體大小和AD轉(zhuǎn)換器的輸入范圍，計(jì)算需要的直流偏置，然后使用一個(gè)標(biāo)準(zhǔn)參考電壓和信號(hào)運(yùn)算電路為被測(cè)信號(hào)增加或減去一個(gè)固定的直流電壓量。

但是在個(gè)別應(yīng)用場(chǎng)合，固定的直流偏置無(wú)法獲得理想的效果。比如被測(cè)信號(hào)動(dòng)態(tài)范圍比較大，自身基線不夠穩(wěn)定等。對(duì)于前者，信號(hào)調(diào)理電路放大倍數(shù)通常設(shè)計(jì)的比較小，允許軟件動(dòng)態(tài)配置ADC片上PGA，這種情況對(duì)于直流偏置使用的參考電壓精度要求極高，否則經(jīng)過(guò)ADC片上PGA放大之后信號(hào)會(huì)明顯偏離ADC輸入范圍的中間區(qū)域；對(duì)于后者，自身基線的漂移如果不是有用信號(hào)的一部分，還可以采用高通濾波器解決，但如果信號(hào)的低頻波動(dòng)本身就是有用信號(hào)，則會(huì)進(jìn)一步加劇模擬信號(hào)與AD輸入范圍不匹配的矛盾。

為了解決以上問(wèn)題，可以考慮采用軟件控制的基線調(diào)節(jié)方法，即需要在軟件的控制下產(chǎn)生一個(gè)直流偏置信號(hào)。其中DAC是最容易想到的方式，但冗余度較大，成本明顯偏高，而且需要信號(hào)運(yùn)算電路來(lái)生成缺省的電壓值，以保證在系統(tǒng)接通電源，軟件尚未控制時(shí)模擬信號(hào)不會(huì)大幅度超出ADC的輸入范圍。另外，采用PWM加低通濾波的方式也可以得到所需要的模擬電壓，但對(duì)于精確測(cè)量而言，紋波往往偏大，而且同樣存在需要額外解決缺省電壓值的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種調(diào)節(jié)精度高、可控的軟件控制的基線調(diào)節(jié)電路。

本發(fā)明的目的可以通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)：

一種軟件控制的基線調(diào)節(jié)電路，包括基礎(chǔ)分壓支路、PWM控制的并聯(lián)支路、有源低通濾波電路以及信號(hào)運(yùn)算電路，所述的基礎(chǔ)分壓支路包括兩個(gè)相互串聯(lián)的直流分壓電阻，所述的PWM控制的并聯(lián)支路與其中一個(gè)直流分壓電阻并聯(lián)，兩個(gè)直流分壓電阻的中間點(diǎn)依次連接有源低通濾波電路和信號(hào)運(yùn)算電路，所述的PWM控制的并聯(lián)支路包括相互串聯(lián)的電阻R_p和MOSFET，所述的MOSFET的通斷受外部PWM信號(hào)控制，通過(guò)軟件控制PWM占空比變化，調(diào)節(jié)基線調(diào)節(jié)電路輸出電壓的大小。

所述的基礎(chǔ)分壓支路的總電壓從電壓參考芯片獲取或使用電源穩(wěn)壓芯片輸出的電源電壓。

所述的PWM控制的并聯(lián)支路可以采用N型MOSFET并聯(lián)在基礎(chǔ)分壓支路的低壓端電阻上，也可以采用P型MOSFET并聯(lián)在基礎(chǔ)分壓支路的高壓端電阻上。

所述的PWM信號(hào)的頻率為20kHz～30kHz。

所述的PWM信號(hào)的占空比為0～100％。

所述的有源低通濾波電路包括一個(gè)二階或三階有源低通濾波器。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：

(1)通過(guò)電阻分壓和PWM結(jié)合的方式，可以在軟件的控制下，非常精細(xì)的調(diào)節(jié)電路的輸出電壓，作為被測(cè)模擬信號(hào)的基線(即直流偏置)，一般只需要小范圍調(diào)節(jié)，接通電源即獲得缺省電壓值。

(2)與其他軟件可控的基線調(diào)節(jié)電路相比，電路極其簡(jiǎn)單有效，成本低，且容易把調(diào)節(jié)范圍設(shè)計(jì)到恰好滿足需要而沒(méi)有冗余。

(3)基礎(chǔ)分壓支路的總電壓從電壓參考芯片獲取或使用電源穩(wěn)壓芯片輸出的電源電壓，電壓穩(wěn)定。

(4)PWM信號(hào)的頻率為20kHz～30kHz，有利于在低通濾波階段的信號(hào)衰減，滿足大多數(shù)測(cè)量電路對(duì)直流偏置紋波的要求。

(5)PWM信號(hào)的占空比為0～100％，可控制的調(diào)節(jié)范圍大。

(6)有源低通濾波電路包括一個(gè)二階或三階有源低通濾波器，可以實(shí)現(xiàn)80dB以上的衰減，滿足大多數(shù)測(cè)量電路對(duì)直流偏置紋波的要求。

附圖說(shuō)明

圖1為實(shí)施例1基線調(diào)節(jié)電路的結(jié)構(gòu)示意圖；

圖2為實(shí)施例2的電路示意圖；

附圖標(biāo)記：

圖1中，1為基礎(chǔ)分壓支路；2為PWM控制的并聯(lián)支路；3為有源低通濾波器；4為信號(hào)運(yùn)算電路；

圖2中，5為被測(cè)對(duì)象或信號(hào)；6為標(biāo)準(zhǔn)參考點(diǎn)；7為前置放大電路；8為信號(hào)運(yùn)算電路；9為片上集成了PGA的ADC；10為ADC芯片內(nèi)部集成的PGA；11為ADC芯片內(nèi)部的轉(zhuǎn)換電路；12為ADC芯片的數(shù)字接口；13為本實(shí)施例基線調(diào)節(jié)電路中除去信號(hào)運(yùn)算電路以外的部分。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。本實(shí)施例以本發(fā)明技術(shù)方案為前提進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過(guò)程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。

實(shí)施例1

本實(shí)施例設(shè)計(jì)的軟件控制的基線調(diào)節(jié)電路如圖1所示，整體上由四部分組成：基礎(chǔ)分壓支路1、PWM控制的并聯(lián)支路2、有源低通濾波器3和信號(hào)運(yùn)算電路4。所述的基礎(chǔ)分壓支路1是直流偏置電壓產(chǎn)生的基礎(chǔ)電路。從模擬電路部分取得一個(gè)穩(wěn)定的直流電壓V_ref，比如從電壓參考芯片獲取，或者使用電源穩(wěn)壓芯片輸出的電源電壓。對(duì)該直流電壓使用二個(gè)溫度特性較好的電阻R_H和R_L分壓得到一個(gè)基礎(chǔ)直流偏置電壓，記為V_H。

PWM控制的并聯(lián)支路2由一個(gè)溫度特性較好的電阻R_P和一個(gè)N型MOSFET串聯(lián)組成，該支路并聯(lián)在基礎(chǔ)分壓支路1的低壓端電阻R_L上，低壓端電阻R_L接地。當(dāng)MOSFET處于關(guān)斷狀態(tài)時(shí)，直流電壓信號(hào)僅由基礎(chǔ)分壓支路1生成，此時(shí)的電壓就是基礎(chǔ)直流偏置電壓高電平V_H，而當(dāng)MOSFET開(kāi)通時(shí)本支路的電阻并聯(lián)到基礎(chǔ)分壓支路1的低壓端電阻R_L上，使得分壓支路輸出低電平，記為V_L，此處的高電平V_H和低電平V_L并非一般數(shù)字電路中的電源電壓和公共端電壓，而是基線調(diào)節(jié)功能所需的直流偏置電壓的上下范圍。在實(shí)際應(yīng)用中設(shè)計(jì)上述二個(gè)支路中的三個(gè)電阻時(shí)，應(yīng)在滿足基線調(diào)整需要的前提下盡量讓高電平V_H和低電平V_L差值小一些，一方面可以減小紋波，提高測(cè)量精度，而另一方面，高低電平越接近，電路輸出的缺省電壓也更加理想。

當(dāng)MOSFET在一個(gè)外部PWM信號(hào)的控制下工作時(shí)，分壓支路和并聯(lián)支路就會(huì)交替輸出V_H和V_L，該電壓信號(hào)的平均值與PWM信號(hào)的占空比成線性關(guān)系，調(diào)節(jié)PWM信號(hào)占空比即可達(dá)到基線調(diào)節(jié)的目的。PWM信號(hào)的頻率通常選擇在20kHz～30kHz范圍，占空比0～100％。

有源低通濾波器3是一個(gè)二階或三階有源低通濾波器，通常截止頻率可設(shè)定在5～10Hz。其目的是將前述電路輸出的V_H與V_L交替的電壓信號(hào)濾波處理為一個(gè)穩(wěn)定的電壓信號(hào)，該信號(hào)的大小等于輸入信號(hào)的平均值。由于PWM信號(hào)頻率在20kHz以上，對(duì)于截止頻率5～10Hz的二階低通濾波一般也能做到80dB以上的衰減，三階低通濾波則能實(shí)現(xiàn)120dB以上的衰減，完全可以滿足絕大多數(shù)測(cè)量電路對(duì)直流偏置紋波的要求。

以上三部分電路共同組成一個(gè)軟件可控制的，小范圍調(diào)節(jié)的直流偏置電壓發(fā)生電路，該電壓的軟件可控范圍是[V_L～V_H]，控制精細(xì)程度由PWM占空比分辨率決定，而輸出的缺省值通常是V_H，配合信號(hào)運(yùn)算電路4運(yùn)用在信號(hào)調(diào)理電路中，則構(gòu)成軟件可控制的基線調(diào)節(jié)電路。

實(shí)施例2

圖2為本發(fā)明的基線調(diào)節(jié)電路的某一種應(yīng)用場(chǎng)合，并與現(xiàn)有基線調(diào)節(jié)方案進(jìn)行對(duì)比。

在圖2的應(yīng)用中，差分型傳感器將被測(cè)對(duì)象5與標(biāo)準(zhǔn)參考點(diǎn)6之差轉(zhuǎn)換為一個(gè)電壓信號(hào)，該信號(hào)直流成分遠(yuǎn)大于交流波動(dòng)，且對(duì)于不同被測(cè)對(duì)象，交流波動(dòng)的幅度相差很大，同時(shí)直流成分也隨時(shí)間緩慢波動(dòng)，要求精確測(cè)量該信號(hào)的所有波動(dòng)。

前置放大電路7的作用是將傳感器輸出的信號(hào)幅度放大到與ADC輸入范圍相匹配，充分利用但不超出ADC的轉(zhuǎn)換范圍。

信號(hào)運(yùn)算電路8的作用主要是對(duì)被測(cè)信號(hào)進(jìn)行直流偏置，使得被測(cè)信號(hào)的電壓波動(dòng)范圍處于ADC的輸入范圍。

片上集成PGA的ADC9，對(duì)于不同的被測(cè)對(duì)象，ADC芯片內(nèi)部集成的PGA10可以支持軟件進(jìn)一步調(diào)節(jié)被測(cè)信號(hào)幅度，使其與ADC輸入范圍獲得的更好的匹配，ADC芯片內(nèi)部的轉(zhuǎn)換電路11的作用是將模擬信號(hào)轉(zhuǎn)換為數(shù)字量。

如果采用常規(guī)信號(hào)調(diào)理之后直接輸入ADC，很難精確測(cè)量直流成分之上的小幅度波動(dòng)，因?yàn)锳DC的線性范圍被幅度較大的直流成分所浪費(fèi)。這種情況需要基線調(diào)節(jié)來(lái)提高測(cè)量的分辨率。

圖2中示意了A、B、C三種基線調(diào)節(jié)方案。

方案A使用固定基線調(diào)節(jié)。由于需要考慮到直流成分的緩慢波動(dòng)，電路使用的放大倍數(shù)必須控制的很小，否則信號(hào)容易超出ADC輸入范圍。如果要同時(shí)精確測(cè)量信號(hào)的直流成分與其上的波動(dòng)波形，則要考慮使用軟件控制的基線調(diào)節(jié)電路。

方案B使用了以DAC為核心的軟件控制的基線調(diào)節(jié)電路，可以很好的定量消除信號(hào)中緩慢波動(dòng)的直流成分，通過(guò)片上PGA配置一個(gè)較大的放大倍數(shù)，將交流成分放大到一個(gè)與ADC輸入范圍匹配的幅度，測(cè)量分辨率得到明顯提高。同時(shí)在測(cè)量過(guò)程中，可以跟隨直流成分的緩慢波動(dòng)實(shí)時(shí)通過(guò)DAC調(diào)節(jié)基線水平，避免信號(hào)偏出ADC的輸入范圍。方案B的缺陷是：

基線可調(diào)范圍大，對(duì)該應(yīng)用來(lái)說(shuō)有很大的冗余，且成本明顯較高。另外在系統(tǒng)剛接通電源，軟件尚未控制的一小段時(shí)間，通常缺省電壓為0，也有個(gè)別DAC缺省電壓為V_ref/2，都會(huì)使得此時(shí)輸入ADC的信號(hào)大幅度偏離ADC允許范圍。

方案C是本發(fā)明提出的軟件控制的基線調(diào)節(jié)電路，采用圖1的電路，根據(jù)被測(cè)信號(hào)基線的最大波動(dòng)范圍，估算基礎(chǔ)分壓支路的R_H和R_L，同時(shí)根據(jù)PWM占空比在0～100％區(qū)間可調(diào)估算并聯(lián)支路合適的R_P值。測(cè)量過(guò)程中，如果信號(hào)基線偏高，信號(hào)峰值接近ADC輸入范圍上限時(shí)，通過(guò)加大PWM占空比，使得基線下移；反之則減小PWM占空比。同樣，在消除基線波動(dòng)后，片上PGA可配置一個(gè)較大的放大倍數(shù)，將交流成分放大到一個(gè)與ADC輸入范圍匹配的幅度，測(cè)量分辨率得到明顯提高。本設(shè)計(jì)提出的電路簡(jiǎn)單有效，成本低，而且由于調(diào)節(jié)范圍冗余小，所以可以獲得更精細(xì)的調(diào)節(jié)效果。

實(shí)施例3

與實(shí)施例1不同的是，PWM控制的并聯(lián)支路2由一個(gè)溫度特性較好的電阻R_P和一個(gè)P型MOSFET串聯(lián)組成，該支路并聯(lián)在基礎(chǔ)分壓支路1的高壓端電阻R_H上?；A(chǔ)分壓支路的2個(gè)電阻R_H和R_L以及并聯(lián)支路電阻R_P，這3個(gè)電阻需要根據(jù)實(shí)際應(yīng)用中基線需要調(diào)節(jié)的范圍計(jì)算，由于實(shí)施例1與實(shí)施例3并聯(lián)方式不同，計(jì)算得到電阻值和調(diào)節(jié)方法不同。其余與實(shí)施例1相同。