一種基于dsp和cpld開發(fā)的imu數(shù)據(jù)采集電路及采集方法
【專利摘要】本發(fā)明公開了一種基于DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集電路及采集方法，適用于采集以RS422輸出的陀螺儀和差分脈沖輸出的加速度計構(gòu)建的IMU，包括DSP電路、CPLD電路、擴(kuò)展串口電路、AD采樣電路、隔離串口電路和二次電源電路。擴(kuò)展串口電路采集陀螺的角速度和加速度，CPLD電路采集加計的加速度，AD采樣電路采集加計的溫度和二次電源檢測電壓，以上數(shù)據(jù)均由總線連至DSP，通過隔離串口電路接收采樣脈沖和發(fā)送IMU數(shù)據(jù)。本發(fā)明電路結(jié)構(gòu)緊湊，可將IMU數(shù)據(jù)通過DSP實(shí)時采集和發(fā)送，不僅避免了數(shù)據(jù)沖突、丟失和誤碼，還增加了電壓檢測和對輸入輸出的電氣隔離，實(shí)現(xiàn)了高速、可靠的數(shù)據(jù)采集。
【專利說明】一種基于DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集電路及采集方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于DSP和CPLD開發(fā)的IMU(Inertial Measurement Unit，慣性測量單元)數(shù)據(jù)采集電路及采集方法，屬于MU數(shù)據(jù)采集電路的【技術(shù)領(lǐng)域】，適用于采集以RS422輸出的陀螺儀和差分脈沖輸出的加速度計構(gòu)建的IMU,特別適合對IMU數(shù)據(jù)采集實(shí)時性要求較高的應(yīng)用場合。

【背景技術(shù)】
[0002]一般的，IMU包含了 3個單軸陀螺儀和3個單軸加速度計，測量物體在三維空間中的角速度和加速度，同時采集各自的溫度。為了實(shí)現(xiàn)高速的導(dǎo)航解算，需要確保IMU數(shù)據(jù)采集的實(shí)時性。
[0003]傳統(tǒng)的基于DSP和CPLD開發(fā)數(shù)據(jù)采集電路在接收多路RS422數(shù)據(jù)與差分脈沖數(shù)據(jù)時，多采用CPLD算法例化的辦法，雖然該設(shè)計具有多通道的收發(fā)能力，但是同一時刻接收多路多字節(jié)RS422數(shù)據(jù)容易出現(xiàn)數(shù)據(jù)沖突、丟失和誤碼，且CPLD程序時序復(fù)雜、占用邏輯單元多；當(dāng)CPLD同時接收的RS422數(shù)據(jù)與差分脈沖數(shù)據(jù)時，確保二者在時間上完全同步也存在一定的問題；此外，多路數(shù)據(jù)在DSP與CPLD時間通訊時會占用DSP過多的外部中斷，使得多路數(shù)據(jù)在接收時容易造成通訊沖突，進(jìn)而引起數(shù)據(jù)丟失。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的技術(shù)解決問題是:針對現(xiàn)有IMU數(shù)據(jù)采集電路的不足，對使用RS422輸出的陀螺儀和差分脈沖輸出的加速度計構(gòu)建的IMU，提供一種基于DSP和CPLD的數(shù)據(jù)采集電路及方法，利用擴(kuò)展串口電路接收3路陀螺的角速度和溫度數(shù)據(jù)；利用CPLD接收3路加計的加速度數(shù)據(jù)，同時整合3路陀螺數(shù)據(jù)的接收中斷信號；利用AD采樣電路采集3路加計的溫度數(shù)據(jù)與4路二次電源檢測電壓；利用隔離串口電路接收外界采樣脈沖和發(fā)送IMU數(shù)據(jù)，并實(shí)現(xiàn)與外界的電氣隔離。該數(shù)據(jù)采集電路結(jié)構(gòu)節(jié)省了 DSP的外部中斷資源，簡化了 CPLD的時序邏輯，實(shí)現(xiàn)IMU數(shù)據(jù)的實(shí)時采集與輸出，并增加了采集電路的可靠性與抗干擾性。
[0005]本發(fā)明的解決技術(shù)方案是:一種基于DSP和CPLD的IMU數(shù)據(jù)采集電路結(jié)構(gòu)，適用于采集以RS422輸出的陀螺儀和差分脈沖輸出的加速度計構(gòu)建的MU，包括DSP電路、CPLD電路、擴(kuò)展串口電路、AD采樣電路、隔離串口電路和二次電源電路組成。
[0006]所述的DSP電路通過第一并行總線與CPLD電路互連，讀取3路加速度計的差分脈沖數(shù)據(jù)；通過第二并行總線與擴(kuò)展串口電路互連，讀取3路陀螺的RS422數(shù)據(jù)；通過SPI總線與AD采樣電路互連，讀取3路加速度計的溫度數(shù)據(jù)與4路二次電源檢測電壓；通過DSP電路內(nèi)部的串口模塊與隔離串口電路互連，接收外界的采樣脈沖和發(fā)送MU采樣結(jié)果。
[0007]所述的CPLD電路將DSP電路發(fā)送的采樣同步脈沖變成差分格式發(fā)送給3路陀螺，同時鎖存當(dāng)前的3路加計輸出的差分脈沖數(shù)據(jù)，通過第一并行總線由DSP電路讀取，同時將擴(kuò)展串口電路接收到的3路陀螺中斷信號整合為1路，發(fā)送至DSP電路；
[0008]所述的擴(kuò)展串口電路接收3路陀螺輸出的RS422數(shù)據(jù)，其每個通道均具備16字節(jié)的FIFO，在接收完一幀陀螺數(shù)據(jù)后給出對應(yīng)通道的中斷信號，可以大大減少中斷次數(shù)；DSP電路收到整合的中斷信號后，通過并行總線2依次讀取3路陀螺的數(shù)據(jù)；
[0009]所述的AD采樣電路采集3路加計的溫度輸出，同時通過分壓電路采集二次電源的4路檢測電壓，DSP電路通過SPI總線，以輪詢的方式依次讀取7路AD采樣結(jié)果；考慮到AD采樣轉(zhuǎn)換時間較長，而加計的溫度數(shù)據(jù)與二次電源的檢測電壓不需要與其他數(shù)據(jù)實(shí)時對應(yīng)，滯后一個采樣周期也不會造成影響，因此使用發(fā)送完IMU數(shù)據(jù)后再讀取AD采樣結(jié)果的方式，可以有效提高IMU數(shù)據(jù)采集的速度。
[0010]所述的隔離串口電路采用集成芯片，通過磁耦的方式實(shí)現(xiàn)輸入側(cè)與輸出側(cè)的電氣隔離，降低數(shù)據(jù)采集電路結(jié)構(gòu)與外界電路的相互干擾，而且該隔離串口電路采用單側(cè)供電模式，不需要外界進(jìn)行供電。隔離串口電路接收外界的差分采樣脈沖，變?yōu)閱味诵盘柡蟀l(fā)送至DSP電路，這樣可以提高采樣脈沖的抗干擾能力。
[0011]所述的二次電源電路使用集成DC-DC模塊，將外界供電轉(zhuǎn)換為IMU和數(shù)據(jù)采集電路需要的電壓。
[0012]本發(fā)明的工作流程為:1MU數(shù)據(jù)采集電路結(jié)構(gòu)上電后，DSP電路等待外界的采樣脈沖；采樣脈沖觸發(fā)DSP電路的外部中斷1，則DSP電路經(jīng)過CPLD電路在同一時刻向3路陀螺和3路加速度計發(fā)送采樣同步脈沖；3路陀螺數(shù)據(jù)由擴(kuò)展串口電路均接收完畢后，由CPLD電路向DSP電路給出外部中斷2，DSP通過第一并行總線和第二并行總線依次讀取3路加速度計的加速度數(shù)據(jù)和3路陀螺的角速度、溫度數(shù)據(jù)；然后DSP電路通過隔離串口電路將IMU的數(shù)據(jù)發(fā)送至上位機(jī)；數(shù)據(jù)發(fā)送完畢后通過SPI總線讀取AD采樣電路得到3路加速度計的溫度數(shù)據(jù)與4路二次電源檢測電壓，至此完成一次對IMU的數(shù)據(jù)采集。
[0013]本發(fā)明的原理是:
[0014]RS422輸出的陀螺儀一般是每幀數(shù)據(jù)多個字節(jié)，其中包含了陀螺的角速度數(shù)據(jù)和溫度數(shù)據(jù)；加速度計輸出的差分脈沖僅包含了加速度數(shù)據(jù)，其溫度數(shù)據(jù)是模擬電壓輸出，需要通過AD采樣獲得溫度數(shù)據(jù)。因此針對這類MU，本發(fā)明電路結(jié)構(gòu)設(shè)計了包括DSP電路、CPLD電路、擴(kuò)展串口電路、AD采樣電路、隔離串口電路和二次電源電路6個模塊。
[0015]RS422輸出的陀螺為了節(jié)省數(shù)據(jù)傳輸時間，一般的波特率較高(例如614.4kbps)，每幀數(shù)據(jù)約10個字節(jié)。本發(fā)明電路結(jié)構(gòu)使用的擴(kuò)展串口電路可以同時接收4路通道的串行數(shù)據(jù)，最大支持的波特率為5Mbps，每個通道具備16字節(jié)的接收FIFO，以并行總線形式與DSP電路互連，因此非常適合同時接收3路陀螺輸出的數(shù)據(jù)。
[0016]加速度計輸出的加速度數(shù)據(jù)為差分脈沖，通過CPLD電路進(jìn)行簡易編程即可實(shí)現(xiàn)計數(shù)功能，其溫度輸出為模擬電壓，通過AD采樣即可實(shí)現(xiàn)采集。
[0017]為了提高數(shù)據(jù)采集的實(shí)時性、避免時序沖突，本發(fā)明電路結(jié)構(gòu)采用了如下方法:以DSP電路為主控電路，DSP電路在接收到外界采樣的脈沖后，觸發(fā)外部中斷1，主動向CPLD電路發(fā)出同步脈沖，CPLD電路接收后鎖存當(dāng)前時刻3路加速計的差分脈沖計數(shù)結(jié)果，同時向3路陀螺發(fā)出差分同步脈沖，陀螺收到同步脈沖后開始發(fā)送多字節(jié)的RS422數(shù)據(jù)，因此3路陀螺和3路加速度計的數(shù)據(jù)幾乎是同一時刻進(jìn)行的采樣，確保了二者的同步；3路陀螺數(shù)據(jù)由擴(kuò)展串口電路接收完畢后，發(fā)出3路中斷信號，由CPLD整合以后發(fā)至DSP，觸發(fā)DSP電路的外部中斷2，此時DSP電路處于空閑狀態(tài)，不會引起時序混亂，之后DSP電路通過第一并行總線和第二并行總線讀取3路陀螺和3路加計的數(shù)據(jù)；然后DSP電路即向上位機(jī)發(fā)送IMU采樣結(jié)果；最后DSP電路經(jīng)SPI總線讀取AD采樣結(jié)果，以減少AD采樣轉(zhuǎn)換時間過長對數(shù)據(jù)采集的實(shí)時性的影響，而在高速采樣中，AD采樣的3加速度計溫度數(shù)據(jù)和4路二次電源檢測電壓滯后一個采樣周期不存在影響。由此可見采樣整個過程DSP只存在2個外部中斷，其余過程均為主動進(jìn)行，流程簡單清晰，不存在時序沖突；DSP電路通過并行總線讀取RS422數(shù)據(jù)和差分脈沖數(shù)據(jù)時間非常短，SPI雖然為串行總線，但是波特率可以非常高(例如2Mbps)，因此DSP電路讀取AD采樣結(jié)果時間也比較短。
[0018]為了提高IMU數(shù)據(jù)采集電路的可靠性，降低采集電路與外界的電氣干擾，本發(fā)明電路結(jié)構(gòu)加入了對IMU供電的二次電源電路和隔離串口電路。將二次電源轉(zhuǎn)換得到的電壓經(jīng)過運(yùn)算放大器搭建的分壓電路可獲得符合AD采樣量程的檢測電壓，采樣后在DSP電路內(nèi)部設(shè)置檢測閾值即可判斷供電電壓是否正常，提高了數(shù)據(jù)采樣電路的可靠性；而隔離串口電路內(nèi)部的磁耦使得數(shù)據(jù)的輸入側(cè)與輸出側(cè)電氣隔離，因此降低了數(shù)據(jù)采集電路內(nèi)外的電氣干擾。
[0019]本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:
[0020]1.本發(fā)明通過CPLD電路、擴(kuò)展串口電路和AD采樣電路采集MU數(shù)據(jù)，通過DSP電路以總線形式實(shí)時讀取和發(fā)送，避免數(shù)據(jù)沖突、丟失和誤碼，實(shí)現(xiàn)對數(shù)據(jù)的高速處理。
[0021]2.本發(fā)明電路結(jié)構(gòu)使用擴(kuò)展串口電路接收3路RS422數(shù)據(jù)，其每個通道均具備16字節(jié)的FIFO，在接收完整幀數(shù)據(jù)后給出對應(yīng)通道的中斷信號，大大減少了中斷次數(shù)，操作方便。
[0022]3.本發(fā)明電路結(jié)構(gòu)中，CPLD電路只完成3路加計的差分脈沖計數(shù)與整合3路RS422接收中斷，簡化了 CPLD電路的時序，大大減少了 CPLD電路使用的邏輯單元，因此可以選用小封裝的CPLD電路芯片，降低了成本。
[0023]4.本發(fā)明電路結(jié)構(gòu)增加了二次電源電壓檢測和數(shù)據(jù)輸入輸出的隔離功能，提高了電路結(jié)構(gòu)的可靠性，降低了電路結(jié)構(gòu)與外界電路的相互干擾。

【專利附圖】

【附圖說明】
[0024]圖1為本發(fā)明的電路結(jié)構(gòu)圖示意圖；
[0025]圖2為本發(fā)明具體實(shí)施例的詳細(xì)信號處理示意圖；
[0026]圖3為本發(fā)明具體實(shí)施例的DSP電路原理圖；
[0027]圖4為本發(fā)明具體實(shí)施例的串口擴(kuò)展芯片電路原理圖；
[0028]圖5為本發(fā)明具體實(shí)施例的CPLD芯片電路原理圖；
[0029]圖6為本發(fā)明具體實(shí)施例工作流程圖；
[0030]圖7為本發(fā)明具體實(shí)施例通過上位機(jī)接收到IMU數(shù)據(jù)的采集結(jié)果。

【具體實(shí)施方式】
[0031]如圖1所示，各功能框圖和箭頭的連接方向代表了本發(fā)明的基本電路原理和信號控制關(guān)系。本發(fā)明電路結(jié)構(gòu)由DSP電路1、CPLD電路2、擴(kuò)展串口電路3、AD采樣電路4、隔離串口電路5和二次電源電路6構(gòu)成。
[0032]圖2為本發(fā)明具體實(shí)施例的詳細(xì)信號處理示意圖。下面結(jié)合附圖2對本發(fā)明作進(jìn)一步說明。
[0033]所述的DSP電路1為整個數(shù)據(jù)采集電路結(jié)構(gòu)的主控部分。外界采樣脈沖Lock_IN到來后觸發(fā)DSP電路的外部中斷1，DSP電路向CPLD電路發(fā)送采樣同步脈沖Lock_28335，CPLD鎖存在當(dāng)前時刻的加計脈沖數(shù)，并向3路陀螺發(fā)出采樣同步脈沖；等到3路陀螺數(shù)據(jù)接收完畢后，由CPLD電路給出中斷信號554_INT，觸發(fā)DSP的外部中斷2，DSP依次由并行總線1和并行總線2讀取3路加計的數(shù)據(jù)和3路陀螺的數(shù)據(jù)；讀數(shù)完成后，由DSP電路內(nèi)部的串口模塊發(fā)送IMU數(shù)據(jù)Data_OUT，經(jīng)隔離串口電路轉(zhuǎn)換為RS422格式的數(shù)據(jù)由上位機(jī)接收；發(fā)數(shù)完畢后，DSP電路由SPI總線讀取AD采樣的結(jié)果，由此即完成了一次IMU的數(shù)據(jù)采集，等待下一次采樣脈沖Lock_IN的到來。本電路結(jié)構(gòu)中使用的DSP電路芯片為TI公司(Texas Instruments，德州儀器)生產(chǎn)的TMS320F28335，該芯片是一款控制用DSP，接口類型豐富，內(nèi)置SDRAM和FLASH，使用方便。本發(fā)明具體實(shí)施例中，DSP工作的主頻為150MHz，串口模塊的波特率配置為256kbps，以降低上位機(jī)接收時的緩存壓力，SPI模塊的波特率配置為2Mbps，減少讀取AD數(shù)據(jù)的所需的時間。
[0034]所述的CPLD電路2采集3路加計輸出的差分脈沖數(shù)據(jù)(AX+、AX_、AY+、ΑΥ-、AZ+、AZ-)，經(jīng)過并行總線1由DSP讀取。同時將DSP發(fā)送的采樣同步脈沖Lock_28335形成差分信號(Lock_GX+、Lock_GX-、Lock_GY+、Lock_GY-、Lock_GZ+、Lock_GZ-)發(fā)送至 3 路陀螺，將3路陀螺給出的接收中斷信號INTA、INTB、INTC整合成554_INT發(fā)送至DSP電路，觸發(fā)DSP電路的外部中斷2。本電路結(jié)構(gòu)中使用的CPLD電路芯片是EPM570，該芯片內(nèi)部僅有570個邏輯單元，芯片封裝小，價格低，使用方便。
[0035]所述的擴(kuò)展串口電路3采集3路陀螺輸出的RS422數(shù)據(jù)。陀螺輸出的數(shù)據(jù)經(jīng)過RS422處理電路，由差分形式變?yōu)閱味诵问絉XA、RXB、RXC，由擴(kuò)展串口電路接收。DSP由選通信號554_CSA、554_CSB、554_CSC選取對應(yīng)的操作通道，由讀寫信號554_R、554_W和并行總線2實(shí)現(xiàn)擴(kuò)展串口電路的配置以及數(shù)據(jù)讀取。本電路結(jié)構(gòu)中使用的擴(kuò)展串口電路芯片是SC16C554，該芯片最多可擴(kuò)展4路串口，最大支持波特率5Mbps，配套的RS422處理電路芯片是MAX3490。本電路發(fā)明具體實(shí)施例使用的陀螺輸出波特率為614.4kbps，每幀數(shù)據(jù)14字節(jié)，因此將SC16C554的接收波特率設(shè)置為614.4kbps，接收FIFO觸發(fā)深度設(shè)置為14，每次接收完整一幀陀螺數(shù)據(jù)后該通道的中斷輸出產(chǎn)生一個上升沿。
[0036]所述的AD采樣電路4采集3路加計輸出的溫度數(shù)據(jù)TAX、TAY、TAZ，并通過分壓電路將二次電源提供的4路電壓轉(zhuǎn)換至AD輸入量程內(nèi)。本電路結(jié)構(gòu)中的AD采樣電路使用的芯片是ADS1258，該AD是一款24位中高精度的AD采樣芯片，輸入設(shè)置為量程0?5V，滿足加計溫度采樣的分辨率要求。分壓電路芯片使用的LM2902，這是一款4路運(yùn)放集成芯片，將4路二次電源電壓轉(zhuǎn)換至AD采樣的量程。DSP電路通過SPI總線，以輪詢方式讀取所需通道的AD采樣結(jié)果，SPI的波特率設(shè)置為2Mbps。
[0037]所述的隔離串口電路5將外界的差分采樣脈沖轉(zhuǎn)換為單端信號Lock_In連至DSP電路觸發(fā)外部中斷1，同時將DSP輸出的串行MU輸出Data_0UT轉(zhuǎn)換為RS422格式，以便上位機(jī)接收。本電路結(jié)構(gòu)中的隔離串口電路使用的芯片是ADM2582E，該芯片內(nèi)置磁耦，最大支持波特率為16Mbps，且使用單側(cè)供電方式，便于使用。
[0038]所述的二次電源電路6將外界供電(28V)轉(zhuǎn)換為IMU和數(shù)據(jù)采集電路所需的電壓:+5V、-5V、+15V、-15V，使用的DC-DC模塊為瑞士 TRAC0公司生產(chǎn)的電源模塊TEN30-2421與THN20-2423，電源模塊集成度高，可有效減小采集電路的尺寸。
[0039]本發(fā)明具體實(shí)施例經(jīng)過測試，從MU采集電路接收采樣脈沖到完成采樣并發(fā)送，至上位機(jī)成功接收整幀數(shù)據(jù)，僅需要1.2ms。目前在慣性測量中，MU的采樣頻率一般為100Hz (對應(yīng)時間為10ms)，可見該發(fā)明數(shù)據(jù)采集電路結(jié)構(gòu)在實(shí)時性上很有保障，甚至可以應(yīng)用于更高頻率的IMU采樣，例如400Hz的采樣頻率(對應(yīng)時間為2.5ms)。
[0040]圖3為本發(fā)明具體實(shí)施例的DSP電路原理圖；
[0041]圖4為本發(fā)明具體實(shí)施例的串口擴(kuò)展芯片電路原理圖；
[0042]圖5為本發(fā)明具體實(shí)施例的CPLD芯片電路原理圖。
[0043]圖6為本發(fā)明具體實(shí)施例工作流程圖:MU數(shù)據(jù)采集電路結(jié)構(gòu)上電后，DSP等待外界的采樣脈沖；采樣脈沖觸發(fā)DSP的外部中斷1，則DSP經(jīng)過CPLD在同一時刻向3路陀螺和3路加計發(fā)送采樣同步脈沖；3路陀螺數(shù)據(jù)由擴(kuò)展串口電路均接收完畢后，由CPLD向DSP給出外部中斷2，DSP通過并行總線1和并行總線2依次讀取3路加計的加速度數(shù)據(jù)和3路陀螺的角速度、溫度數(shù)據(jù)；然后DSP通過隔離串口電路將IMU的數(shù)據(jù)發(fā)送至上位機(jī)；數(shù)據(jù)發(fā)送完畢后通過SPI總線讀取AD采樣電路得到3路加計的溫度數(shù)據(jù)與4路二次電源檢測電壓，至此完成一次對IMU的數(shù)據(jù)采集。
[0044]圖7為本發(fā)明具體實(shí)施例通過上位機(jī)接收到IMU數(shù)據(jù)的采集結(jié)果，上位機(jī)軟件由LabVIEW編寫，數(shù)據(jù)采樣頻率400Hz。該圖為本發(fā)明為電路結(jié)構(gòu)高速、準(zhǔn)確采集MU數(shù)據(jù)的結(jié)果圖，顯示了采集到的3陀螺的角速度、溫度數(shù)據(jù)，3加計的角度、溫度數(shù)據(jù)，以及二次電源電壓的檢測結(jié)果。
[0045]本發(fā)明未詳細(xì)公開的部分屬于本領(lǐng)域的公知技術(shù)。
[0046]盡管上面對本發(fā)明說明性的【具體實(shí)施方式】進(jìn)行了描述，以便于本【技術(shù)領(lǐng)域】的技術(shù)人員理解本發(fā)明，但應(yīng)該清楚，本發(fā)明不限于【具體實(shí)施方式】的范圍，對本【技術(shù)領(lǐng)域】的普通技術(shù)人員來講，只要各種變化在所附的權(quán)利要求限定和確定的本發(fā)明的精神和范圍內(nèi)，這些變化是顯而易見的，一切利用本發(fā)明構(gòu)思的發(fā)明創(chuàng)造均在保護(hù)之列。
【權(quán)利要求】
1.一種基于DSP和CPLD開發(fā)的MU數(shù)據(jù)采集電路，適用于采集以RS422輸出的陀螺儀和差分脈沖輸出的加速度計構(gòu)建的MU，包括DSP電路(I) XPLD電路(2)、串口擴(kuò)展電路(3)、AD采樣電路(4)、隔離串口電路(5)和二次電源電路(6)組成，其特征在于: 所述DSP電路(I)通過第一并行總線與CPLD電路⑵互連，讀取3路加速度計的差分脈沖數(shù)據(jù)；通過第二并行總線與擴(kuò)展串口電路(3)互連，讀取3路陀螺的RS422數(shù)據(jù)；通過SPI總線與AD采樣電路⑷互連，讀取3路加速度計的溫度數(shù)據(jù)與4路二次電源檢測電壓；通過DSP內(nèi)部的串口模塊與隔離串口電路(5)互連，接收外界的采樣脈沖和發(fā)送MU采樣結(jié)果； 所述CPLD電路(2)將DSP電路(I)發(fā)送的采樣同步脈沖變成差分格式發(fā)送給3路陀螺，同時鎖存當(dāng)前的3路加速度計輸出的差分脈沖數(shù)據(jù)，通過第一并行總線由DSP電路(I)讀取，同時將擴(kuò)展串口電路(3)接收到的3路陀螺中斷信號整合為I路，發(fā)送至DSP電路(I); 所述擴(kuò)展串口電路(3)接收3路陀螺輸出的RS422數(shù)據(jù)，其每個通道均具備16字節(jié)的FIFO，在接收完一幀陀螺數(shù)據(jù)后給出對應(yīng)通道的中斷信號，可以大大減少中斷次數(shù)；DSP電路(I)收到CPLD電路(2)整合的中斷信號后，通過第二并行總線依次讀取3路陀螺的數(shù)據(jù)； 所述AD采樣電路(4)采集3路加計的溫度輸出，同時通過分壓電路采集二次電源的4路檢測電壓，DSP電路⑴通過SPI總線，以輪詢的方式依次讀取7路AD采樣電路(4)的結(jié)果；考慮到AD采樣轉(zhuǎn)換時間較長，而加計的溫度數(shù)據(jù)與二次電源的檢測電壓不需要與其他數(shù)據(jù)實(shí)時對應(yīng)，滯后一個采樣周期也不會造成影響，因此使用發(fā)送完MU數(shù)據(jù)后再讀取AD采樣結(jié)果的方式，可以有效提高IMU數(shù)據(jù)采集的速度； 所述隔離串口電路(5)采用集成芯片，通過磁耦的方式實(shí)現(xiàn)輸入側(cè)與輸出側(cè)的電氣隔離，降低數(shù)據(jù)采集電路結(jié)構(gòu)與外界電路的相互干擾，而且該隔離串口電路采用單側(cè)供電模式，不需要外界進(jìn)行供電。隔離串口電路接收外界的差分采樣脈沖，變?yōu)閱味诵盘柡蟀l(fā)送至DSP電路(I)，這樣可以提高采樣脈沖的抗干擾能力； 所述二次電源電路(6)使用集成DC-DC模塊，將外界供電轉(zhuǎn)換為IMU和數(shù)據(jù)采集電路需要的電壓。
2.根據(jù)權(quán)利要求1所述的一種DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集電路，其特征在于:所述的DSP電路(I)采用的芯片是TMS320F28335。
3.根據(jù)權(quán)利要求1所述的一種DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集電路，其特征在于:所述的CPLD電路(2)采用的芯片是EPM570。
4.根據(jù)權(quán)利要求1所述的一種DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集電路，其特征在于:所述的串口擴(kuò)展電路(3)采用的芯片是SC16C554，能夠同時接收4路通道的串行數(shù)據(jù)，最大支持的波特率為5Mbps，每個通道具備16字節(jié)的接收FIFO，以并行總線形式與DSP互連。
5.根據(jù)權(quán)利要求1所述的一種DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集電路，其特征在于:所述的AD采樣電路(4)采用的芯片是ADS1258。
6.根據(jù)權(quán)利要求1所述的一種DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集電路，其特征在于:所述的隔離串口電路(5)采用的芯片是ADM2582E。
7.—種DSP和CPLD開發(fā)的IMU數(shù)據(jù)采集方法，其特征在于:DSP電路(I)等待外界的采樣脈沖；采樣脈沖觸發(fā)DSP電路(I)的外部中斷1，則DSP電路(I)經(jīng)過CPLD電路(2)在同一時刻向3路陀螺和3路加速度計發(fā)送采樣同步脈沖；3路陀螺數(shù)據(jù)由擴(kuò)展串口電路(3)均接收完畢后，由CPLD電路(2)向DSP電路⑴給出外部中斷2，DSP電路⑴通過第一并行總線和第二并行總線依次讀取3路加速度計的加速度數(shù)據(jù)和3路陀螺的角速度、溫度數(shù)據(jù)；然后DSP電路(I)通過隔離串口電路(5)將MU的數(shù)據(jù)發(fā)送至上位機(jī)；數(shù)據(jù)發(fā)送完畢后通過SPI總線讀取AD采樣電路(4)得到3路加速度計的溫度數(shù)據(jù)與4路二次電源檢測電壓，至此完成一次對IMU的數(shù)據(jù)采集。
【文檔編號】G05B19/042GK104460464SQ201410784680
【公開日】2015年3月25日 申請日期:2014年12月16日 優(yōu)先權(quán)日:2014年12月16日
【發(fā)明者】王瑋, 高鵬宇, 張謙, 王蕾, 王學(xué)運(yùn) 申請人:北京航空航天大學(xué)