雙電源供電系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種雙電源供電系統(tǒng)，該系統(tǒng)包括電壓比較器和低壓差線性穩(wěn)壓器，電壓比較器根據(jù)第一電源和第二電源的比較結(jié)果產(chǎn)生控制信號(hào)，低壓差線性穩(wěn)壓器根據(jù)控制信號(hào)對(duì)第一電源和/或第二電源進(jìn)行低壓差線性穩(wěn)壓，其中低壓差線性穩(wěn)壓器包括第一晶體管、第二晶體管、第一開關(guān)、電流鏡電路以及穩(wěn)壓電路，當(dāng)電壓比較器輸出控制信號(hào)控制第一開關(guān)的動(dòng)端與第一開關(guān)的第二不動(dòng)端連接時(shí)，第一晶體管在電流鏡電路和第二電壓的作用下導(dǎo)通，第二晶體管在第一晶體管產(chǎn)生的偏置電壓的作用下導(dǎo)通，以使第一電源經(jīng)第二晶體管輸出至穩(wěn)壓電路。通過上述方式，本發(fā)明能夠減少芯片的面積和電路的復(fù)雜度，有效降低設(shè)計(jì)成本。
【專利說明】雙電源供電系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電子【技術(shù)領(lǐng)域】，特別是涉及一種雙電源供電系統(tǒng)。

【背景技術(shù)】
[0002] 隨著科技的發(fā)展，越來越多的芯片使用雙電源供電，這意味著芯片可以在任何一 個(gè)電源下工作，也可以在兩個(gè)電源都存在時(shí)工作。這就要求電源電路設(shè)計(jì)成兩套，即每個(gè)電 源端使用自己的電源模塊，然后再供給其他電路使用。目前的雙電源芯片為了節(jié)省面積， 將兩個(gè)電源所分別使用的穩(wěn)壓電路進(jìn)行了部分復(fù)用，具體如圖1中所示。但由于兩個(gè)電源 VCCUVCC2的功率管P4和P5的輸出接在一起，電流倒灌會(huì)破壞外部電路，容易造成功耗浪 費(fèi)。因此，增加了四個(gè)晶體管P0-P3來防止電流倒灌到電源端口，但是這就增加了芯片面 積。由于要傳輸足夠大的電流，這四個(gè)晶體管的面積會(huì)比較大，造成芯片面積的浪費(fèi)，同時(shí) 都需要做較復(fù)雜的處理電路來解決電流倒灌的問題，增加了額外的開銷。
[0003] 綜上所述，有必要提供一種雙電源供電系統(tǒng)以解決上述問題。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明主要解決的技術(shù)問題是提供一種雙電源供電系統(tǒng)，能夠減少芯片的面積和 電路的復(fù)雜度，有效降低設(shè)計(jì)成本。
[0005] 為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是：提供一種雙電源供電系統(tǒng)， 雙電源供電系統(tǒng)包括電壓比較器和低壓差線性穩(wěn)壓器，電壓比較器根據(jù)第一電源和第二電 源的比較結(jié)果產(chǎn)生控制信號(hào)，低壓差線性穩(wěn)壓器根據(jù)控制信號(hào)對(duì)第一電源和/或第二電源 進(jìn)行低壓差線性穩(wěn)壓，其中低壓差線性穩(wěn)壓器包括第一晶體管、第二晶體管、第一開關(guān)、電 流鏡電路以及穩(wěn)壓電路，第一晶體管的輸入端和第二晶體管的輸入端連接第一電源，第一 晶體管的控制端和第二晶體管的控制端連接第一開關(guān)的動(dòng)端，第一開關(guān)的第一不動(dòng)端連接 第一電壓，第一開關(guān)的第二不動(dòng)端連接第一晶體管的輸出端，第一晶體管的輸出端經(jīng)電流 鏡電路連接第二電壓，第二晶體管的輸出端連接穩(wěn)壓電路。
[0006] 其中，當(dāng)電壓比較器輸出控制信號(hào)控制第一開關(guān)的動(dòng)端與第一開關(guān)的第一不動(dòng)端 連接時(shí)，第一晶體管和第二晶體管在第一電壓的作用下截止，當(dāng)電壓比較器輸出控制信號(hào) 控制第一開關(guān)的動(dòng)端與第一開關(guān)的第二不動(dòng)端連接時(shí)，第一晶體管在電流鏡電路和第二電 壓的作用下導(dǎo)通，第二晶體管在第一晶體管產(chǎn)生的偏置電壓的作用下導(dǎo)通，以使第一電源 經(jīng)第二晶體管輸出至穩(wěn)壓電路。
[0007] 其中，第一晶體管和第二晶體管都為PM0S晶體管，第一晶體管和第二晶體管的輸 入端對(duì)應(yīng)于PM0S晶體管的源極，第一晶體管和第二晶體管的控制端對(duì)應(yīng)于PM0S晶體管的 柵極，第一晶體管和第二晶體管的輸出端對(duì)應(yīng)于PM0S晶體管的漏極。
[0008] 其中，低壓差線性穩(wěn)壓器進(jìn)一步包括第三晶體管、第四晶體管、第二開關(guān)，第三晶 體管的輸入端和第四晶體管的輸入端連接第二電源，第三晶體管的控制端和第四晶體管的 控制端連接第二開關(guān)的動(dòng)端，第二開關(guān)的第一不動(dòng)端連接第一電壓，第二開關(guān)的第二不動(dòng) 端連接第三晶體管的輸出端，第三晶體管的輸出端經(jīng)電流鏡電路連接第二電壓，第四晶體 管的輸出端連接穩(wěn)壓電路，當(dāng)電壓比較器輸出控制信號(hào)控制第二開關(guān)的動(dòng)端與第二開關(guān)的 第一不動(dòng)端連接時(shí)，第三晶體管和第四晶體管在第一電壓的作用下截止，當(dāng)電壓比較器輸 出控制信號(hào)控制第二開關(guān)的動(dòng)端與第二開關(guān)的第二不動(dòng)端連接時(shí)，第三晶體管在電流鏡電 路和第二電壓的作用下導(dǎo)通，第四晶體管在第三晶體管產(chǎn)生的偏置電壓的作用下導(dǎo)通，以 使第二電源經(jīng)第四晶體管輸出至穩(wěn)壓電路。
[0009] 其中，第三晶體管和第四晶體管都為PM0S晶體管，第三晶體管和第四晶體管的輸 入端對(duì)應(yīng)于PM0S晶體管的源極，第三晶體管和第四晶體管的控制端對(duì)應(yīng)于PM0S晶體管的 柵極，第三晶體管和第四晶體管的輸出端對(duì)應(yīng)于PM0S晶體管的漏極。
[0010] 其中，當(dāng)?shù)谝浑娫春偷诙娫粗g的差值小于預(yù)定閾值時(shí)，電壓比較器輸出控制 信號(hào)控制第一開關(guān)的動(dòng)端與第一開關(guān)的第二不動(dòng)端連接，第二開關(guān)的動(dòng)端與第二開關(guān)的第 二不動(dòng)端連接，當(dāng)?shù)谝浑娫春偷诙娫粗g的差值大于預(yù)定閾值且第一電源大于第二電源 時(shí)，電壓比較器輸出控制信號(hào)控制第一開關(guān)的動(dòng)端與第一開關(guān)的第二不動(dòng)端連接，第二開 關(guān)的動(dòng)端與第二開關(guān)的第一不動(dòng)端連接，當(dāng)?shù)谝浑娫春偷诙娫粗g的差值大于預(yù)定閾值 且第二電源大于第一電源時(shí)，電壓比較器輸出控制信號(hào)控制第一開關(guān)的動(dòng)端與第一開關(guān)的 第一不動(dòng)端連接，第二開關(guān)的動(dòng)端與第二開關(guān)的第二不動(dòng)端連接。
[0011] 其中，穩(wěn)壓電路包括第一電阻、第二電阻、運(yùn)算放大器，第五晶體管，第一電阻和第 二電阻串聯(lián)于第二晶體管和第四晶體的輸出端與第二電壓之間，運(yùn)算放大器的第一輸入端 連接于第一電阻與第二電阻之間，運(yùn)算放大器的第二輸入端接收參考電壓，運(yùn)算放大器的 輸出端與第五晶體管的控制端連接，第五晶體管的輸入端與第二晶體管和第四晶體的輸出 端連接，第五晶體管的輸出端與第二電壓連接。
[0012] 其中，電流鏡電路包括第六晶體管和第七晶體管，第六晶體管的控制端和第七晶 體管的控制端連接，第六晶體管的輸入端接收參考電流并與第六晶體管的控制端連接，第 六晶體管的輸出端與第二電壓連接，第七晶體管的輸入端與第一晶體管和第三晶體管的輸 出端連接，第七晶體管的輸出端與第二電壓連接。
[0013] 其中，第五晶體管為NM0S晶體管，第五晶體管的輸入端對(duì)應(yīng)于NM0S晶體管的漏 極，第五晶體管的控制端對(duì)應(yīng)于NM0S晶體管的柵極，第五晶體管的輸出端對(duì)應(yīng)于NM0S晶體 管的源極，運(yùn)算放大器的第一輸入端為正相輸入端，運(yùn)算放大器的第二輸入端為反相輸入 端，第六晶體管和第七晶體管都為NM0S晶體管，第六晶體管和第七晶體管的輸入端對(duì)應(yīng)于 NM0S晶體管的漏極，第六晶體管和第七晶體管的控制端對(duì)應(yīng)于NM0S晶體管的柵極，第六晶 體管和第七晶體管的輸出端對(duì)應(yīng)于NM0S晶體管的源極。
[0014] 其中，低壓差線性穩(wěn)壓器進(jìn)一步包括第三晶體管和第二開關(guān)，第三晶體管的輸入 端連接第二電源，第三晶體管的控制端連接第二開關(guān)的動(dòng)端，第三晶體管的輸出端連接穩(wěn) 壓電路，第二開關(guān)的第一不動(dòng)端連接第一電壓，第二開關(guān)的第二不動(dòng)端連接第二電壓，當(dāng)電 壓比較器輸出控制信號(hào)控制第二開關(guān)的動(dòng)端與第二開關(guān)的第一不動(dòng)端連接時(shí)，第三晶體管 在第一電壓的作用下截止，當(dāng)電壓比較器輸出控制信號(hào)控制第二開關(guān)的動(dòng)端與第二開關(guān)的 第二不動(dòng)端連接時(shí)，第三晶體管在第二電壓的作用下導(dǎo)通，以使第二電源經(jīng)第三晶體管輸 出至穩(wěn)壓電路；第三晶體管為PM0S晶體管，第三晶體管的輸入端對(duì)應(yīng)于PM0S晶體管的源 極，第三晶體管的控制端對(duì)應(yīng)于PM0S晶體管的柵極，第三晶體管的輸出端對(duì)應(yīng)于PM0S晶體 管的漏極。
[0015] 本發(fā)明的有益效果是：區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明的雙電源供電系統(tǒng)通過當(dāng) 電壓比較器輸出控制信號(hào)控制第一開關(guān)的動(dòng)端與第一開關(guān)的第一不動(dòng)端連接時(shí)，第一晶體 管和第二晶體管在第一電壓的作用下截止，當(dāng)電壓比較器輸出控制信號(hào)控制第一開關(guān)的動(dòng) 端與第一開關(guān)的第二不動(dòng)端連接時(shí)，第一晶體管在電流鏡電路和第二電壓的作用下導(dǎo)通， 第二晶體管在第一晶體管產(chǎn)生的偏置電壓的作用下導(dǎo)通，以使第一電源經(jīng)第二晶體管輸出 至穩(wěn)壓電路，能夠解決電流倒灌的問題，同時(shí)減少芯片的面積和電路的復(fù)雜度，有效降低設(shè) 計(jì)成本。

【專利附圖】

【附圖說明】
[0016] 圖1是現(xiàn)有技術(shù)低壓差線性穩(wěn)壓器的電路結(jié)構(gòu)示意圖；
[0017] 圖2是本發(fā)明的雙電源供電系統(tǒng)的結(jié)構(gòu)示意圖；
[0018] 圖3是圖2中的低壓差線性穩(wěn)壓器的第一實(shí)施例的電路結(jié)構(gòu)示意圖；
[0019] 圖4是圖2中的低壓差線性穩(wěn)壓器的第二實(shí)施例的電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0020] 下面結(jié)合附圖和實(shí)施方式對(duì)本發(fā)明進(jìn)行詳細(xì)說明。
[0021] 如圖2所示，圖2是本發(fā)明的雙電源供電系統(tǒng)的結(jié)構(gòu)示意圖。雙電源供電系統(tǒng)10 包括電壓比較器11和低壓差線性穩(wěn)壓器12。電壓比較器11與低壓差線性穩(wěn)壓器12連 接，其中電壓比較器11將第一電源VCC1和第二電源VCC2進(jìn)行比較，判斷哪個(gè)電源較高或 較低，然后根據(jù)比較結(jié)果產(chǎn)生控制信號(hào)控制需要哪個(gè)電源供電。低壓差線性穩(wěn)壓器12根據(jù) 控制信號(hào)對(duì)第一電源VCC1和/或第二電源VCC2進(jìn)行低壓差線性穩(wěn)壓，具體而言，在判斷需 要第一電源VCC1和第二電源VCC2同時(shí)供電時(shí)，低壓差線性穩(wěn)壓器12根據(jù)控制信號(hào)對(duì)第一 電源VCC1和第二電源VCC2同時(shí)進(jìn)行低壓差線性穩(wěn)壓，以使輸出端VDD的電壓值保持平穩(wěn)。 在判斷需要第一電源VCC1供電時(shí)，低壓差線性穩(wěn)壓器12根據(jù)控制信號(hào)對(duì)第一電源VCC1進(jìn) 行低壓差線性穩(wěn)壓。在判斷需要第二電源VCC2供電時(shí)，低壓差線性穩(wěn)壓器12根據(jù)控制信 號(hào)對(duì)第二電源VCC2進(jìn)行低壓差線性穩(wěn)壓。
[0022] 進(jìn)一步地，如圖3所示，圖3是圖2中的低壓差線性穩(wěn)壓器的第一實(shí)施例的電路結(jié) 構(gòu)示意圖。低壓差線性穩(wěn)壓器12包括第一晶體管PM1、第二晶體管PM2、第三晶體管PM3、第 四晶體管PM4、第一開關(guān)S1、第二開關(guān)S2、穩(wěn)壓電路121以及電流鏡電路122。
[0023] 第一晶體管PM1的輸入端和第二晶體管PM2的輸入端連接第一電源VCC1，第一晶 體管PM1的控制端和第二晶體管PM2的控制端連接第一開關(guān)S1的動(dòng)端，第一開關(guān)S1的第 一不動(dòng)端連接第一電壓VH，第一開關(guān)S1的第二不動(dòng)端連接第一晶體管PM1的輸出端，第一 晶體管PM1的輸出端經(jīng)電流鏡電路122連接第二電壓VSS，第二晶體管PM2的輸出端連接穩(wěn) 壓電路121。第三晶體管PM3的輸入端和第四晶體管PM4的輸入端連接第二電源VCC2,第 三晶體管PM3的控制端和第四晶體管PM4的控制端連接第二開關(guān)S2的動(dòng)端，第二開關(guān)S2 的第一不動(dòng)端連接第一電壓VH，第二開關(guān)S2的第二不動(dòng)端連接第三晶體管PM3的輸出端， 第三晶體管PM3的輸出端經(jīng)電流鏡電路122連接第二電壓VSS，第四晶體管PM4的輸出端 連接穩(wěn)壓電路121。其中，第一晶體管PM1、第二晶體管PM2、第三晶體管PM3和第四晶體管 PM4分別為PMOS晶體管。第一晶體管PM1、第二晶體管PM2、第三晶體管PM3和第四晶體管 PM4的輸入端對(duì)應(yīng)于PM0S晶體管的源極，第一晶體管PM1、第二晶體管PM2、第三晶體管PM3 和第四晶體管PM4的控制端對(duì)應(yīng)于PM0S晶體管的柵極，第一晶體管PM1、第二晶體管PM2、 第三晶體管PM3和第四晶體管PM4的輸出端對(duì)應(yīng)于PM0S晶體管的漏極。
[0024] 進(jìn)一步，穩(wěn)壓電路121包括第一電阻R1、第二電阻R2、運(yùn)算放大器EA，第五晶體管 匪1。第一電阻R1和第二電阻R2串聯(lián)于第二晶體管PM2和第四晶體PM4的輸出端與第二 電壓VSS之間，運(yùn)算放大器EA的第一輸入端連接于第一電阻R1與第二電阻R2之間，運(yùn)算 放大器EA的第二輸入端接收參考電壓VREF，運(yùn)算放大器EA的輸出端與第五晶體管匪1的 控制端連接，第五晶體管匪1的輸入端與第二晶體管PM2和第四晶體PM4的輸出端連接，第 五晶體管匪1的輸出端與第二電壓VSS連接。其中，第五晶體管匪1為NM0S晶體管，第五 晶體管匪1的輸入端對(duì)應(yīng)于NM0S晶體管的漏極，第五晶體管匪1的控制端對(duì)應(yīng)于NM0S晶 體管的柵極，第五晶體管匪1的輸出端對(duì)應(yīng)于NM0S晶體管的源極。在本實(shí)施例中，第一電 阻R1和第二電阻R2的阻值是根據(jù)實(shí)際需要而特定設(shè)置的，運(yùn)算放大器EA的第一輸入端為 正相輸入端，運(yùn)算放大器EA的第二輸入端為反相輸入端。當(dāng)然，在其他實(shí)施例中，運(yùn)算放大 器EA的第一輸入端也可以為反相輸入端，運(yùn)算放大器EA的第二輸入端為正相輸入端，具體 需要根據(jù)實(shí)際情況而定。
[0025] 電流鏡電路122包括第六晶體管匪2和第七晶體管匪3,第六晶體管匪2的控制 端和第七晶體管NM3的控制端連接，第六晶體管NM2的輸入端接收參考電流IREF并與第六 晶體管匪2的控制端連接，第六晶體管匪2的輸出端與第二電壓VSS連接，第七晶體管匪3 的輸入端與第一晶體管PM1和第三晶體管PM3的輸出端連接，第七晶體管匪3的輸出端與 第二電壓VSS連接。其中，第六晶體管匪2和第七晶體管匪3為NM0S晶體管，第六晶體管 匪2和第七晶體管匪3的輸入端對(duì)應(yīng)于NM0S晶體管的漏極，第六晶體管匪2和第七晶體管 匪3的控制端對(duì)應(yīng)于NM0S晶體管的柵極，第六晶體管匪2和第七晶體管匪3的輸出端對(duì)應(yīng) 于NM0S晶體管的源極。
[0026] 下面結(jié)合實(shí)施例對(duì)低壓差線性穩(wěn)壓器12的工作原理進(jìn)行說明。
[0027] 在本實(shí)施例中，當(dāng)?shù)谝浑娫碫CC1和第二電源VCC2之間的差值大于預(yù)定閾值且第 一電源VCC1大于第二電源VCC2時(shí)，電壓比較器11輸出控制信號(hào)控制第一開關(guān)S1的動(dòng)端 與第一開關(guān)S1的第二不動(dòng)端連接，第二開關(guān)S2的動(dòng)端與第二開關(guān)S2的第一不動(dòng)端連接。 其中，預(yù)定閾值為用戶設(shè)定的值，具體數(shù)值根據(jù)實(shí)際需要而設(shè)定，在此不再贅述。當(dāng)然，用戶 還可以根據(jù)實(shí)際需要根據(jù)控制信號(hào)控制第一開關(guān)S1和第二開關(guān)S2的動(dòng)端與第一不動(dòng)端和 第二不動(dòng)端之間的連接，在此不再贅述。
[0028] 第一開關(guān)S1的動(dòng)端與第一開關(guān)S1的第二不動(dòng)端連接時(shí)，第一晶體管PM1和第二 晶體管PM2的柵極與電流鏡電路122連接，電流鏡電路122為第一晶體管PM1的柵極提供 一參考電流IREF，由此，第一晶體管PM1在電流鏡電路122和第二電壓VSS的作用下導(dǎo)通。 其中，第二電壓VSS為地電壓或者電源的負(fù)極。同時(shí)，第一晶體管PM1導(dǎo)通后，在第一晶體 管PM1的柵極產(chǎn)生偏置電壓，其偏置電壓的電壓值小于第一電源VCC1的電壓值，由此第二 晶體管PM2在偏置電壓的作用下導(dǎo)通，使得第一電源VCC1經(jīng)第二晶體管PM2輸出至穩(wěn)壓電 路 121。
[0029] 第二開關(guān)S2的動(dòng)端與第二開關(guān)S2的第一不動(dòng)端連接時(shí)，第三晶體管PM3和第四 晶體管PM4的柵極連接到第一電壓VH，其中第一電壓VH的電壓值為第一電源VCC1和第二 電源VCC2中較高的電壓值，由此第三晶體管PM3和第四晶體管PM4的柵極的電壓值高于源 極的電壓值，第三晶體管PM3和第四晶體管PM4在第一電壓VH的作用下截止，則第二電源 VCC2不經(jīng)第四晶體管PM4輸出至穩(wěn)壓電路121。
[0030] 在本實(shí)施例中，第一晶體管PM1、第二晶體管PM2、第三晶體管PM3和第四晶體管 PM4為PM0S晶體管，第一晶體管PM1和第三晶體管PM3產(chǎn)生的偏置電壓使第二晶體管PM2 和第四晶體管PM4導(dǎo)通。
[0031] 當(dāng)?shù)谝浑娫碫CC1和第二電源VCC2之間的差值大于預(yù)定閾值且第二電源VCC2大 于第一電源VCC1時(shí)，電壓比較器11輸出控制信號(hào)控制第一開關(guān)S1的動(dòng)端與第一開關(guān)S1 的第一不動(dòng)端連接，第二開關(guān)S2的動(dòng)端與第二開關(guān)S2的第二不動(dòng)端連接。
[0032] 第一開關(guān)S1的動(dòng)端與第一開關(guān)S1的第一不動(dòng)端連接時(shí)，第一晶體管PM1和第二 晶體管PM2的柵極連接到第一電壓VH，由于第一電壓VH的電壓值為第一電源VCC1和第二 電源VCC2中較高的電壓值，即第一晶體管PM1和第二晶體管PM2的柵極電壓值高于源極電 壓值，則第一晶體管PM1和第二晶體管PM2在第一電壓VH的作用下截止，第一電源VCC1不 經(jīng)第二晶體管PM2輸出至穩(wěn)壓電路121。
[0033] 第二開關(guān)S2的動(dòng)端與第二開關(guān)S2的第二不動(dòng)端連接時(shí)，第三晶體管PM3和第四 晶體管PM4的柵極與電流鏡電路122連接，電流鏡電路122為第三晶體管PM3的柵極提供 一參考電流IREF，則第三晶體管PM3在電流鏡電路122和第二電壓VSS的作用下導(dǎo)通。同 時(shí)，第三晶體管PM3導(dǎo)通后，在第三晶體管PM3的柵極產(chǎn)生偏置電壓，第四晶體管PM4在偏 置電壓的作用下導(dǎo)通，使得第二電源VCC2經(jīng)第四晶體管PM4輸出至穩(wěn)壓電路121。
[0034] 當(dāng)?shù)谝浑娫碫CC1和第二電源VCC2之間的差值小于預(yù)定閾值時(shí)，電壓比較器11輸 出控制信號(hào)控制第一開關(guān)S1的動(dòng)端與第一開關(guān)S1的第二不動(dòng)端連接，第二開關(guān)S2的動(dòng)端 與第二開關(guān)S2的第二不動(dòng)端連接。由于第一開關(guān)S1的動(dòng)端連接到第一開關(guān)S1的第二不 動(dòng)端和第二開關(guān)S2的動(dòng)端連接到第二開關(guān)S2的第二不動(dòng)端，則第一晶體管PM1、第二晶體 管PM2、第三晶體管PM3和第四晶體管PM4的柵極與電流鏡電路122連接。電流鏡電路122 分別為第一晶體管PM1和第三晶體管PM3提供參考電流IREF，第一晶體管PM1和第三晶體 管PM3在電流鏡電路122和第二電壓VSS的作用下導(dǎo)通。同時(shí)，在第一晶體管PM1和第三 晶體管PM3的柵極產(chǎn)生偏置電壓，第二晶體管PM2和第四晶體管PM4在偏置電壓的作用下 導(dǎo)通，使得第一電源VCC1和第二電源VCC2分別經(jīng)第二晶體管PM2和第四晶體管PM4輸出 至穩(wěn)壓電路121。
[0035] 第一電源VCC1和/或第二電源VCC2分別經(jīng)第二晶體管PM2和第四晶體管PM4輸 出至輸出端VDD，穩(wěn)壓電路121會(huì)對(duì)輸出端VDD電壓值進(jìn)行穩(wěn)壓。具體來說，當(dāng)輸出端VDD 電壓值變大時(shí)，則第二電阻R2兩端的電壓也變大，同時(shí)，運(yùn)算放大器EA的正相輸入端的輸 入電壓也變大，運(yùn)算放大器EA兩輸入端的電壓差變大，由此可得運(yùn)算放大器EA的輸出端的 電壓變大，即第五晶體管匪1的柵極電壓變大，而VSS電壓值不變，使得第五晶體管匪1的 電流增大，則輸出端VDD電壓值變小，從而保持輸出端VDD的電壓值穩(wěn)定。反之則相同道理， 在此不再贅述。
[0036] 在本實(shí)施例中，本實(shí)施例通過第一晶體管PM1和第三晶體管PM3控制第二晶體管 PM2和第四晶體管PM4的導(dǎo)通實(shí)現(xiàn)對(duì)輸出端VDD電壓值管理，能夠減少芯片的面積，有效降 低設(shè)計(jì)成本。
[0037] 如圖4所示，圖4是圖2中的低壓差線性穩(wěn)壓器的第二實(shí)施例的電路結(jié)構(gòu)示意圖。 低壓差線性穩(wěn)壓器22包括第一晶體管PM5、第二晶體管PM6、第三晶體管PM7、第一開關(guān)S3、 第二開關(guān)S4、穩(wěn)壓電路221和電流鏡電路222。
[0038] 在本實(shí)施例中，第一晶體管PM5、第二晶體管PM6、第一開關(guān)S3、穩(wěn)壓電路221和電 流鏡電路222與圖3中所述的第一晶體管PM1、第三晶體管PM3、第一開關(guān)S1、穩(wěn)壓電路121 和電流鏡電路122 -一對(duì)應(yīng)，其工作原理也相同，在此就不再贅述。主要區(qū)別是：第三晶體 管PM7的輸入端連接第二電源VCC2,第三晶體管PM7的控制端連接第二開關(guān)S4的動(dòng)端，第 三晶體管PM7的輸出端連接穩(wěn)壓電路221，第二開關(guān)S4的第一不動(dòng)端連接第一電壓VH，第 二開關(guān)S4的第二不動(dòng)端連接第二電壓VSS。其中，第三晶體管PM7為普通PM0S晶體管，第 三晶體管PM7的輸入端對(duì)應(yīng)于PM0S晶體管的源極，第三晶體管PM7的控制端對(duì)應(yīng)于PM0S 晶體管的柵極，第三晶體管PM7的輸出端對(duì)應(yīng)于PM0S晶體管的漏極。
[0039] 當(dāng)電壓比較器11輸出控制信號(hào)控制第二開關(guān)S4的動(dòng)端與第二開關(guān)S4的第一不 動(dòng)端連接時(shí)，第三晶體管PM7在第一電壓VH的作用下截止。當(dāng)電壓比較器11輸出控制信 號(hào)控制第二開關(guān)S4的動(dòng)端與第二開關(guān)S4的第二不動(dòng)端連接時(shí)，第三晶體管PM7在第二電 壓VSS的作用下導(dǎo)通，以使第二電源VCC2經(jīng)第三晶體管PM7輸出至穩(wěn)壓電路221。
[0040] 在本實(shí)施例中，本實(shí)施例中第二電源VCC2不再使用功率管供電，而是直接將第三 晶體管PM7當(dāng)作開關(guān)，能夠提高第二電源VCC2的供電能力以及可接受第二電源VCC2最低 供電電壓，同時(shí)可以使得輸出端VDD得到一個(gè)接近第二電源VCC2的電壓值。
[0041] 綜上所述，本發(fā)明的雙電源供電系統(tǒng)通過當(dāng)電壓比較器輸出控制信號(hào)控制第一開 關(guān)的動(dòng)端與第一開關(guān)的第一不動(dòng)端連接時(shí)，第一晶體管和第二晶體管在第一電壓的作用下 截止，當(dāng)電壓比較器輸出控制信號(hào)控制第一開關(guān)的動(dòng)端與第一開關(guān)的第二不動(dòng)端連接時(shí)， 第一晶體管在電流鏡電路和第二電壓的作用下導(dǎo)通，第二晶體管在第一晶體管產(chǎn)生的偏置 電壓的作用下導(dǎo)通，以使第一電源經(jīng)第二晶體管輸出至穩(wěn)壓電路，能夠解決電流倒灌的問 題，同時(shí)減少芯片的面積和電路的復(fù)雜度，有效降低設(shè)計(jì)成本。
[0042] 以上所述僅為本發(fā)明的實(shí)施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本 發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的 【技術(shù)領(lǐng)域】，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1. 一種雙電源供電系統(tǒng)，其特征在于，所述雙電源供電系統(tǒng)包括電壓比較器和低壓差 線性穩(wěn)壓器，所述電壓比較器根據(jù)第一電源和第二電源的比較結(jié)果產(chǎn)生控制信號(hào)，所述低 壓差線性穩(wěn)壓器根據(jù)所述控制信號(hào)對(duì)所述第一電源和/或所述第二電源進(jìn)行低壓差線性 穩(wěn)壓，其中所述低壓差線性穩(wěn)壓器包括第一晶體管、第二晶體管、第一開關(guān)、電流鏡電路以 及穩(wěn)壓電路，所述第一晶體管的輸入端和所述第二晶體管的輸入端連接所述第一電源，所 述第一晶體管的控制端和所述第二晶體管的控制端連接所述第一開關(guān)的動(dòng)端，所述第一開 關(guān)的第一不動(dòng)端連接第一電壓，所述第一開關(guān)的第二不動(dòng)端連接所述第一晶體管的輸出 端，所述第一晶體管的輸出端經(jīng)所述電流鏡電路連接第二電壓，所述第二晶體管的輸出端 連接所述穩(wěn)壓電路。
2. 根據(jù)權(quán)利要求1所述的雙電源供電系統(tǒng)，其特征在于，當(dāng)所述電壓比較器輸出控制 信號(hào)控制所述第一開關(guān)的動(dòng)端與所述第一開關(guān)的第一不動(dòng)端連接時(shí)，所述第一晶體管和所 述第二晶體管在所述第一電壓的作用下截止，當(dāng)所述電壓比較器輸出所述控制信號(hào)控制所 述第一開關(guān)的動(dòng)端與所述第一開關(guān)的第二不動(dòng)端連接時(shí)，所述第一晶體管在所述電流鏡電 路和所述第二電壓的作用下導(dǎo)通，所述第二晶體管在所述第一晶體管產(chǎn)生的偏置電壓的作 用下導(dǎo)通，以使所述第一電源經(jīng)所述第二晶體管輸出至所述穩(wěn)壓電路。
3. 根據(jù)權(quán)利要求2所述的雙電源供電系統(tǒng)，其特征在于，所述第一晶體管和所述第二 晶體管都為PMOS晶體管，所述第一晶體管和所述第二晶體管的輸入端對(duì)應(yīng)于所述PMOS晶 體管的源極，所述第一晶體管和所述第二晶體管的控制端對(duì)應(yīng)于所述PMOS晶體管的柵極， 所述第一晶體管和所述第二晶體管的輸出端對(duì)應(yīng)于所述PMOS晶體管的漏極。
4. 根據(jù)權(quán)利要求2所述的雙電源供電系統(tǒng)，其特征在于，所述低壓差線性穩(wěn)壓器進(jìn)一 步包括第三晶體管、第四晶體管、第二開關(guān)，所述第三晶體管的輸入端和所述第四晶體管的 輸入端連接所述第二電源，所述第三晶體管的控制端和所述第四晶體管的控制端連接所述 第二開關(guān)的動(dòng)端，所述第二開關(guān)的第一不動(dòng)端連接所述第一電壓，所述第二開關(guān)的第二不 動(dòng)端連接所述第三晶體管的輸出端，所述第三晶體管的輸出端經(jīng)所述電流鏡電路連接所述 第二電壓，所述第四晶體管的輸出端連接所述穩(wěn)壓電路，當(dāng)所述電壓比較器輸出控制信號(hào) 控制所述第二開關(guān)的動(dòng)端與所述第二開關(guān)的第一不動(dòng)端連接時(shí)，所述第三晶體管和所述第 四晶體管在所述第一電壓的作用下截止，當(dāng)所述電壓比較器輸出控制信號(hào)控制所述第二開 關(guān)的動(dòng)端與所述第二開關(guān)的第二不動(dòng)端連接時(shí)，所述第三晶體管在所述電流鏡電路和所述 第二電壓的作用下導(dǎo)通，所述第四晶體管在所述第三晶體管產(chǎn)生的偏置電壓的作用下導(dǎo) 通，以使所述第二電源經(jīng)所述第四晶體管輸出至所述穩(wěn)壓電路。
5. 根據(jù)權(quán)利要求4所述的雙電源供電系統(tǒng)，其特征在于，所述第三晶體管和所述第四 晶體管都為PMOS晶體管，所述第三晶體管和所述第四晶體管的輸入端對(duì)應(yīng)于所述PMOS晶 體管的源極，所述第三晶體管和所述第四晶體管的控制端對(duì)應(yīng)于所述PMOS晶體管的柵極， 所述第三晶體管和所述第四晶體管的輸出端對(duì)應(yīng)于所述PMOS晶體管的漏極。
6. 根據(jù)權(quán)利要求4所述的雙電源供電系統(tǒng)，其特征在于，當(dāng)所述第一電源和所述第二 電源之間的差值小于預(yù)定閾值時(shí)，所述電壓比較器輸出控制信號(hào)控制所述第一開關(guān)的動(dòng)端 與所述第一開關(guān)的第二不動(dòng)端連接，所述第二開關(guān)的動(dòng)端與所述第二開關(guān)的第二不動(dòng)端連 接，當(dāng)所述第一電源和所述第二電源之間的差值大于預(yù)定閾值且所述第一電源大于所述第 二電源時(shí)，所述電壓比較器輸出控制信號(hào)控制所述第一開關(guān)的動(dòng)端與所述第一開關(guān)的第二 不動(dòng)端連接，所述第二開關(guān)的動(dòng)端與所述第二開關(guān)的第一不動(dòng)端連接，當(dāng)所述第一電源和 所述第二電源之間的差值大于預(yù)定閾值且所述第二電源大于所述第一電源時(shí)，所述電壓比 較器輸出控制信號(hào)控制所述第一開關(guān)的動(dòng)端與所述第一開關(guān)的第一不動(dòng)端連接，所述第二 開關(guān)的動(dòng)端與所述第二開關(guān)的第二不動(dòng)端連接。
7. 根據(jù)權(quán)利要求4所述的雙電源供電系統(tǒng)，其特征在于，所述穩(wěn)壓電路包括第一電阻、 第二電阻、運(yùn)算放大器，第五晶體管，所述第一電阻和所述第二電阻串聯(lián)于所述第二晶體管 和所述第四晶體的輸出端與所述第二電壓之間，所述運(yùn)算放大器的第一輸入端連接于所述 第一電阻與所述第二電阻之間，所述運(yùn)算放大器的第二輸入端接收參考電壓，所述運(yùn)算放 大器的輸出端與所述第五晶體管的控制端連接，所述第五晶體管的輸入端與所述第二晶體 管和所述第四晶體的輸出端連接，所述第五晶體管的輸出端與所述第二電壓連接。
8. 根據(jù)權(quán)利要求7所述的雙電源供電系統(tǒng)，其特征在于，所述電流鏡電路包括第六晶 體管和第七晶體管，所述第六晶體管的控制端和所述第七晶體管的控制端連接，所述第六 晶體管的輸入端接收參考電流并與所述第六晶體管的控制端連接，所述第六晶體管的輸出 端與所述第二電壓連接，所述第七晶體管的輸入端與所述第一晶體管和所述第三晶體管的 輸出端連接，所述第七晶體管的輸出端與所述第二電壓連接。
9. 根據(jù)權(quán)利要求8所述的雙電源供電系統(tǒng)，其特征在于，所述第五晶體管為NMOS晶體 管，所述第五晶體管的輸入端對(duì)應(yīng)于所述NMOS晶體管的漏極，所述第五晶體管的控制端對(duì) 應(yīng)于所述NMOS晶體管的柵極，所述第五晶體管的輸出端對(duì)應(yīng)于所述NMOS晶體管的源極，所 述運(yùn)算放大器的第一輸入端為正相輸入端，所述運(yùn)算放大器的第二輸入端為反相輸入端， 所述第六晶體管和第七晶體管都為NMOS晶體管，所述第六晶體管和第七晶體管的輸入端 對(duì)應(yīng)于所述NMOS晶體管的漏極，所述第六晶體管和第七晶體管的控制端對(duì)應(yīng)于所述匪0S 晶體管的柵極，所述第六晶體管和第七晶體管的輸出端對(duì)應(yīng)于所述NMOS晶體管的源極。
10. 根據(jù)權(quán)利要求1所述的雙電源供電系統(tǒng)，其特征在于，所述低壓差線性穩(wěn)壓器進(jìn)一 步包括第三晶體管和第二開關(guān)，所述第三晶體管的輸入端連接所述第二電源，所述第三晶 體管的控制端連接所述第二開關(guān)的動(dòng)端，所述第三晶體管的輸出端連接所述穩(wěn)壓電路，所 述第二開關(guān)的第一不動(dòng)端連接所述第一電壓，所述第二開關(guān)的第二不動(dòng)端連接所述第二電 壓，當(dāng)所述電壓比較器輸出控制信號(hào)控制所述第二開關(guān)的動(dòng)端與所述第二開關(guān)的第一不動(dòng) 端連接時(shí)，所述第三晶體管在所述第一電壓的作用下截止，當(dāng)所述電壓比較器輸出控制信 號(hào)控制所述第二開關(guān)的動(dòng)端與所述第二開關(guān)的第二不動(dòng)端連接時(shí)，所述第三晶體管在所述 第二電壓的作用下導(dǎo)通，以使所述第二電源經(jīng)所述第三晶體管輸出至所述穩(wěn)壓電路；所述 第三晶體管為PM0S晶體管，所述第三晶體管的輸入端對(duì)應(yīng)于所述PM0S晶體管的源極，所述 第三晶體管的控制端對(duì)應(yīng)于所述PM0S晶體管的柵極，所述第三晶體管的輸出端對(duì)應(yīng)于所 述PM0S晶體管的漏極。
【文檔編號(hào)】G05F1/56GK104102260SQ201310115604
【公開日】2014年10月15日 申請(qǐng)日期:2013年4月3日 優(yōu)先權(quán)日:2013年4月3日
【發(fā)明者】張存才, 李鴻雁, 趙輝, 楊世鐸 申請(qǐng)人:國(guó)民技術(shù)股份有限公司