專利名稱：一種基于fpga實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法
技術領域：
本發(fā)明涉及數(shù)字信號處理系統(tǒng)，尤其涉及一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法。
背景技術：
濾波器在信號處理、信號檢測、通信領域有非常重要的應用，在實時系統(tǒng)中，對濾波器的性能和處理速度有非常嚴格的要求，特別是快速實時系統(tǒng)中，處理速度至關重要。數(shù)字濾波器通常都是應用于修正或改變時域或頻域中信號的屬性。最為普通的數(shù)字濾波器就是線性時間不變量(LTI)濾波器。LTI數(shù)字濾波器根據(jù)單位脈沖響應的時間特性可分為無限長單位脈沖響應(IIR)數(shù)字濾波器和有限長單位脈沖響應(FIR)濾波器兩種。FIRCFinite Impulse Response)濾波器相對于 IIR( Infinite Impulse Response)濾波器有許多獨特的優(yōu)越性，在保證滿足濾波器幅頻響應要求的同時，還可獲得嚴格的線性相位特性，從而保持穩(wěn)定。由于在數(shù)據(jù)通信、語音信號處理、圖像處理以及自適應處理等領域往往要求信號在傳輸過程中不能有明顯的相位失真，而IIR存在頻率色散的問題，所以FIR濾波器獲得了更廣泛的應用。FIR濾波器是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在實現(xiàn)任意幅頻特性的同時，能夠保證嚴格的線性相位特性，同時其單位沖激響應是有限的，是沒有輸入到輸出的反饋的穩(wěn)定系統(tǒng)。因此在通信、圖像處理、模式識別等領域都有著廣泛的應用。高斯濾波器在眾多學科領域有廣泛的應用。盡管如此，高斯濾波器本身還有許多問題有待于人們進行深入的研究，比如它的設計理論和實現(xiàn)方法，還沒有一個令人滿意的理論可以給人們指導。這反過來制約了它的應用。本發(fā)明的著力點就在于解決有關高斯濾波器的設計與實現(xiàn)中的基本問題。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術存在的問題，本發(fā)明的目的是提供一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法。本方法將高斯濾波器電路設為兩部分，一部分是FIR數(shù)字濾波器，它可以實現(xiàn)高斯濾波的功能；另外一部分是由存儲電平信號的時域響應信號，通過直接查表的方法來實現(xiàn)高斯濾波的功能，兩部分濾波功能可以通過控制信號來進行切換，即可滿足數(shù)字信號處理系統(tǒng)對高斯濾波器性能的不同要求。本發(fā)明采取的技術方案是一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法，其特征在于將FIR數(shù)字濾波方式的濾波器和基于波形存儲濾波方式的濾波器集成在FPGA芯片上，根據(jù)不同高斯濾波的要求，通過控制信號選通開關SEL選取濾波的方式，開啟對應的濾波器，當控制信號選通開關SELl為I時，通路選擇FIR數(shù)字濾波的方式，同時控制信號選通開關SEL2也置為1，將FIR數(shù)字濾波的輸出數(shù)據(jù)作為最后輸出的頻率信號；當控制信號選通開關SELl為O時，則通路選擇基于波形存儲的濾波方式，同時控制信號選通開關SEL2也置為O，并將波形存儲濾波的輸出數(shù)據(jù)作為最后輸出的頻率信號，實現(xiàn)對應通路的高斯濾波。本發(fā)明所產(chǎn)生的有益效果是通過本方法，使高斯濾波器可實現(xiàn)兩種濾波方式，一種采用FIR數(shù)字濾波器生成高斯濾波的方式，其結構簡單，相位線性，性能穩(wěn)定，輸入可以是有幅度的多比特數(shù)據(jù)，而且通過Load (裝載)濾波器的系數(shù)可以實現(xiàn)不同性能的高斯濾波器；另一種采用波形存儲的濾波方式，通過讀取ROM中數(shù)據(jù)作為輸出的頻率信號，具有占用的邏輯資源少，速度快，靈活性號，可靠性高且工作穩(wěn)定等特點，可以作為二進制輸入的高斯濾波器的實現(xiàn)；兩種方式實現(xiàn)互補，即可滿足不同要求的高斯濾波器。


圖1為本發(fā)明實現(xiàn)高斯濾波器數(shù)字邏輯電路原理框 圖2為本發(fā)明實現(xiàn)FIR數(shù)字濾波方式的濾波器原理框 圖3為本發(fā)明實現(xiàn)基于波形存儲濾波方式的濾波器原理框圖。
具體實施例方式以下結合附圖對本發(fā)明作進一步說明參照圖1，一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法是將FIR數(shù)字濾波方式的濾波器和基于波形存儲濾波方式的濾波器集成在FPGA芯片上，根據(jù)不同高斯濾波的要求，通過控制信號選通開關SEL選取濾波的方式，開啟對應的濾波器，當控制信號選通開關SELl為I時，通路選擇FIR數(shù)字濾波的方式，同時控制信號選通開關SEL2也置為1，將FIR數(shù)字濾波的輸出數(shù)據(jù)作為最后輸出的頻率信號；當控制信號選通開關SELl為O時，則通路選擇基于波形存儲的濾波方式，同時控制信號選通開關SEL2也置為0，并將波形存儲濾波的輸出數(shù)據(jù)作為最后輸出的頻率信號，實現(xiàn)對應通路的聞斯濾波。參照圖2，本發(fā)明實現(xiàn)的FIR數(shù)字濾波方式的濾波器包括N級移位寄存器D，移位寄存器的個數(shù)N即為FIR (有限脈沖響應)濾波器的階數(shù)(一般階數(shù)不大于40)，數(shù)據(jù)輸入經(jīng)過N級移位寄存器D延遲，每級移位寄存器D的輸入信號與每級的濾波器系數(shù)coef相乘后進行求和，其求和計算結果即為FIR數(shù)字濾波方式濾波器的輸出頻率信號。參照圖3.本發(fā)明實現(xiàn)的基于波形存儲的高斯濾波器包括五個移位寄存器D，移位寄存器D的每一級的輸出作為下一級的輸入信號，五個移位寄存器中的五個數(shù)據(jù)分別存儲在緩沖器(BUFFER)中，緩沖器通過串并轉換的方式將存儲的數(shù)據(jù)并行傳輸給計數(shù)器，CLK為計時器的時鐘，計數(shù)器根據(jù)過采樣率來決定累加次數(shù)，ROM中預先存儲好對應五個輸入數(shù)據(jù)的高斯濾波的時域波形，最后將計數(shù)器累加次數(shù)作為ROM的輸入地址，根據(jù)所存儲數(shù)據(jù)進行ROM查表，以此讀取相應的濾波后輸出的頻率信號。此濾波器一般用于GMSK的調(diào)制，數(shù)據(jù)輸入通過Nbit (比特)移位寄存器。本發(fā)明實現(xiàn)的高斯濾波器數(shù)字邏輯電路工作原理
FIR高斯濾波部分數(shù)據(jù)經(jīng)過N級延遲分別與濾波器系數(shù)coef進行相乘后進行求和，其實現(xiàn)了 FIR濾波器的結構，通過MATLAB (常用軟件名)計算出對應不同帶寬的帶通、低通、或是高通高斯濾波器的參數(shù)，通過裝載不同的參數(shù)即可以實現(xiàn)相應的濾波結果。波形存儲實現(xiàn)高斯濾波部分存儲二進制輸入的寄存器個數(shù)為M,實現(xiàn)對二進制輸入N倍的采樣，ROM中存儲M個二進制電平信號的高斯濾波器的時域信號相應的疊加，其ROM的深度為2 X N，根據(jù)輸入的數(shù)據(jù)通過計數(shù)器作為ROM的地址進行數(shù)據(jù)查找，ROM的輸
出即為高斯濾波的結果。
權利要求
1.一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法，其特征在于將FIR數(shù)字濾波方式的濾波器和基于波形存儲濾波方式的濾波器集成在FPGA芯片上，根據(jù)不同高斯濾波的要求，通過控制信號選通開關SEL選取濾波的方式，開啟對應的濾波器，當控制信號選通開關SELl為I時，通路選擇FIR數(shù)字濾波的方式，同時控制信號選通開關SEL2也置為1，將FIR數(shù)字濾波的輸出數(shù)據(jù)作為最后輸出的頻率信號；當控制信號選通開關SELl為O時，則通路選擇基于波形存儲的濾波方式，同時控制信號選通開關SEL2也置為O，并將波形存儲濾波的輸出數(shù)據(jù)作為最后輸出的頻率信號，實現(xiàn)對應通路的高斯濾波。
2.根據(jù)權利要求I所述的一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法，其特征在于所述的FIR數(shù)字濾波方式的濾波器包括N級移位寄存器D，每級移位寄存器D的輸入信號與每級的濾波器系數(shù)coef相乘后進行求和，其求和計算結果即為FIR數(shù)字濾波方式濾波器的輸出頻率信號。
3.根據(jù)權利要求I所述的一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法，其特征在于所述的基于波形存儲的高斯濾波器包括五個移位寄存器D，移位寄存器D的每一級的輸出作為下一級的輸入信號，五個移位寄存器中的五個數(shù)據(jù)分別存儲在緩沖器中，緩沖器通過串并轉換的方式將存儲的數(shù)據(jù)并行傳輸給計數(shù)器，計數(shù)器根據(jù)過采樣率來決定累加次數(shù)，ROM中預先存儲好對應五個輸入數(shù)據(jù)的高斯濾波的時域波形，最后將計數(shù)器累加次數(shù)作為ROM的輸入地址，根據(jù)所存儲數(shù)據(jù)進行ROM查表，以此讀取相應的濾波后輸出的頻率信號。
全文摘要
本發(fā)明涉及一種基于FPGA實現(xiàn)高斯濾波器數(shù)字邏輯電路的方法。本方法是將FIR數(shù)字濾波方式的濾波器和基于波形存儲濾波方式的濾波器集成在FPGA芯片上，根據(jù)不同高斯濾波的要求，通過控制信號選通開關SEL選取濾波的方式，開啟對應的濾波器。通過本方法，使高斯濾波器可實現(xiàn)兩種濾波方式，一種采用FIR數(shù)字濾波器生成高斯濾波的方式，其結構簡單，相位線性，性能穩(wěn)定，輸入可以是有幅度的多比特數(shù)據(jù)，而且通過Load(裝載)濾波器的系數(shù)可以實現(xiàn)不同性能的高斯濾波器；另一種采用波形存儲的濾波方式，通過讀取ROM中數(shù)據(jù)作為輸出的頻率信號，具有占用的邏輯資源少，速度快，靈活性號，可靠性高且工作穩(wěn)定等特點，兩種方式實現(xiàn)互補，即可滿足不同要求的高斯濾波器。
文檔編號G05B19/042GK102983838SQ201210515640
公開日2013年3月20日 申請日期2012年12月5日 優(yōu)先權日2012年12月5日
發(fā)明者張鵬泉, 馬彪, 曹曉冬, 李柬, 褚孝鵬, 范玉進, 張波, 趙維兵, 李羚梅 申請人:天津光電通信技術有限公司