專利名稱：降壓電源電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)施例涉及降壓電源電路。
背景技術(shù)：
最近，為了獲得半導(dǎo)體集成電路的更高集成度，所使用的MOS晶體管和其它元件已被小型化。通常，通過使MOS晶體管小型化，獲得的低壓元件具有降低的閾電壓和柵壓以及窄的MOS晶體管工作電壓范圍。所以，為了使半導(dǎo)體集成電路中的低壓元件正常地運(yùn)行，使用降壓電源電路。降壓電源電路的示例在日本專利申請(qǐng)?jiān)缙诠_N0.2005-148942和日本專利申請(qǐng)?jiān)缙诠_N0.H9-330135中給出。降壓電源電路使外部電源電壓下降以生成期望的降壓電壓，該降壓電壓被提供至內(nèi)部集成電路，另外基于來自內(nèi)部基準(zhǔn)電壓生成電路的基準(zhǔn)電壓來控制該降壓電壓。然而，在基準(zhǔn)電壓生成電路的基準(zhǔn)電壓變化大的情況下，降壓電壓利用連接至該半導(dǎo)體集成電路的電壓測(cè)試器等來校準(zhǔn)并且校準(zhǔn)數(shù)據(jù)被存儲(chǔ)在校準(zhǔn)電路的存儲(chǔ)器中。所以，結(jié)果增加了制造成本。另一方面，在使用具有基準(zhǔn)電壓變化小的基準(zhǔn)電壓生成電路的情況中，因?yàn)榛鶞?zhǔn)電壓的變化與基準(zhǔn)電壓生成電路的功耗通常是折中(trade-off)關(guān)系，所以基準(zhǔn)電壓生成電路的功耗增加。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供低功耗且生成具有高精度的降壓電壓。根據(jù)實(shí)施例的第一方面，一種降壓電源電路具有:第一和第二基準(zhǔn)電壓源電路，他們生成規(guī)定的基準(zhǔn)電壓；第一降壓電壓生成電路，其包括源極被提供第一電壓的晶體管，提供在晶體管與第二電壓之間由多個(gè)電阻器串聯(lián)而成的電阻器串，和控制所述晶體管的運(yùn)算放大器，該第一降壓電壓生成電路在電阻器串中的多個(gè)電阻器連接節(jié)點(diǎn)之中的第一節(jié)點(diǎn)處生成第一降壓輸出電壓；多個(gè)開關(guān)，分別地連接到多個(gè)電阻器連接節(jié)點(diǎn)；比較電路，其將由多個(gè)開關(guān)共同連接的共同節(jié)點(diǎn)的電壓與第二基準(zhǔn)電壓源電路的輸出電壓比較，同時(shí)切換多個(gè)開關(guān)；以及校準(zhǔn)控制電路，其根據(jù)比較電路的比較結(jié)果選擇多個(gè)開關(guān)中的任何一個(gè)以實(shí)施校準(zhǔn)，其中，在第一降壓電壓生成電路的校準(zhǔn)操作期間，該校準(zhǔn)控制電路將多個(gè)電阻器連接節(jié)點(diǎn)之中的第二節(jié)點(diǎn)連接至運(yùn)算放大器的非反相(non-1nverting)輸入端，并且將第一基準(zhǔn)電壓源電路的輸出連接至運(yùn)算放大器的反相輸入端；并且，在第一降壓電壓生成電路的校準(zhǔn)之后，該校準(zhǔn)控制電路將共同節(jié)點(diǎn)連接至運(yùn)算放大器的非反相輸入端，且將第二基準(zhǔn)電壓源電路的輸出連接至運(yùn)算放大器的反相輸入端。


圖1圖示了降壓電源電壓生成電路；圖2圖示了第一實(shí)施例中的校準(zhǔn)之前的降壓電源電路；圖3圖示了第一實(shí)施例中的校準(zhǔn)之后的降壓電源電路；
圖4圖示了第一實(shí)施例中的校準(zhǔn)操作的流程；圖5圖示了第一實(shí)施例中的基準(zhǔn)電壓源；圖6圖示了第一實(shí)施例中的校準(zhǔn)的基準(zhǔn)電壓源；圖7圖示了第一實(shí)施例中的比較電路；圖8圖示了第二實(shí)施例的降壓電源電路；圖9圖示了第三實(shí)施例的降壓電源電路。
具體實(shí)施例方式在下文中，參考

實(shí)施例。圖1圖示了降壓電源電壓生成電路。圖1的降壓電壓生成電路具有生成基準(zhǔn)電壓Vref的基準(zhǔn)電壓源I ;運(yùn)算放大器2 ;柵極連接至運(yùn)算放大器2的輸出的PMOS晶體管3 ;以及電阻器rl和r2。運(yùn)算放大器2的反相輸入端提供有基準(zhǔn)電壓Vref，而非反相輸入端連接至電阻器rl與r2之間的節(jié)點(diǎn)nl ;電壓Vref'提供至本節(jié)點(diǎn)。運(yùn)算放大器2控制PMOS晶體管3的柵極電壓，以使得反相輸入端與非反相輸入端的電壓差(也就是，基準(zhǔn)電壓Vref與節(jié)點(diǎn)nl處的電壓Vref'之間的電壓差)消失，進(jìn)而根據(jù)柵極電壓改變PMOS晶體管3的漏極-源極電流。例如，當(dāng)節(jié)點(diǎn)nl處的電壓Vref'高于基準(zhǔn)電壓Vref時(shí)，運(yùn)算放大器2增加PMOS晶體管3的柵極電壓并減小漏極-源極電流，以降低節(jié)點(diǎn)nl的電壓Vref'。相反地，當(dāng)節(jié)點(diǎn)nl處的電壓Vref'低于基準(zhǔn)電壓Vref時(shí),運(yùn)算放大器2降低PMOS晶體管3的柵極電壓并增加漏極-源極電流，以提高節(jié)點(diǎn)nl處的電壓Vref'。當(dāng)節(jié)點(diǎn)nl處的電壓Vref'變得等于基準(zhǔn)電壓Vref (下文稱此時(shí)的狀態(tài)為穩(wěn)態(tài))，PMOS晶體管3的柵極電壓處于恒定值。并且，當(dāng)輸出電壓VDD2根據(jù)連接至輸出電壓VDD2的電路域的電流消耗的變化而改變時(shí)，運(yùn)算放大器2的輸出電壓基于上述操作改變。結(jié)果，節(jié)點(diǎn)nl處的電壓Vref'等于基準(zhǔn)電壓Vref并且輸出電壓VDD2保持恒定電壓的狀態(tài)得到維護(hù)。進(jìn)一步地，連接PMOS晶體管3的漏極與電阻器r2的節(jié)點(diǎn)n2的輸出電壓VDD2是由電阻器rl和r2對(duì)節(jié)點(diǎn)nl處的電壓Vref的分壓而決定的。例如，在穩(wěn)態(tài)中，輸出電壓VDD2 可以用 VrefX (rl+r2)/rl 來表達(dá)。當(dāng)使用低功耗的基準(zhǔn)電壓源I時(shí)，基準(zhǔn)電壓Vref的變化很大，并且輸出電壓VDD2也會(huì)出現(xiàn)變化。因此，當(dāng)使用電壓檢測(cè)器等改變電阻rl與r2的電阻比時(shí)，輸出電壓VDD2被校準(zhǔn)，結(jié)果增加制造成本。相反地，當(dāng)使用具有基準(zhǔn)電壓Vref變化小的基準(zhǔn)電壓源時(shí)，功耗增加。接下來，將討論具有低功耗且高精度地產(chǎn)生低壓的電壓源電路。(第一實(shí)施例)圖2圖示了第一實(shí)施例中校準(zhǔn)之前的降壓電源電路。圖3圖示了第一實(shí)施例中校準(zhǔn)之后的降壓電源電路。圖4圖示了第一實(shí)施例中的校準(zhǔn)操作流程。圖2的降壓電源電路具有:輸出小變化的基準(zhǔn)電壓Vbiasl但是具有高功耗的基準(zhǔn)電壓源101 (第一基準(zhǔn)電壓源電路)；輸出具有大變化的基準(zhǔn)電壓Vbias2但是具有低功耗的校準(zhǔn)的基準(zhǔn)電壓源102(第二基準(zhǔn)電壓源電路)；降壓電壓生成電路103，其基于由基準(zhǔn)電壓源101或校準(zhǔn)的基準(zhǔn)電壓源102提供的電壓來生成降壓電壓VDD2 ;比較電路107，其在校準(zhǔn)操作期間，比較從降壓電壓生成電路103輸出的共同節(jié)點(diǎn)電壓Vtap和基準(zhǔn)電壓Vbias2 ;以及校準(zhǔn)控制電路108，其包括低壓微元件且響應(yīng)于比較電路107的比較結(jié)果來控制校準(zhǔn)操作。此處，基準(zhǔn)電壓Vbias2的變化大是指:與由于輸出基準(zhǔn)電壓Vbiasl的基準(zhǔn)電壓源101的元件制造過程中的變化而出現(xiàn)的電壓變化相比，由于校準(zhǔn)的基準(zhǔn)電壓源102的元件制造過程中的變化而出現(xiàn)的電壓變化較大；結(jié)果，相對(duì)于具有較小電壓變化的基準(zhǔn)電壓Vbiasl，基準(zhǔn)電壓Vbias2由Vbiasli α (其中α是變量)表達(dá)。降壓電壓生成電路103具有N個(gè)串聯(lián)的電阻器Rl到Rn的電阻器串；PM0S晶體管105，其源極提供有外部電源電壓VDD1，且漏極連接至電阻器串的節(jié)點(diǎn)Nn;運(yùn)算放大器104，其反相輸入端通過開關(guān)110提供有第一基準(zhǔn)電壓Vbiasl或第二基準(zhǔn)電壓Vbias2，其非反相輸入端通過開關(guān)111提供有由電阻器(Rn+Rn-Ι)和電阻器(Rl+...+Rn_2)對(duì)節(jié)點(diǎn)Nn處的電壓Vnn分壓而獲得的電壓Vbiasl'或共同節(jié)點(diǎn)處的電壓Vtap，且其輸出端連接至PMOS晶體管105的柵極。每個(gè)電阻器Rl至Rn之間的節(jié)點(diǎn)處的電壓都通過開關(guān)組106作為共同節(jié)點(diǎn)電壓Vtap提供至比較電路107?；鶞?zhǔn)電壓源101、校準(zhǔn)的基準(zhǔn)電壓源102、比較電路107、和運(yùn)算放大器104由外部電源電壓VDDl供電。開關(guān)109提供在外部電源電壓VDDl與基準(zhǔn)電壓源101之間，并且開關(guān)112提供在外部電源電壓VDDl與比較電路107之間。圖2的降壓電源電路使用具有低功耗的基準(zhǔn)電壓源，并以生成高精度地降壓電壓為目的。首先，高精度基準(zhǔn)電壓源101用于利用降壓電壓生成電路103生成高精度降壓電壓VDD2。這在下文被稱作階段I。接下來，以基準(zhǔn)電壓源101的基準(zhǔn)電壓Vbiasl作為基準(zhǔn)來執(zhí)行校準(zhǔn)的基準(zhǔn)電壓源102的校準(zhǔn)，并且識(shí)別電阻器串中的多個(gè)電阻器之間的連接節(jié)點(diǎn)N中的電壓等于校準(zhǔn)的基準(zhǔn)電壓源102的基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)。這在下文被稱作階段
2。然后，運(yùn)算放大器104的反相輸入端被連接至校準(zhǔn)的基準(zhǔn)電壓源102并被提供低精度基準(zhǔn)電壓Vbias2,而且,等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)被連接至非反相輸入端。結(jié)果，能夠在維持運(yùn)算放大器104的狀態(tài)下切換至校準(zhǔn)的基準(zhǔn)電壓源102。這在下文被稱作階段3。然后，開關(guān)109被關(guān)斷并且基準(zhǔn)電壓源101的電流消耗停止。這樣，在校準(zhǔn)操作之后的正常狀態(tài)，降壓電源電路可以使用具有低功耗的校準(zhǔn)的基準(zhǔn)電壓源102來生成降壓電壓VDD2。另外，在階段I至階段3的操作中低降壓電壓VDD2被保持處于恒定值的事實(shí)使降壓電壓VDD2能作為電源電壓供應(yīng)到包括低壓小型化元件的校準(zhǔn)控制電路108。接下來，結(jié)合圖4的流程圖詳細(xì)地解釋階段I至階段3的降壓電源電路的操作。(階段I)在校準(zhǔn)操作的開始，開關(guān)109連接端子a和b，外部電源電壓VDDl被輸入基準(zhǔn)電壓源101,并且基準(zhǔn)電壓Vbiasl被生成。此外，開關(guān)110連接端子b和c,并且來自基準(zhǔn)電壓源101的基準(zhǔn)電壓Vbiasl被輸入到運(yùn)算放大器104的反相輸入端(圖4中的S10)。另一方面，開關(guān)111連接端子b和C，并且電阻器Rn-1和Rn_2之間的節(jié)點(diǎn)Nn_2的電壓Vbias I'被輸入運(yùn)算放大器104的非反相輸入端。通過這些連接，運(yùn)算放大器104控制晶體管105，并且使得節(jié)點(diǎn)Nn-2的電壓Vbiasl'等于施加于反相輸入端的高精度基準(zhǔn)電壓Vbiasl。結(jié)果，除了節(jié)點(diǎn)Nn-2以外的各節(jié)點(diǎn)處的電壓高于或低于基準(zhǔn)電壓Vbiasl。這些節(jié)點(diǎn)中每個(gè)節(jié)點(diǎn)處的電壓都是高精度電壓，并且節(jié)點(diǎn)處Nn的作為電源電壓提供給負(fù)載電路113的降壓電壓VDD2也具有高精度。
因此在階段1，通過使提供到運(yùn)算放大器104的基準(zhǔn)電壓成為高精度基準(zhǔn)電壓Vbiasl,降壓電壓生成電路103可以生成高精度降壓電壓VDD2。(階段2)在階段2，搜索電阻器串中生成等于或近似于具有大變化的基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)。首先，響應(yīng)于校準(zhǔn)控制電路108的開關(guān)控制信號(hào)CNTRLl，開關(guān)112連接端子a和b，并且外部電源電壓VDDl被提供至比較電路107。此外，響應(yīng)于開關(guān)控制信號(hào)CNTRL2，開關(guān)組106接通連接至電阻器Rl和R2之間的節(jié)點(diǎn)NI的開關(guān)SWl，并且節(jié)點(diǎn)NI處的電壓作為共同節(jié)點(diǎn)電壓Vtap被提供給比較電路107。在此狀態(tài)下，比較電路107比較共同節(jié)點(diǎn)電壓Vtap和基準(zhǔn)電壓Vbias2。在此校準(zhǔn)操作示例中，在電阻器串中節(jié)點(diǎn)之中，按照從最低電壓的節(jié)點(diǎn)NI至最高電壓的節(jié)點(diǎn)Nn的順序搜索電壓等于或近似于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)。也就是,首先判斷節(jié)點(diǎn)NI處的電壓(其與參考電壓Vbiasl的差值最大，并且其是最低電壓)是否是Vbias2(圖4中的Sll)。此時(shí)，共同節(jié)點(diǎn)的電壓Vtap表達(dá)為Vbiasl X Rl/(Rl+...+Rn_2)，其通過對(duì)節(jié)點(diǎn)Nn_2處的節(jié)點(diǎn)電壓Vbiasl' (Vbiasl)分壓獲得。作為比較(圖4中的S12)的結(jié)果，當(dāng)“共同節(jié)點(diǎn)電壓Vtap小于基準(zhǔn)電壓Vbias2”時(shí)，輸出H電平，當(dāng)“共同節(jié)點(diǎn)電壓Vtap大于等于基準(zhǔn)電壓Vbias2”時(shí)，L電平作為測(cè)定信號(hào)Vcomp被輸出?；谟杀容^電路107輸出的測(cè)定信號(hào)Vcomp，校準(zhǔn)控制電路108輸出開關(guān)控制信號(hào)CNTRL I至4以便控制開關(guān)組106和開關(guān)109至112的操作。因?yàn)榈谝还?jié)點(diǎn)NI處的電壓最低，測(cè)定信號(hào)Vcomp被設(shè)為H電平，也就是，“共同節(jié)點(diǎn)電壓Vtap小于基準(zhǔn)電壓Vbias2”。作為對(duì)此的響應(yīng)，校準(zhǔn)控制電路108向開關(guān)組106輸出開關(guān)控制信號(hào)CNTRL 2，并且在開關(guān)組106內(nèi)的開關(guān)SWl斷開之后，開關(guān)SW2被接通(圖4中的S13) ο然后，節(jié)點(diǎn)N2處的電壓(=VbiaslX (R1+R2)/(Rl+...+Rn-2))作為共同節(jié)點(diǎn)電壓Vtap被提供到比較電路107，并與基準(zhǔn)電壓Vbias2相比較。作為比較結(jié)果(圖4中的S12)，如果測(cè)定信號(hào)Vcomp還在H電平，也就是，“共同節(jié)點(diǎn)電壓Vtap小于基準(zhǔn)電壓Vbias2”，開關(guān)控制信號(hào)CNTRL2再次從校準(zhǔn)控制電路108輸出，致使開關(guān)組106中的開關(guān)SW2被斷開并且開關(guān)SW3被接通(圖4中的S13)。這樣，開關(guān)的切換是以開關(guān)SW1、SW2...、Sff (n-3)、Sff (n-2)、Sff (η-1)、Sffn 從低到高的順序進(jìn)行的。也就是說，開關(guān)被切換以至于共同節(jié)點(diǎn)電壓Vtap與基準(zhǔn)電壓Vbias2之間的差值變小。開關(guān)的切換和共同節(jié)點(diǎn)電壓Vtap與基準(zhǔn)電壓Vbias2的比較一直執(zhí)行，直到測(cè)定信號(hào)Vcomp從H電平變?yōu)長(zhǎng)電平，也就是，直到比較結(jié)果是“共同節(jié)點(diǎn)電壓Vtap大于等于基準(zhǔn)電壓Vbias2”。也就是說，比較一直重復(fù)，直到找到電壓等于或基本上等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)。即使在執(zhí)行切換時(shí)，運(yùn)算放大器104也控制晶體管105并且使節(jié)點(diǎn)Nn_2處的電壓Vbiasl'等于基準(zhǔn)電壓Vbiasl，所以電阻器串的每一個(gè)節(jié)點(diǎn)的電壓是不變的。因此降壓電壓VDD2也沒有改變并被保持處于恒定值。此處，假設(shè)作為開關(guān)切換(圖4中的S13)的結(jié)果，連接至節(jié)點(diǎn)Nn-1的開關(guān)SW(n-l)被接通，則比較結(jié)果(圖4中的S12)改變?yōu)椤肮餐?jié)點(diǎn)電壓Vtap大于等于基準(zhǔn)電壓Vbias2”。也就是說，假定節(jié)點(diǎn)Nn-1和節(jié)點(diǎn)Nn_2之間存在電壓等于基準(zhǔn)電壓Vbias2的位置。節(jié)點(diǎn)之間的電壓差是由電阻器Rl至Rn決定的，但是在第一實(shí)施例中，假定電阻器被設(shè)置為使節(jié)點(diǎn)Nn-1處的電壓基本上等于基準(zhǔn)電壓Vbias2。所以，節(jié)點(diǎn)Nn-1處的電壓表示為VbiaslX (Rl+...+Rn-1)/(Rl+...+Rn-2) ^ Vbias2。當(dāng)比較結(jié)果從“共同節(jié)點(diǎn)電壓Vtap小于基準(zhǔn)電壓Vbias2”改變?yōu)椤肮餐?jié)點(diǎn)電壓Vtap大于等于基準(zhǔn)電壓Vbias2”時(shí)，從比較電路107輸出的測(cè)定信號(hào)Vcomp從H電平變?yōu)長(zhǎng)電平。因此，在階段2，開關(guān)組106中的開關(guān)被切換，每一個(gè)節(jié)點(diǎn)的電壓被與低精度基準(zhǔn)電壓Vbias2相比較，由此電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)被識(shí)別出。(階段3)當(dāng)測(cè)定信號(hào)Vcomp從H電平改變?yōu)長(zhǎng)電平時(shí)，校準(zhǔn)控制電路108輸出開關(guān)控制信號(hào)CNTRL1、CNTRL3和CNTRL4以便根據(jù)如下所述控制開關(guān)。也就是說，根據(jù)開關(guān)控制信號(hào)CNTRL3，開關(guān)110和111分別地連接端子a和端子c (圖4中的S14)。在階段3中，沒有用到基準(zhǔn)電壓源101和比較電路107，所以開關(guān)109被開關(guān)控制信號(hào)CNTRL4斷開并且開關(guān)112被開關(guān)控制信號(hào)CNTRLl斷開(圖4中的S15)。結(jié)果，基準(zhǔn)電壓源101和比較電路107的功耗停止。如圖3所示，由于切換開關(guān)109和110至112，運(yùn)算放大器104的反相輸入端與校準(zhǔn)基準(zhǔn)電壓源102連接，非反相輸入端與節(jié)點(diǎn)Nn-1連接。也就是說，提供到降壓電壓生成電路103的基準(zhǔn)電壓從基準(zhǔn)電壓源101的基準(zhǔn)電壓Vbiasl變?yōu)樾?zhǔn)的基準(zhǔn)電壓源102的基準(zhǔn)電壓Vbias2，低精度基準(zhǔn)電壓Vbias2被提供至運(yùn)算放大器104的反相輸入端，并且在階段2識(shí)別的節(jié)點(diǎn)Nn-1處的電壓被提供到非反相輸入端。在階段2識(shí)別的節(jié)點(diǎn)Nn-1處的電壓等于或近似于基準(zhǔn)電壓Vbias2。結(jié)果，切換開關(guān)110和111之`后，節(jié)點(diǎn)Nn-1處的電壓被保持在基準(zhǔn)電壓Vbias2(蘭VbiaslX (Rl+...+Rn-1)/(Rl+...+Rn-2)。另外，切換開關(guān) 110 和 111 之后，每一個(gè)節(jié)點(diǎn)的電壓沒有改變，并且降壓電壓VDD2也被維持處于高精度值而沒有改變。也就是說，在階段3之后的正常操作狀態(tài)下，即便當(dāng)來自基準(zhǔn)電壓源102的具有大變化的基準(zhǔn)電壓Vbias2被提供至降壓電壓生成電路103，也能輸出高精度降壓電壓VDD2。而且，基準(zhǔn)電壓源102的功耗低。因此，通過如圖2和圖3所示的降壓電源電路，可減少基準(zhǔn)電壓源的功耗且可生成高精度降壓電壓VDD2。此外，高精度降壓電壓VDD2平穩(wěn)地在階段I至階段3中生成，所以，該降壓電壓VDD2還可被提供至包括低壓元件的校準(zhǔn)控制電路108。在階段2搜索電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)的方法中，也可按照從開關(guān)SWn至開關(guān)SWl從高至低的順序執(zhí)行切換。另外，除了這種方法，二分搜索法可用于識(shí)別電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)。此外，在圖2和圖3中，輸出降壓電壓VDD2的節(jié)點(diǎn)被作為節(jié)點(diǎn)Nn ;但是其它節(jié)點(diǎn)也是可以的，并且根據(jù)負(fù)載電路113(降壓電壓VDD2被提供到負(fù)載電路113)的電源電壓，節(jié)點(diǎn)NI至Nn中的任何一個(gè)可以輸出降壓電壓VDD2。類似地，根據(jù)用于校準(zhǔn)控制電路108的電壓，節(jié)點(diǎn)NI至Nn中的任何一個(gè)可以提供電源電壓至校準(zhǔn)控制電路108。另外，在圖2中，節(jié)點(diǎn)Nn-2的電壓被提供至運(yùn)算放大器104的非反相輸入端。然而，優(yōu)選地，根據(jù)基準(zhǔn)電壓Vbias2的變化方向，節(jié)點(diǎn)Nn至節(jié)點(diǎn)NI中的一個(gè)節(jié)點(diǎn)被選擇并被連接至運(yùn)算放大器104的非反相輸入端，尤其是，電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)被識(shí)別出。例如，正常地，相對(duì)于基準(zhǔn)電壓Vbiasl，希望基準(zhǔn)電壓Vbias2中的變量α限制在預(yù)定的范圍，因此，在階段I中處于電阻器串的節(jié)點(diǎn)的中心的節(jié)點(diǎn)Νη/2被連接至運(yùn)算放大器104的非反相輸入端，并且在階段2搜索電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)。作為搜索的結(jié)果，例如當(dāng)“節(jié)點(diǎn)Nn的電壓小于基準(zhǔn)電壓Vbias2”時(shí)，節(jié)點(diǎn)中處于節(jié)點(diǎn)Νη/2以下的一個(gè)節(jié)點(diǎn)可被連接至運(yùn)算放大器104的非反相輸入端，并且可再次從階段I開始執(zhí)行。當(dāng)“節(jié)點(diǎn)NI的電壓大于基準(zhǔn)電壓Vbias2”時(shí),節(jié)點(diǎn)中處于節(jié)點(diǎn)Νη/2上面的一個(gè)節(jié)點(diǎn)可被連接至運(yùn)算放大器104的非反相輸入端，并且可再次從階段I開始執(zhí)行。接下來，利用圖5至圖7，說明圖2和圖3的基準(zhǔn)電壓源101、校準(zhǔn)的基準(zhǔn)電壓源102和比較電路107的電路結(jié)構(gòu)。圖5圖示了第一實(shí)施例中的基準(zhǔn)電壓源。圖5所示的基準(zhǔn)電壓源101是具有運(yùn)算放大器0Α501、電阻器R501至R503和雙極晶體管Q501和Q502的帶隙(band gap)電路。例如，雙極晶體管Q501是單個(gè)單位晶體管，雙極晶體管Q502具有η個(gè)并聯(lián)的單位晶體管。電阻器R501和R502被設(shè)計(jì)為相等。在運(yùn)算放大器0Α501穩(wěn)定的狀態(tài)中，運(yùn)算放大器0Α501的反相輸入端和非反相輸入端的電壓是相等的，所以相同的電流在兩個(gè)電阻器中流動(dòng)。結(jié)果，雙極晶體管Q501和Q502也具有相同的電流，電流密度是1:1/η，并且雙極晶體管Q501和Q502的正向電壓Vbe出現(xiàn)電壓差A(yù)Vbe(Vbe(Q501)_Vbe(Q502) = AVbe)。該電壓差A(yù)Vbe被施加到電阻器R503。也就是說，電阻器R502和R503中的電流Il是Λ Vbe/R503。所以，基準(zhǔn)電壓Vbiasl是R502兩端的電壓或R502XI1 = ΛVbeXR502/R503和雙極晶體管Q501的發(fā)射極-極基ρη結(jié)的正向電壓Vbe(Q501)(在運(yùn)算放大器0Α501的非反相輸入端的電壓)的總和。此外，雙極晶體管的ρη結(jié)的正向電壓Vbe (Q501)具有負(fù)溫度依賴性，所以電壓隨著溫度的上升而下降，但是，以不同電流密度偏置的兩個(gè)雙極晶體管的Pn結(jié)正向電壓的差值A(chǔ)Vbe具有正溫度依賴性，其隨著溫度的升高而增大。結(jié)果，通過相加這些而獲得的基準(zhǔn)電壓Vbiasl的值并不取決于溫度，并且已知基準(zhǔn)電壓Vbiasl大約是1.2V(1200mV)，這等于硅的帶隙電壓。另外，如Behzad Razavi 等人的 “Design of Analog CMOS IntegratedCircuits:Applications”, Maruzen pub 1.,pp.468-473所述,為了提高帶隙電路中的基準(zhǔn)電壓Vbiasl的精度，雙極晶體管Q502中的單位晶體管的數(shù)量N是大的。單位晶體管提供期望的功能而消耗的電流的下限是由設(shè)備規(guī)格決定的，因此通過使用大量η個(gè)單位晶體管，雙極晶體管Q502總的電流消耗會(huì)變大。所以，電阻器R501至R503中流過的電流變大，因此帶隙電路的電流消耗總體上也是大大。因此，基準(zhǔn)電壓源101產(chǎn)生高精度電壓Vbiasl，但是功耗也很高。圖6圖示了第一實(shí)施例中校準(zhǔn)的基準(zhǔn)電壓源。在圖6中，圖示了兩個(gè)校準(zhǔn)的基準(zhǔn)電壓源102。圖6A中的校準(zhǔn)的基準(zhǔn)電壓源102具有電流源1601，電流源生成PTAT (與絕對(duì)溫度成正例)電流，其電流值與溫度成比例上升；多晶硅電阻器R601，其電阻值是常量并且不隨溫度改變；和雙極晶體管Q601。雙極晶體管Q601的正向電壓Vbe具有負(fù)溫度依賴性，所以電壓隨著溫度上升而下降。另一方面，電流源1601的電流具有正溫度依賴性，其隨溫度上升而上升，因此，電阻器R601兩端的電壓具有正溫度特性，隨溫度上升而上升。所以，作為雙極晶體管Q601的正向電壓Vbe和電阻器R601兩端的電壓的總和的基準(zhǔn)電壓Vbias2不依賴于溫度。然而，雙極晶體管Q601和電阻器R601的特性的絕對(duì)值依賴于各個(gè)元件的制造變化而變化。所以，基準(zhǔn)電壓Vbias2的值也隨制造變化而變化。圖6B中的校準(zhǔn)的基準(zhǔn)電壓源102具有電流源1602，電流源1602可產(chǎn)生獨(dú)立于溫度的恒定電流；擴(kuò)散電阻器R602，其電阻值隨溫度成比例上升；和雙極晶體管Q602。雙極晶體管Q602的正向電壓Vbe具有負(fù)溫度依賴性，隨溫度上升而下降。所以，作為雙極晶體管Q602的正向電壓Vbe和電阻器R602兩端的電壓的總和的基準(zhǔn)電壓Vbias2不依賴于溫度。然而，同樣在類似于圖6A的圖6B中，由于雙極晶體管Q602和電阻器R602的制造變化，基準(zhǔn)電壓Vbias2也發(fā)生變化。另外，圖6A和6B中的電流源1601和1602的電流具有最小電流值，所以雙極晶體管Q601和Q602以及電阻器R601和R602滿足其規(guī)格，因此，與基準(zhǔn)電壓源101相比，校準(zhǔn)的基準(zhǔn)電壓源102的電流消耗較小。如上述解釋，在校準(zhǔn)的基準(zhǔn)電壓源102中，功耗小，但是基準(zhǔn)電壓Vbias2的變化大。圖7圖示了第一實(shí)施例中的比較電路。圖7中的比較電路107提供有外部電源電壓VDDl并具有電流源1701、PMOS晶體管T701至T703和NMOS晶體管T704至T708。 NMOS晶體管T706至T708形成電流鏡電路，并且NMOS晶體管T706至T708的漏極電流是相等的。PMOS晶體管T701和T702形成電流鏡電路，并且PMOS晶體管T701和T702中的漏極電流是相等的。并且，NMOS晶體管T704和T705的源極是共同連接的，并且基準(zhǔn)電壓Vbias2和共同節(jié)點(diǎn)電壓Vtap被施加于其各自的柵極；連接至PMOS晶體管T703的柵極的節(jié)點(diǎn)N701的電壓電平根據(jù)基準(zhǔn)電壓Vbias2和共同節(jié)點(diǎn)電壓Vtap之間的差值改變。也就是說，PMOS晶體管T701和T702以及NMOS晶體管T704和T705形成將基準(zhǔn)電壓Vbias2和共同節(jié)點(diǎn)電壓Vtap作為輸入電壓的差動(dòng)電路。當(dāng)基準(zhǔn)電壓Vbias2大于共同節(jié)點(diǎn)電壓Vtap時(shí)，節(jié)點(diǎn)N701處的電壓電平比較低，PMOS晶體管T703被接通，并且測(cè)定信號(hào)Vcomp處于H電平。當(dāng)共同節(jié)點(diǎn)電壓Vtap大于等于基準(zhǔn)電壓Vbias2時(shí)，節(jié)點(diǎn)N701處的電壓電平高，PMOS晶體管T703被關(guān)斷，并且測(cè)定信號(hào)Vcomp處于L電平。如圖2所示,基于測(cè)定信號(hào)Vcomp,校準(zhǔn)控制電路108輸出開關(guān)控制信號(hào) CNTRLl 至 CNTRL4。在上文中，第一實(shí)施例的降壓電源電路首先輸出具有小變化Vbiasl的基準(zhǔn)電壓，但是向運(yùn)算放大器104提供來自基準(zhǔn)電壓源101的具有大功率消耗的基準(zhǔn)電壓，并生成高精度的降壓電壓VDD2。此外，在保持電阻器串中每一個(gè)節(jié)點(diǎn)的電壓并比較每一個(gè)節(jié)點(diǎn)的電壓和具有大變化的基準(zhǔn)電壓Vbias2的同時(shí)，電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)被識(shí)別出。然后，提供至運(yùn)算放大器104的基準(zhǔn)電壓從具有聞功耗的基準(zhǔn)電壓源101的聞精度基準(zhǔn)電壓Vbiasl被切換至具有低功耗的校準(zhǔn)的基準(zhǔn)電壓源102的低精度基準(zhǔn)電壓Vbias2。另外，通過將電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)連接至運(yùn)算放大器104，可在切換之后保持電阻器串中的每一個(gè)節(jié)點(diǎn)的電壓。結(jié)果，可以減少基準(zhǔn)電壓源的功耗并生成高精度的降壓電壓VDD2。此外，降壓電壓VDD2在階段I至階段3中保持恒定，所以降壓電壓VDD2還可被提供到包括低壓元件的校準(zhǔn)控制電路108。(第二實(shí)施例)圖8圖示了第二實(shí)施例的降壓電源電路。與圖2和圖3的降壓電源電路階段比，圖8的降壓電源電路還具有另外一個(gè)降壓電壓生成電路120 (第二降壓電壓生成電路)；降壓電壓生成電路120的降壓電壓VDD2作為電源電壓提供至校準(zhǔn)控制電路108和負(fù)載電路113。降壓電壓生成電路120假定為圖1的降壓電壓生成電路。在第二實(shí)施例中，通過與第一實(shí)施例中的階段I至階段3類似的校準(zhǔn)操作，高精度降壓電壓(節(jié)點(diǎn)Nn處的電壓)由降壓電壓生成電路103(第一降壓電壓生成電路)生成。生成的降壓電壓被用作基準(zhǔn)電壓Vref，并且降壓電壓生成電路120另外生成降壓電壓VDD2。另外，第一實(shí)施例中生成的降壓電壓(節(jié)點(diǎn)Nn的電壓)被提供至降壓電壓生成電路120，而不是負(fù)載電路113。下面，解釋圖8的降壓電源電路的階段I至階段3的操作中與第一實(shí)施例不同的地方。(階段I)首先，運(yùn)算放大器104的反相輸入端被連接至高精度基準(zhǔn)電壓源101，非反相輸入端被連接至節(jié)點(diǎn)Nn-2，降壓電壓生成電路103生成節(jié)點(diǎn)Nn處的電壓，也就是，高精度降壓電壓Vref。并且，降壓電壓生成電路120將該降壓電壓Vref作為基準(zhǔn)電壓以便從外部電源電壓VDDl生成降壓電壓VDD2。此時(shí)，在降壓電壓生成電路120中，高精度降壓電壓Vref對(duì)應(yīng)于圖1的基準(zhǔn)電壓Vref，并且節(jié)點(diǎn)nl處的電壓Vref等于降壓電壓Vref。所以，降壓電壓生成電路120中，電阻器串的節(jié)點(diǎn)nl和n2的電壓具有高精度并且節(jié)點(diǎn)n2處的降壓電壓VDD2也具有高精度。因此在階段1，高精度基準(zhǔn)電壓源101被用于生成降壓電壓VDD2。(階段2)接下來，類似于第一實(shí)施例中的階段2，搜索降壓電壓生成電路103的電阻器串中電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)。此外，在搜索期間，降壓電壓Vref保持恒定且處于高精度。結(jié)果，降壓電壓生成電路120的電阻器串的每一個(gè)節(jié)點(diǎn)處的電壓也保持恒定和高精度，所以降壓電壓VDD2也保持恒定和高精度值。(階段3)在完成對(duì)電阻器串中電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)的搜索之后，類似于第一實(shí)施例中的階段3，降壓電壓生成電路103的基準(zhǔn)電壓從高精度基準(zhǔn)電壓源101的基準(zhǔn)電壓Vbiasl切換到具有低功耗且低精度的校準(zhǔn)的基準(zhǔn)電壓源102的基準(zhǔn)電壓Vbias2。即便切換執(zhí)行之后，降壓電壓Vref還是維持恒定和高精度值，所以降壓電壓VDD2也維持恒定和高度值。因此，在該第二實(shí)施例中，具有基準(zhǔn)電壓源101和降壓電壓生成電路103的電路組，以及具有校準(zhǔn)基準(zhǔn)電壓源102和降壓電壓生成電路103的電路組可視為基準(zhǔn)電壓源以便生成降壓電壓VDD2。具體地，在階段I至2，具有基準(zhǔn)電壓源101和降壓電壓生成電路103的電路組可視為輸出具有小變化且高功耗的降壓電壓Vref的基準(zhǔn)電壓源。此外，在階段3，具有校準(zhǔn)的基準(zhǔn)電壓源102和降壓電壓生成電路103的電路組可視為輸出具有小變化且低功耗的降壓電壓Vref的基準(zhǔn)電壓源。因此，在第二實(shí)施例中，具有基準(zhǔn)電壓源101和降壓電壓生成電路103的電路組，以及具有校準(zhǔn)的基準(zhǔn)電壓源102和降壓電壓生成電路103的電路組用作基準(zhǔn)電壓源以便使用降壓電壓生成電路120生成用于負(fù)載電路113的電力供應(yīng)。并且，通過如圖8所示的降壓電源電路，可減少具有校準(zhǔn)的基準(zhǔn)電壓源102和降壓電壓生成電路103作為基準(zhǔn)電壓源的電路組的功耗并且生成高精度降壓電壓VDD2。降壓電壓生成電路120的電阻器串中的每一個(gè)節(jié)點(diǎn)的電壓從階段I至階段3保持高精度恒定，所以，平穩(wěn)地生成高精度降壓電壓VDD2。結(jié)果，降壓電壓VDD2可提供至包括低壓元件的校準(zhǔn)控制電路108。類似于第一實(shí)施例，階段2中搜索電阻器串中的電壓等于基準(zhǔn)電壓Vbias2的節(jié)點(diǎn)的方法中，也可按從開關(guān)SWn至開關(guān)SWl從高至低的順序切換，或可以使用二分搜索法。另外，類似于第一實(shí)施例，電阻器串中輸出降壓電壓Vref的節(jié)點(diǎn)可以是節(jié)點(diǎn)NI至Nn中的任何節(jié)點(diǎn)。另外，類似于第一實(shí)施例，電阻器串中連接至運(yùn)算放大器104的非反相輸入端的節(jié)點(diǎn)可以是節(jié)點(diǎn)Nn至NI中的任何一個(gè)節(jié)點(diǎn)。(第三實(shí)施例)圖9圖示了第三實(shí)施例的降壓電源電路。與第一實(shí)施例不同，共同節(jié)點(diǎn)電壓Vtap作為電源電壓提供至包括低壓元件的校準(zhǔn)控制電路108。當(dāng)降壓電壓生成電路103的電阻器串中的每一個(gè)節(jié)點(diǎn)的電壓在校準(zhǔn)控制電路108容許的電源電壓范圍內(nèi)時(shí)，可采用第三實(shí)施例。圖9的降壓電源電路還可執(zhí)行類似于第一實(shí)施例的階段I至階段3的操作以便平穩(wěn)地生成具有基準(zhǔn)電壓源的低功耗的高精度降壓電壓VDD2。
權(quán)利要求
1.一種降壓電源電路，其包括: 第一和第二基準(zhǔn)電壓源電路，被配置為生成規(guī)定的基準(zhǔn)電壓； 第一降壓電壓生成電路，包括:源極被提供第一電壓的晶體管，提供在所述晶體管與第二電壓之間由多個(gè)電阻器串聯(lián)連接而成的電阻器串，和控制所述晶體管的運(yùn)算放大器，所述第一降壓電壓生成電路在所述電阻器串中的多個(gè)電阻器耦接節(jié)點(diǎn)之中的第一節(jié)點(diǎn)處生成第一降壓輸出電壓； 多個(gè)開關(guān)，分別地耦接到所述多個(gè)電阻器連接節(jié)點(diǎn)； 比較電路，被配置為將由所述多個(gè)開關(guān)共同連接的共同節(jié)點(diǎn)的電壓與所述第二基準(zhǔn)電壓源電路的輸出電壓比較，同時(shí)所述多個(gè)開關(guān)被切換；和 校準(zhǔn)控制電路，被配置為根據(jù)所述比較電路的比較結(jié)果選擇所述多個(gè)開關(guān)中的任何一個(gè)以實(shí)施校準(zhǔn)，其中， 在所述第一降壓電壓生成電路的校準(zhǔn)操作期間，所述校準(zhǔn)控制電路將所述多個(gè)電阻器耦接節(jié)點(diǎn)之中的第二節(jié)點(diǎn)連接至所述運(yùn)算放大器的非反相輸入端，將所述第一基準(zhǔn)電壓源電路的輸出連接至所述運(yùn)算放大器的反相輸入端；并且， 在所述第一降壓電壓生成電路的校準(zhǔn)之后，所述校準(zhǔn)控制電路將所述共同節(jié)點(diǎn)連接至所述運(yùn)算放大器的非反相輸入端，并且將所述第二基準(zhǔn)電壓源電路的輸出連接至所述運(yùn)算放大器的反相輸入端。
2.根據(jù)權(quán)利要求1所述的降壓電源電路，其中， 所述第一基準(zhǔn)電壓源電路輸出第一基準(zhǔn)電壓，并且 所述第二基準(zhǔn)電壓源電路輸出具有比所述第一基準(zhǔn)電壓的變化大的變化的第二基準(zhǔn)電壓。
3.根據(jù)權(quán)利要求1所述的降壓電源電路，還包括第二降壓電壓生成電路，該第二降壓電壓生成電路被配置為使用所述第一降壓輸出電壓作為基準(zhǔn)電壓并從外部電源電壓生成第二降壓輸出電壓。
4.根據(jù)權(quán)利要求1所述的降壓電源電路，其中，所述校準(zhǔn)控制電路根據(jù)所述比較電路的結(jié)果選擇開關(guān)，以使得所述共同節(jié)點(diǎn)電壓與所述第二基準(zhǔn)電壓之間的差值變小。
5.根據(jù)權(quán)利要求2所述的降壓電源電路，其中，所述校準(zhǔn)控制電路根據(jù)所述比較電路的結(jié)果選擇開關(guān)，以使得所述共同節(jié)點(diǎn)電壓與所述第二基準(zhǔn)電壓之間的差值變小。
6.根據(jù)權(quán)利要求3所述的降壓電源電路，其中，所述校準(zhǔn)控制電路根據(jù)所述比較電路的結(jié)果選擇開關(guān)，以使得所述共同節(jié)點(diǎn)電壓與所述第二基準(zhǔn)電壓之間的差值變小。
7.根據(jù)權(quán)利要求1所述的降壓電源電路，其中，所述校準(zhǔn)控制電路被提供所述多個(gè)電阻器耦接節(jié)點(diǎn)之中的第三節(jié)點(diǎn)的電源電壓。
8.根據(jù)權(quán)利要求2所述的降壓電源電路，其中，所述校準(zhǔn)控制電路被提供所述多個(gè)電阻器耦接節(jié)點(diǎn)之中的第三節(jié)點(diǎn)的電源電壓。
9.根據(jù)權(quán)利要求3所述的降壓電源電路，其中，所述校準(zhǔn)控制電路被提供所述第二降壓輸出電壓。
10.根據(jù)權(quán)利要求4所述的降壓電源電路，其中，當(dāng)具有所述比較電路的結(jié)果的測(cè)定信號(hào)從第一邏輯電平改變?yōu)榈诙壿嬰娖綍r(shí)，所述校準(zhǔn)控制電路輸出第一控制信號(hào)； 所述降壓電源電路還包括:第一切換電路，該第一切換電路響應(yīng)于所述第一控制信號(hào)將所述運(yùn)算放大器的反相輸入端的連接從所述第一基準(zhǔn)電壓源電路切換至所述第二基準(zhǔn)電壓源電路；和 第二切換電路，該第二切換電路響應(yīng)于所述第一控制信號(hào)將所述運(yùn)算放大器的非反相輸入端的連接從所述第二節(jié)點(diǎn)切換至所述共同節(jié)點(diǎn)。
11.根據(jù)權(quán)利要求5所述的降壓電源電路，其中，所述第三節(jié)點(diǎn)是所述第一節(jié)點(diǎn)。
12.根據(jù)權(quán)利要求1所述的降壓電源電路，其中，所述第一基準(zhǔn)電壓源電路被提供外部電源電壓，并且在所述第一降 壓電壓生成電路的校準(zhǔn)完成之后，所述外部電源電壓被斷開。
全文摘要
本發(fā)明涉及降壓電源電路。一種電源具有第一和第二基準(zhǔn)電壓源；降壓電壓發(fā)生器，其包括提供有第一電壓的晶體管，在晶體管和第二電壓之間的電阻器串，和控制該晶體管并在電阻器串的節(jié)點(diǎn)之中的第一節(jié)點(diǎn)處輸出電壓的運(yùn)算放大器；開關(guān)，其耦接到節(jié)點(diǎn)；比較電路，其將開關(guān)共同耦接的共同節(jié)點(diǎn)處的電壓與第二基準(zhǔn)電壓源的電壓比較；和校準(zhǔn)控制電路，其根據(jù)比較結(jié)果選擇任何開關(guān)以實(shí)施校準(zhǔn)。在校準(zhǔn)期間，所述校準(zhǔn)控制電路將節(jié)點(diǎn)之中的第二節(jié)點(diǎn)耦接至運(yùn)算放大器的非反相端，并將第一基準(zhǔn)電壓源耦接至運(yùn)算放大器的反相端，校準(zhǔn)之后，將共同節(jié)點(diǎn)耦接至非反相端，并且將第二基準(zhǔn)電壓源耦接至反向端。
文檔編號(hào)G05F1/56GK103176495SQ20121051091
公開日2013年6月26日 申請(qǐng)日期2012年12月3日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者兒玉寬人, 田島章光, 近藤英晃, 森脅理 申請(qǐng)人:富士通半導(dǎo)體股份有限公司