專利名稱：可編程邏輯控制器及其擴(kuò)展模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可編程控制技術(shù)領(lǐng)域，特別涉及一種可編程邏輯控制器及其擴(kuò)展模塊。
背景技術(shù)：
可編程邏輯控制器(Programmable Logic Controller, PLC)是一種用于實(shí)時控制的自動化控制裝置，其廣泛應(yīng)用于工業(yè)控制領(lǐng)域。PLC根據(jù)其輸入端口和輸出端口的數(shù)量可以分為大型PLC、中型PLC和小型PLC。其中，在小型PLC中還包括很多迷你型的PLC，其端口數(shù)一般只有幾個到十幾個，例如具有8個輸入端口和8個輸出端口的PLC，這種迷你型 PLC受端口數(shù)的限制，使得其可以控制的對象相對較少。圖1為現(xiàn)有技術(shù)中PLC的寄存器與輸入/輸出單元的結(jié)構(gòu)示意圖，圖中示出了在現(xiàn)有技術(shù)中PLC的各輸入/輸出單元與寄存器的連接關(guān)系，如圖1所示，PLC的輸入端口和輸出端口都是固定的，并分別與PLC內(nèi)部的輸入單元和輸出單元(也稱輸入電路和輸出電路)相對應(yīng)。在某些應(yīng)用中，當(dāng)控制對象增多以至于原有的輸入端口或者輸出端口不夠用的情況下，往往需要配置擴(kuò)展的輸入模塊或輸出模塊，或者增加PLC的數(shù)量。尤其是在一些特定的需求下，例如，對于一個具有8個輸入端口和8個輸出端口的PLC，如果現(xiàn)場需要10個輸入端口，而只要5個輸出端口，此時，原有的輸入端口不夠用需要擴(kuò)展，而原有的輸出端口多余造成閑置。這不僅會增加成本，還會降低PLC的利用率。因此，亟需一種輸入端口和輸出端口可以靈活配置的PLC及其擴(kuò)展模塊。

發(fā)明內(nèi)容
本發(fā)明提供一種可編程邏輯控制器及其擴(kuò)展模塊，用于實(shí)現(xiàn)可編程邏輯控制器輸入端口和輸出端口的靈活配置，從而提高利用率，并且，通過各輸入單元將對應(yīng)的輸出單元發(fā)送的輸出信號反饋至輸入寄存器中，以便驗(yàn)證PLC輸出的準(zhǔn)確性。一方面，本發(fā)明提供一種可編程邏輯控制器，包括寄存器，至少一個第一輸入單元和至少一個第一輸出單元；所述寄存器包括輸入寄存器、輸出寄存器，所述可編程邏輯控制器還包括中央處理器；
至少一個第二輸出單元，各第二輸出單元與對應(yīng)的第一輸入單元并聯(lián)； 其中，各第二輸出單元的第一端分別與對應(yīng)的第一輸入單元的第一端連接作為輸入/ 輸出端口，所述各第二輸出單元的第二端各連接一開關(guān)，且分別與對應(yīng)的第一輸入單元的第二端連接，并連接至所述寄存器；
至少一個第二輸入單元，各第二輸入單元與對應(yīng)的第一輸出單元并聯(lián)； 其中，各第二輸入單元的第一端分別與對應(yīng)的第一輸出單元的第一端連接作為輸入/ 輸出端口，所述各第二輸入單元的第二端與所述輸入寄存器連接，各第一輸出單元的第二端各連接一開關(guān)，且分別與對應(yīng)的第二輸入單元的第二端連接，并連接至所述寄存器； 所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元作為輸入端連接所述寄存器中的輸入寄存器，所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸出端連接所述寄存器中的輸出寄存器時，所述中央處理器控制所述第二輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第一輸出單元連接的開關(guān)處于閉合狀態(tài)；
所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸入端連接所述寄存器中的輸入寄存器，所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元在作為輸出端連接所述寄存器中的輸出寄存器時，所述中央處理器控制所述第一輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第二輸出單元連接的開關(guān)處于閉合狀態(tài)。另一方面，本發(fā)明還提供一種可編程邏輯控制器的擴(kuò)展模塊，所述可編程邏輯控制器的擴(kuò)展模塊通過所述其擴(kuò)展模塊接口與前述的可編程邏輯控制器連接，用于擴(kuò)展所述可編程邏輯控制器的輸入端口和/或輸出端口；
其中，所述擴(kuò)展模塊包括至少一個輸入單元和至少一個輸出單元，并且所述輸入單元中至少有一個輸入單元與對應(yīng)的輸出單元作為輸入/輸出端口。由上述技術(shù)方案可知，本發(fā)明提供的可編程邏輯控制器及其擴(kuò)展模塊，在不改變端口數(shù)的前提下，在寄存器的一側(cè)既設(shè)置多個第一輸入單元又設(shè)置多個第二輸出單元，另一側(cè)既設(shè)置多個第一輸出單元又設(shè)置多個第二輸入單元，使得連接的一端既可以用作輸入端口，也可以用作輸出端口，從而實(shí)現(xiàn)輸入端口和輸出端口的靈活配置；并且通過中央處理器使能開關(guān)的控制，使得通過各輸入單元將對應(yīng)的輸出單元發(fā)送的輸出信號反饋至輸入寄存器中，以便驗(yàn)證PLC輸出的準(zhǔn)確性。


圖1為現(xiàn)有技術(shù)中可編程邏輯控制器的寄存器與輸入/輸出單元的結(jié)構(gòu)示意圖； 圖2為本發(fā)明的可編程邏輯控制器的結(jié)構(gòu)示意圖； 圖3為本發(fā)明可編程邏輯控制器的第一實(shí)施例中寄存器與各輸入
意圖4為本發(fā)明可編程邏輯控制器的第二實(shí)施例中寄存器與各輸入意圖5為本發(fā)明可編程邏輯控制器的第三實(shí)施例中寄存器與各輸入意圖6為本發(fā)明可編程邏輯控制器的第四實(shí)施例中寄存器與各輸入意圖7為本發(fā)明可編程邏輯控制器的第五實(shí)施例中寄存器、各輸入元的結(jié)構(gòu)示意圖8為本發(fā)明可編程邏輯控制器的第六實(shí)施例中寄存器、各輸入元的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例， 對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述。需要說明的是，在附圖或說明書中， 相似或相同的元件使用相同的附圖標(biāo)記。
/輸出單元的結(jié)構(gòu)示 /輸出單元的結(jié)構(gòu)示 /輸出單元的結(jié)構(gòu)示 /輸出單元的結(jié)構(gòu)示 /輸出單元與判斷單 /輸出單元與判斷單
首先參考圖2，圖2為本發(fā)明的可編程邏輯控制器的結(jié)構(gòu)示意圖。如圖2所示，可編程邏輯控制器1包括中央處理器10、寄存器11、輸入/輸出單元12和存儲器13。其中， 中央處理器10分別與寄存器11、輸入/輸出單元12和存儲器13連接，寄存器11與輸入/ 輸出單元12連接。寄存器11包括輸入寄存器和輸出寄存器(圖中未示出)，輸入/輸出單元12包括至少一個輸入單元和至少一個輸出單元。此外還需要說明的是，在另一種實(shí)施方式中，寄存器11和存儲器13還可以集成在中央處理器10中，并且寄存器11和存儲器13是對一個存儲芯片的不同存儲空間的定義。 同樣的，所述輸入寄存器和輸出寄存器也可以是對一個存儲芯片的存儲空間的不同劃分。具體地，中央處理器10是可編程邏輯控制器1的控制和運(yùn)算處理中樞。當(dāng)可編程邏輯控制器1投入運(yùn)行時，中央處理器10以掃描的方式接收輸入/輸出單元12中輸入單元的數(shù)據(jù)，并將所述數(shù)據(jù)存儲到寄存器11的輸入寄存器中。存儲器13用于存儲用戶程序，中央處理器10從存儲器13中逐條讀取所述用戶程序，并根據(jù)所述輸入寄存器中存儲的數(shù)據(jù)執(zhí)行所述用戶程序，然后將執(zhí)行用戶程序所得到的數(shù)據(jù)存儲到寄存器11的輸出寄存器中。 待所有的用戶程序執(zhí)行完畢之后，將所述輸出寄存器中的待輸出數(shù)據(jù)發(fā)送到相應(yīng)的輸出單元，從而完成一次控制過程。接下來結(jié)合圖3-圖8詳細(xì)描述本發(fā)明可編程邏輯控制器中寄存器11與輸入/輸出單元12的詳細(xì)內(nèi)容。圖3為本發(fā)明可編程邏輯控制器的第一實(shí)施例中寄存器與各輸入/輸出單元的的結(jié)構(gòu)示意圖，圖中示出了本實(shí)施例中PLC的各輸入/輸出單元與寄存器11、中央處理器的連接關(guān)系，有關(guān)PLC的存儲器等模塊未在圖3中示出。如圖3所示，在本實(shí)施例中，PLC包括寄存器11、第一輸入單元1、第一輸入單元 2、…、第一輸入單元η、第一輸出單元1、第一輸出單元2、…、第一輸出單元η、第二輸入單元1、第二輸入單元2、…、第二輸入單元η以及第二輸出單元1、第二輸出單元2、…、第二輸出單元η。具體地，各輸入單元和各輸出單元分別用于對從相應(yīng)端口輸入的輸入信號或者輸出到相應(yīng)端口的輸出信號進(jìn)行調(diào)理，并且起到信號隔離的作用。所述各輸入單元和各輸出單元的電路中都包含光耦器件，且信號是單向傳輸?shù)?，即各輸入單元用于將來自相?yīng)端口的輸入信號輸入到寄存器11中，各輸出單元用于將來自寄存器11的輸出信號輸出到相應(yīng)端□。其中，所述寄存器11包括輸入寄存器和輸出寄存器(圖中未示出)。如圖3所示，各個第二輸出單元與對應(yīng)的第一輸入單元并聯(lián)；其中，各第二輸出單元的第一端分別與對應(yīng)的第一輸入單元的第一端連接作為輸入/輸出端口，所述各第二輸出單元的第二端各連接一開關(guān)，且分別與對應(yīng)的第一輸入單元的第二端連接，并連接至所述寄存器11;
具體地，第一輸入單元1的第一端與第二輸出單元1的第一端連接作為輸入/輸出端口 1，第一輸入單元1的第二端與寄存器11的輸入寄存器連接，第二輸出單元1的第二端連接一開關(guān)Κ1，然后與第一輸入單元1的第二端連接后，再與寄存器11的輸出寄存器連接，并且對于第一輸入單元2、…、第一輸入單元η與第二輸出單元2、…、第二輸出單元η都以上述相同的連接方式連接，所連接的一端分別作為輸入/輸出端口 2、輸入/輸出端口 3、…、輸入/輸出端口 η。圖3中，各第二輸入單元與對應(yīng)的第一輸出單元并聯(lián)；其中，各第二輸入單元的第一端分別與對應(yīng)的第一輸出單元的第一端連接作為輸入/輸出端口，所述各第二輸入單元的第二端與所述輸入寄存器連接，各第一輸出單元的第二端各連接一開關(guān)，且分別與對應(yīng)的第二輸入單元的第二端連接，并連接至所述寄存器。具體地，第一輸出單元1的第一端與第二輸入單元1的第一端連接作為輸入/輸出端口 1’，第一輸出單元1的第二端連接一開關(guān)Κ1’，與第二輸入單元1的第二端連接后， 再與寄存器11的輸出寄存器連接，第二輸入單元1的第二端與寄存器11的輸入寄存器連接，并且對于第一輸出單元2、…、第一輸出單元η與第二輸入單元2、…、第二輸入單元η 都以上述相同的連接方式連接，所連接的一端分別作為輸入/輸出端口 2’、輸入/輸出端口 3’、…、輸入/輸出端口 η’。所述開關(guān)均為受中央處理器控制的使能開關(guān)。所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元作為輸入端連接所述寄存器11 中的輸入寄存器，所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸出端連接所述寄存器11中的輸出寄存器時，所述中央處理器控制所述第二輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第一輸出單元連接的開關(guān)處于閉合狀態(tài)；
所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸入端連接所述寄存器11中的輸入寄存器，所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元在作為輸出端連接所述寄存器11中的輸出寄存器時，所述中央處理器控制所述第一輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第二輸出單元連接的開關(guān)處于閉合狀態(tài)。實(shí)施本實(shí)施例一提供的可編程邏輯控制器，至少具有如下有益效果
第一，通過將各第一輸入單元與各第一輸出單元的第一端分別與對應(yīng)的第二輸出單元與第二輸入單元連接作為輸入/輸出端口，使得各端口既可以作為輸入端口也可以作為輸出端口，從而達(dá)到靈活配置PLC端口的目的。并且，用戶可以通過應(yīng)用程序?qū)Χ丝谶M(jìn)行配置，根據(jù)實(shí)際的PLC應(yīng)用場景來確定具體哪一個端口作為輸入端口，哪一個端口作為輸出端口。所述應(yīng)用程序的編寫或者也稱為端口屬性的設(shè)置是屬于本領(lǐng)域技術(shù)人員所熟知的內(nèi)容，所以此處不再詳述。第二，通過中央處理器的控制，可以控制由輸入單元和輸出單元并聯(lián)組成的輸入/ 輸出端口在作為輸入端口時，將輸出單元上連接的開關(guān)斷開，以免信號直接從輸出單元輸出；而由輸入單元和輸出單元并聯(lián)組成的輸入/輸出端口在作為輸出端口時，中央處理器控制輸出單元上連接的開關(guān)閉合，信號通過與輸出單元并聯(lián)的輸入單元反饋信號至輸入寄存器中，可以驗(yàn)證PLC輸出的準(zhǔn)確性。例如，在圖3中，當(dāng)輸入/輸出端口 1被配置作為輸入端口時，輸入信號通過第一輸入單元1存儲到寄存器11的輸入寄存器中，PLC的中央處理器可以在輸入采樣階段獲取該輸入信號，并且在用戶的應(yīng)用程序執(zhí)行完畢之后，在輸出刷新階段將輸出信號通過預(yù)先配置的輸出端口輸出到外部輸出設(shè)備。而在這個例子中，第二輸出單元1上的開關(guān)Kl斷開， 第二輸出單元1暫時不起作用。當(dāng)應(yīng)用場景發(fā)生變化，需要將輸入/輸出端口 1用作輸出端口時，用戶只需通過相應(yīng)的應(yīng)用程序來進(jìn)行配置。在輸入采樣階段，中央處理器從輸入寄存器中獲取不到來自第一輸入單元1的輸入信號，相當(dāng)于第一輸入單元1暫時不起作用。而當(dāng)中央處理器產(chǎn)生輸出信號之后，在輸出刷新階段通過第二輸出單元1上的開關(guān)閉合，第二輸出單元1將輸出信號輸出至外部輸出設(shè)備，并且通過第一輸入單元1將信號反饋至寄存器11中的輸入寄存器， 可以驗(yàn)證PLC輸出的準(zhǔn)確性。在本實(shí)施例中，上述對所述輸入寄存器的讀以及對所述輸出寄存器的寫可以通過對寄存器讀寫使能與禁止的設(shè)置來實(shí)現(xiàn)。此外還需要說明的是，在圖3所示的第一實(shí)施例中，所述第二輸入單元的個數(shù)與第一輸出單元的個數(shù)相等，所述第二輸出單元的個數(shù)也與第一輸入單元的個數(shù)相等。而在另一種實(shí)施方式中，所述第二輸入單元的個數(shù)可以小于所述第一輸出單元的個數(shù)，所述第二輸出單元的個數(shù)也可以小于所述第一輸入單元的個數(shù)。此外，在又一種實(shí)施方式中，所述可編程邏輯控制器的輸入/輸出單元除了包括所述至少一個第一輸入單元和至少一個第一輸出單元之外，還可以只包括所述至少一個第二輸出單元，并且該至少一個第二輸出單元的個數(shù)小于或者等于對應(yīng)的第一輸入單元的個數(shù)；或者也可以只包括所述至少一個第二輸入單元，并且該至少一個第二輸入單元的個數(shù)小于或者等于對應(yīng)的第一輸出單元的個數(shù)。在這種實(shí)施方式中，所述至少一個第二輸出單元或者至少一個第二輸入單元分別與對應(yīng)的第一輸入單元或者第一輸出單元的一端連接作為輸入/輸出端口，另一端分別與所述寄存器連接。接下來以8端口 PLC為例描述本發(fā)明的技術(shù)方案。圖4為本發(fā)明可編程邏輯控制器的第二實(shí)施例中寄存器與各輸入/輸出單元的的結(jié)構(gòu)示意圖。同樣地，圖4中示出了本實(shí)施例中PLC的各輸入/輸出單元、中央處理器10與寄存器11的連接關(guān)系，有關(guān)PLC的存儲器等模塊未在圖4中示出。在本實(shí)施例中，PLC包括寄存器11、第一輸入單元1、第一輸入單元2、第一輸入單元3、第一輸入單元4、第一輸出單元1、第一輸出單元2、第一輸出單元3、第一輸出單元4、 第二輸入單元1、第二輸入單元2、第二輸入單元3、第二輸入單元4以及第二輸出單元1、第二輸出單元2、第二輸出單元3、第二輸出單元4。其中，寄存器11包括輸入寄存器和輸出寄存器(圖中未示出)。各第一輸入單元的第一端分別與對應(yīng)的第二輸出單元的第一端連接分別作為輸入/輸出端口 1、輸入/輸出端口 2、輸入/輸出端口 3、輸入/輸出端口 4，各第一輸入單元的第二端與寄存器11的輸入寄存器連接，各第二輸出單元的第二端上連接一開關(guān)，與各第一輸入單元的第二端連接后，再與寄存器11的輸出寄存器連接。各第一輸出單元的第一端分別與對應(yīng)的第二輸入單元的第一端連接分別作為輸入/輸出端口 1’、輸入/輸出端口 2’、輸入/輸出端口 3’、輸入/輸出端口 4’，各第一輸出單元的第二端上連接一開關(guān)，與各第二輸入單元的第二端連接后，再與寄存器11的輸出寄存器連接，各第二輸入單元的第二端與寄存器11的輸入寄存器連接。本實(shí)施例中，中央處理器(CPU) 10可以控制由第一輸入單元1和第二輸出單元1 組成的輸入/輸出端口 1在作為輸入端口時，將第二輸出單元1上的開關(guān)Ki斷開，以免信號從第二輸出單元1輸出；當(dāng)其作為輸出端口時，將Kl閉合，使得信號可以通過第一輸入單元1反饋至寄存器11，以實(shí)現(xiàn)對PLC信號的驗(yàn)證。對由第一輸入單元2和第二輸出單元2 組成的輸入/輸出端口 2，以及由第一輸入單元3和第二輸出單元3組成的輸入/輸出端口 3，由第一輸入單元4和第二輸出單元4組成的輸入/輸出端口 4的控制同理。
中央處理器(CPU) 10可以控制由第二輸入單元1和第一輸出單元1組成的輸入/ 輸出端口 1’在作為輸入端口時，將第一輸出單元1上的開關(guān)ΚΓ斷開，以免信號從第一輸出單元1輸出；當(dāng)其作為輸出端口時，將ΚΓ閉合，使得信號可以通過第二輸入單元1反饋至寄存器11，以實(shí)現(xiàn)對PLC信號的驗(yàn)證。對由第二輸入單元2和第一輸出單元2組成的輸入/輸出端口 2’、由第二輸入單元3和第一輸出單元3組成的輸入/輸出端口 3’、由第二輸入單元4和第一輸出單元4組成的輸入/輸出端口 4’的控制同理?？梢姡趫D4所示的第二實(shí)施例中，每一個第一輸入單元和第一輸出單元都連接有對應(yīng)的第二輸出單元和第二輸入單元，所實(shí)現(xiàn)的端口都是既可以作為輸入端口也可以作為輸出端口。但是，在本發(fā)明其他的實(shí)施例中，還可以根據(jù)實(shí)際需要進(jìn)行靈活的配置，使得所述第二輸入單元或第二輸出單元的個數(shù)分別小于所述第一輸出單元或第一輸入單元的個數(shù)。例如，在圖5所示的第三實(shí)施例中，有4個端口(輸入/輸出端口 1、輸入/輸出端口 2、輸入/輸出端口 1’、輸入/輸出端口 2’)既可以作為輸入端口也可以作為輸出端口， 而另外4個端口(輸入端口 3、輸入端口 4、輸出端口 3’、輸出端口 4’)分別固定作為2個輸入端口和2個輸出端口。具體而言，如圖5所示，PLC包括寄存器11、第一輸入單元1、第一輸入單元2、第一輸入單元3、第一輸入單元4、第一輸出單元1、第一輸出單元2、第一輸出單元3、第一輸出單元4、第二輸入單元1、第二輸入單元2和第二輸出單元1、第二輸出單元 2。其中，寄存器11包括輸入寄存器和輸出寄存器(圖中未示出)。第一輸入單元1和第一輸入單元2各自的第一端分別與第二輸出單元1和第二輸出單元2各自的第一端連接，分別作為輸入/輸出端口 1和輸入/輸出端口 2，其中，第二輸出單元1的第二端上連接開關(guān)K1，再與第一輸入單元1的第二端連接，然后再接入寄存器 11 ；第二輸出單元2的第二端上連接開關(guān)K2，再與第一輸入單元2的第二端連接，然后再接入寄存器11 ；
第一輸入單元ι和第一輸入單元2的第二端與寄存器11的輸入寄存器連接，第二輸出單元1和第二輸出單元2的第二端與寄存器11的輸出寄存器連接。第一輸出單元1和第一輸出單元2各自的第一端分別與第二輸入單元1和第二輸入單元2各自的第一端連接，分別作為輸入/輸出端口 1’和輸入/輸出端口 2’，其中，第一輸出單元1的第二端上連接一開關(guān)K1’，再與第二輸入單元1的第二端連接后，再接入寄存器11，第一輸出單元2的第二端上連接一開關(guān)K2’，再與第二輸入單元2的第二端連接后， 再接入寄存器11;
第一輸入單元3和第一輸入單元4各自的第一端分別作為輸入端口 3和輸入端口 4，另一端與寄存器11的輸入寄存器連接，第一輸出單元3和第一輸出單元4各自的第一端分別作為輸出端口 3’和輸出端口 4’，另一端與寄存器11的輸出寄存器連接。本實(shí)施例中，中央處理器(CPU) 10可以控制由第一輸入單元1和第二輸出單元1 組成的輸入/輸出端口 1在作為輸入端口時，將第二輸出單元1上的開關(guān)Ki斷開，以免信號從第二輸出單元1輸出；當(dāng)其作為輸出端口時，將Kl閉合，使得信號可以通過第一輸入單元1反饋至寄存器11，以實(shí)現(xiàn)對PLC信號的驗(yàn)證。對由第一輸入單元2和第二輸出單元2 組成的輸入/輸出端口 2的控制同理。
中央處理器(CPU) 10可以控制由第二輸入單元1和第一輸出單元1組成的輸入/ 輸出端口 1’在作為輸入端口時，將第一輸出單元1上的開關(guān)ΚΓ斷開，以免信號從第一輸出單元1輸出；當(dāng)其作為輸出端口時，將ΚΓ閉合，使得信號可以通過第二輸入單元1反饋至寄存器11，以實(shí)現(xiàn)對PLC信號的驗(yàn)證。對由第二輸入單元2和第一輸出單元2組成的輸入/輸出端口 2’的控制同理。此外，在另一種實(shí)施方式中，所述可編程邏輯控制器的輸入/輸出單元還可以只包括至少一個第二輸出單元，并且該至少一個第二輸出單元的個數(shù)小于或者等于對應(yīng)的第一輸入單元的個數(shù)；或者也可以只包括至少一個第二輸入單元，并且該至少一個第二輸入單元的個數(shù)小于或者等于對應(yīng)的第一輸出單元的個數(shù)。例如，在圖6所示的第四實(shí)施例中，有2個端口(輸入/輸出端口 1、輸入/輸出端口 2)既可以作為輸入端口也可以作為輸出端口，而其他端口分別固定作為2個輸入端口和 4個輸出端口。其具體的結(jié)構(gòu)可以參考圖6，此處不再贅述。圖7為本發(fā)明可編程邏輯控制器的第五實(shí)施例中寄存器、各輸入/輸出單元與判斷單元的的結(jié)構(gòu)示意圖。與圖3所示的第一實(shí)施例相比，區(qū)別在于，在第五實(shí)施例中，還可以通過各輸入單元將對應(yīng)的輸出單元發(fā)送的輸出信號反饋至輸入寄存器中，以便驗(yàn)證PLC 輸出的準(zhǔn)確性。如圖7所示，示出了 PLC中除了包括寄存器11、中央處理器10、以及各輸入/輸出單元之外，還包括判斷單元14。具體而言，在本實(shí)施例中，各第一輸出單元除了用于向外部輸出設(shè)備發(fā)送輸出信號之外，還用于根據(jù)所述輸出信號生成反饋信號，并將所述反饋信號發(fā)送至對應(yīng)的第二輸入單元；各第二輸入單元除了用于接收來自外部輸入設(shè)備的輸入信號之外，還用于接收來自對應(yīng)的第一輸出單元發(fā)送的反饋信號。相似地，各第二輸出單元除了用于向外部輸出設(shè)備發(fā)送輸出信號之外，還用于根據(jù)所述輸出信號生成反饋信號，并將所述反饋信號發(fā)送至對應(yīng)的第一輸入單元；各第一輸入單元除了用于接收來自外部輸入設(shè)備的輸入信號之外，還用于接收來自對應(yīng)的第二輸出單元發(fā)送的反饋信號。此外，在本實(shí)施例中，寄存器11包括輸入寄存器和輸出寄存器(圖中未示出)，而所述輸入寄存器除了用于存儲輸入信號之外，還用于存儲所述反饋信號，所述輸出寄存器用于存儲所述輸出信號。判斷單元14用于判斷所述輸入寄存器中的反饋信號和所述輸出寄存器中與所述反饋信號對應(yīng)的輸出信號是否相同，并且在判斷出不相同時報警。判斷單元14可以位于 PLC的中央處理器內(nèi)，也可以位于中央處理器外并且與中央處理器連接。 例如，假設(shè)用戶已經(jīng)通過應(yīng)用程序?qū)⑤斎?輸出端口 1配置作為輸出端口，在實(shí)際運(yùn)行過程中，PLC在輸出刷新階段將輸出信號通過第二輸出單元1從輸入/輸出端口 1發(fā)送至外部輸出設(shè)備，同時，第二輸出單元1還根據(jù)所述輸出信號生成反饋信號，并將該反饋信號發(fā)送至對應(yīng)的第一輸入單元1。在下一個輸入采樣階段，判斷單元14可以從輸入寄存器中獲得來自所述第一輸入單元1的反饋信號，并判斷該反饋信號與上一個輸出刷新階段對應(yīng)的輸出信號是否一致，如果判斷出不一致則報警，從而可以提醒用戶PLC輸出錯誤。
此處需要說明的是，PLC在運(yùn)行過程中，由于輸出寄存器在每一個掃描周期都會被
10隨時刷新，因此，所述判斷單元14會在每一個掃描周期的輸入采樣階段判斷反饋信號與對應(yīng)的輸出信號是否一致。圖7所示的實(shí)施例五中，判斷單元14位于中央處理器10外并且與中央處理器10 連接。在如圖8所示的實(shí)施例六中，判斷單元14可以位于PLC的中央處理器10內(nèi)。圖8 所示的判斷單元14的功能和作用與實(shí)施例五中的判斷單元14的功能和作用相同，在此不再贅述。接下來描述本發(fā)明的可編程邏輯控制器的擴(kuò)展模塊。所述擴(kuò)展模塊通過可編程邏輯控制器的擴(kuò)展模塊接口(即總線接口)與所述可編程邏輯控制器連接，用于擴(kuò)展所述可編程邏輯控制器的輸入端口和/或輸出端口。所述可編程邏輯控制器可以是上文結(jié)合圖2-8所述的可編程邏輯控制器，也可以是現(xiàn)有技術(shù)中的可編程邏輯控制器。所述擴(kuò)展模塊可以是普通擴(kuò)展模塊，也可以是包含存儲與運(yùn)算處理等功能的智能擴(kuò)展模塊。所述擴(kuò)展模塊接口是本領(lǐng)域常用的一種用于為可編程邏輯控制器進(jìn)行端口擴(kuò)展的接口，此處不再詳述。在本發(fā)明實(shí)施例中，所述擴(kuò)展模塊包括至少一個輸入單元和至少一個輸出單元， 并且所述輸入單元中至少有一個輸入單元與對應(yīng)的輸出單元并聯(lián)，其中并聯(lián)的輸入單元和輸出單元一端連接作為擴(kuò)展的輸入/輸出端口，而輸出單元的另一端連接一開關(guān)后再與輸入單元并聯(lián)，然后接入寄存器；或者相應(yīng)的，所述輸出單元中至少有一個輸出單元與對應(yīng)的輸入單元的一端連接作為擴(kuò)展的輸入/輸出端口，其他的輸入單元和/或輸出單元分別固定作為擴(kuò)展的輸入端口和輸出端口。其中，所述輸入單元和輸出單元的功能分別與上文所述可編程邏輯控制器的輸入單元和輸出單元的功能相同，所以此處不再贅述。綜上所述，本發(fā)明提供的可編程邏輯控制器及其擴(kuò)展模塊，在不改變端口數(shù)的前提下，通過將至少一個第二輸入單元和至少一個第二輸出單元分別與對應(yīng)的第一輸出單元和第一輸入單元連接，使得連接的一端既可以用作輸入端口，也可以用作輸出端口，從而實(shí)現(xiàn)輸入端口和輸出端口的靈活配置。此外，通過將輸入單元與輸出單元連接，使得所述輸入單元還可以用于反饋輸出信號，從而使中央處理器可以根據(jù)反饋的信號判斷出輸出是否成功，從而提高PLC的可靠性。另外，通過中央處理器的控制，可以控制由輸入單元和輸出單元并聯(lián)組成的輸入/輸出端口在作為輸入端口時，將輸出單元上連接的開關(guān)斷開，以免信號直接從輸出單元輸出；而由輸入單元和輸出單元并聯(lián)組成的輸入/輸出端口在作為輸出端口時，中央處理器控制輸出單元上連接的開關(guān)閉合，信號通過與輸出單元并聯(lián)的輸入單元反饋信號至輸入寄存器中，可以驗(yàn)證PLC輸出的準(zhǔn)確性。最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對前述實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換； 而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種可編程邏輯控制器，包括寄存器，至少一個第一輸入單元和至少一個第一輸出單元；所述寄存器包括輸入寄存器、輸出寄存器，其特征在于，所述可編程邏輯控制器還包括中央處理器；至少一個第二輸出單元，各第二輸出單元與對應(yīng)的第一輸入單元并聯(lián)；其中，各第二輸出單元的第一端分別與對應(yīng)的第一輸入單元的第一端連接作為輸入/ 輸出端口，所述各第二輸出單元的第二端各連接一開關(guān)，且分別與對應(yīng)的第一輸入單元的第二端連接，并連接至所述寄存器；至少一個第二輸入單元，各第二輸入單元與對應(yīng)的第一輸出單元并聯(lián)；其中，各第二輸入單元的第一端分別與對應(yīng)的第一輸出單元的第一端連接作為輸入/ 輸出端口，所述各第二輸入單元的第二端與所述輸入寄存器連接，各第一輸出單元的第二端各連接一開關(guān)，且分別與對應(yīng)的第二輸入單元的第二端連接，并連接至所述寄存器；所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元作為輸入端連接所述寄存器中的輸入寄存器，所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸出端連接所述寄存器中的輸出寄存器時，所述中央處理器控制所述第二輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第一輸出單元連接的開關(guān)處于閉合狀態(tài)；所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸入端連接所述寄存器中的輸入寄存器，所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元在作為輸出端連接所述寄存器中的輸出寄存器時，所述中央處理器控制所述第一輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第二輸出單元連接的開關(guān)處于閉合狀態(tài)。
2.根據(jù)權(quán)利要求1所述的可編程邏輯控制器，其特征在于，所述至少一個第一輸入單元和至少一個第二輸出單元中，所述第二輸出單元的個數(shù)小于等于所述第一輸入單元的個數(shù)。
3.根據(jù)權(quán)利要求1或2所述的可編程邏輯控制器，其特征在于，所述至少一個第一輸出單元和至少一個第二輸入單元中，所述第二輸入單元的個數(shù)小于等于所述第一輸出單元的個數(shù)。
4.根據(jù)權(quán)利要求1所述的可編程邏輯控制器，其特征在于，所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元作為輸入端連接所述寄存器中的輸入寄存器，所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸出端連接所述寄存器中的輸出寄存器，所述中央處理器控制所述第二輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第一輸出單元連接的開關(guān)處于閉合狀態(tài)時，所述第一輸出單元用于向外部輸出設(shè)備發(fā)送輸出信號，并根據(jù)所述輸出信號生成反饋信號，將所述反饋信號發(fā)送至與所述第一輸出單元并聯(lián)的第二輸入單元；所述第二輸入單元用于接收來自外部輸入設(shè)備的輸入信號，并接收來自與所述第二輸入單元并聯(lián)的第一輸出單元發(fā)送的反饋信號。
5.根據(jù)權(quán)利要求1所述的可編程邏輯控制器，其特征在于，所述并聯(lián)的第一輸出單元和對應(yīng)的第二輸入單元作為輸入端連接所述寄存器中的輸入寄存器，所述并聯(lián)的第一輸入單元和對應(yīng)的第二輸出單元在作為輸出端連接所述寄存器中的輸出寄存器時，所述中央處理器控制所述第一輸出單元連接的開關(guān)處于斷開狀態(tài)，控制所述第二輸出單元連接的開關(guān)處于閉合狀態(tài)時，所述第二輸出單元用于向外部輸出設(shè)備發(fā)送輸出信號，并根據(jù)所述輸出信號生成反饋信號，將所述反饋信號發(fā)送至與所述第二輸出單元并聯(lián)的第一輸入單元；所述第一輸入單元用于接收來自外部輸入設(shè)備的輸入信號，并接收來自與所述第一輸入單元并聯(lián)的第二輸出單元發(fā)送的反饋信號。
6.根據(jù)權(quán)利要求4或5所述的可編程邏輯控制器，其特征在于，所述輸入寄存器用于存儲所述輸入信號和反饋信號；所述輸出寄存器用于存儲所述輸出信號。
7.根據(jù)權(quán)利要求6所述的可編程邏輯控制器，其特征在于，所述可編程邏輯控制器還包括判斷單元，用于判斷所述輸入寄存器中的反饋信號和所述輸出寄存器中與所述反饋信號對應(yīng)的輸出信號是否相同，并且在判斷出不相同時報警。
8.如權(quán)利要求7所述的可編程邏輯控制器，其特征在于，所述判斷單元集成或獨(dú)立于所述中央處理器。
9.一種可編程邏輯控制器的擴(kuò)展模塊，其特征在于，所述可編程邏輯控制器的擴(kuò)展模塊通過所述其擴(kuò)展模塊接口與權(quán)利要求1至8中任一項(xiàng)所述的可編程邏輯控制器連接，用于擴(kuò)展所述可編程邏輯控制器的輸入端口和/或輸出端□；其中，所述擴(kuò)展模塊包括至少一個輸入單元和至少一個輸出單元，并且所述輸入單元中至少有一個輸入單元與對應(yīng)的輸出單元作為輸入/輸出端口。
全文摘要
本發(fā)明提供一種可編程邏輯控制器及其擴(kuò)展模塊，包括輸入寄存器、輸出寄存器，至少一個第一輸入單元和至少一個第一輸出單元，所述可編程邏輯控制器還包括中央處理器；與所述中央處理器連接的第一開關(guān)控制單元和第二開關(guān)控制單元；以及至少一個第二輸出單元和至少一個第二輸入單元。本發(fā)明提供的可編程邏輯控制器及其擴(kuò)展模塊可以靈活地配置輸入/輸出端口，可靠性高，并且，通過各輸入單元將對應(yīng)的輸出單元發(fā)送的輸出信號反饋至輸入寄存器中，以便驗(yàn)證PLC輸出的準(zhǔn)確性。
文檔編號G05B19/05GK102393672SQ201110357059
公開日2012年3月28日 申請日期2011年11月11日 優(yōu)先權(quán)日2011年11月11日
發(fā)明者付微, 陳海峰 申請人:深圳市合信自動化技術(shù)有限公司