專利名稱：一種帶補(bǔ)償電路的ldo電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及C晶體管MOS電路技術(shù)領(lǐng)域，特別涉及一種能夠改善LDO負(fù)載瞬態(tài)響應(yīng)的電路。
背景技術(shù)：
現(xiàn)有技術(shù)中，有一種如附圖1所示的LDO電路，包括參考電源VREF，誤差放大器 Al，調(diào)整管MO，模擬電源AVDD，相互串聯(lián)的反饋電阻Rl和R2，輸出端V0UT，頻率補(bǔ)償電容 Cl，等效負(fù)載電容C2 ；參考電源VREF的“ + ”端連接于所述誤差放大器Al的反相輸入端，誤差放大器Al的輸出端連接于調(diào)整管MO的柵端，調(diào)整管MO的源端連接于模擬電源AVDD，調(diào)整管MO的漏端連接于反饋電阻R1，調(diào)整管MO的漏端與反饋電阻Rl的之間形成連接節(jié)點(diǎn) N5，同時(shí)，連接節(jié)點(diǎn)N5連接于輸出端V0UT，反饋電阻R2模擬接地AVSS，誤差放大器Al的同向輸入端連接于所述反饋電阻Rl和R2之間，頻率補(bǔ)償電容Cl連接于誤差放大器Al的正電源與連接節(jié)點(diǎn)N5之間，等效負(fù)載電容C2的一端連接于輸出端V0UT，等效負(fù)載電容C2的另一端模擬接地AVSS。如附圖1所示的LDO電路的工作原理如下
當(dāng)參考電源VREF正常工作時(shí)，產(chǎn)生基準(zhǔn)電壓VREF，為誤差放大器Al的反向輸入端提供基準(zhǔn)電壓VREF ；
輸出電壓VOUT經(jīng)過(guò)反饋電阻Rl和R2分壓，為誤差放大器Al的同向輸入端提供大小
DrJ
為VFB = -^-FiW的反饋電壓VFB ； RI + R2
誤差放大器Al將基準(zhǔn)電壓VREF和反饋電壓VFB進(jìn)行比較后，將其差值△ V放大后得到AVmax，AVmax用于驅(qū)動(dòng)調(diào)整管MO的柵極，改變通過(guò)調(diào)整管MO的電流，從而，使得基準(zhǔn)電壓VREF與反饋電壓VFB近似相等，進(jìn)而，使得輸出電壓VOUT的電壓值趨于恒定為
Dl
VOUT=a + --)VSEF。
、R2如附圖1所示的LDO電路，當(dāng)VOUT在短時(shí)間內(nèi)發(fā)生變化時(shí)，負(fù)載電流在短時(shí)間內(nèi)發(fā)生較大的變化，ΔΥ和AVmax也會(huì)在短時(shí)間內(nèi)發(fā)生較大的變化，但是，由于誤差放大器Al 的帶寬限制，在短時(shí)間內(nèi)，通過(guò)調(diào)整管MO的電流不能及時(shí)響應(yīng)負(fù)載電流在短時(shí)間內(nèi)發(fā)生的較大變化，進(jìn)而，基準(zhǔn)電壓VREF與反饋電壓VFB不能實(shí)現(xiàn)近似相等，導(dǎo)致輸出電壓VOUT的電壓值也會(huì)發(fā)生較大的變化，因此，附圖1所示的LDO電路的負(fù)載瞬態(tài)響應(yīng)差。為了改善附圖1所示的LDO電路的瞬態(tài)響應(yīng)速度，必須提高誤差放大器Al的帶寬，同時(shí)，為了保證輸出電壓VOUT滿足精度要求，誤差放大器Al的增益必須較高。但是，在功耗被限制的條件下，選用既高帶寬又高增益的誤差放大器Al并不現(xiàn)實(shí)。通常，優(yōu)先滿足輸出電壓精度這一要求。因此，附圖1所示的LDO電路的負(fù)載瞬態(tài)響應(yīng)差?，F(xiàn)有技術(shù)中，還有一種如附圖2所示的LDO電路，如附圖2所示的電路除如附圖1所示的LDO電路外，還包括補(bǔ)償電路1，該補(bǔ)償電路1的輸入信號(hào)來(lái)自于誤差放大器Al的負(fù)電源，該補(bǔ)償電路1的輸出端連接于連接節(jié)點(diǎn)N5，該補(bǔ)償電路1的輸出信號(hào)用于補(bǔ)償輸出電壓VOUT的電壓值的變化。當(dāng)VOUT在短時(shí)間內(nèi)發(fā)生變化時(shí)，這種變化需要經(jīng)過(guò)誤差放大器Al的內(nèi)部之后才能被補(bǔ)償電路1感測(cè)到，之后，補(bǔ)償電路1才能補(bǔ)償輸出電壓VOUT的電壓值的變化，使輸出電壓VOUT趨于恒定。但是，從附圖2可以看出，補(bǔ)償電路1中的環(huán)路較多，因此，需要復(fù)雜的頻率補(bǔ)償技術(shù)。

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本發(fā)明提出了一種帶有能夠直接感測(cè)到LDO電路的輸出電壓 VOUT的變化，能夠直接補(bǔ)償LDO電路輸出電壓VOUT的電壓值變化，使該輸出電壓VOUT趨于恒定，并且，補(bǔ)償技術(shù)簡(jiǎn)單的帶補(bǔ)償電路的LDO電路。本發(fā)明提供的帶補(bǔ)償電路的LDO電路，包括LDO電路和補(bǔ)償電路，所述LDO電路包括調(diào)整管MO，反饋電阻Rl和R2，輸出端V0UT，所述調(diào)整管MO的漏端與所述反饋電阻Rl的之間形成連接節(jié)點(diǎn)N5，同時(shí)，所述連接節(jié)點(diǎn)N5連接于所述輸出端V0UT，其特征在于，所述反饋電阻Rl被拆分成兩個(gè)電阻Rll和R12，其中，R1=R11+R12，所述電阻Rll和R12之間形成連接節(jié)點(diǎn)N6，所述補(bǔ)償電路的輸入節(jié)點(diǎn)為Ni，所述補(bǔ)償電路的輸出節(jié)點(diǎn)為N2，所述輸入節(jié)點(diǎn)W連接于所述連接節(jié)點(diǎn)N6，所述輸出節(jié)點(diǎn)N2連接于所述連接節(jié)點(diǎn)N5。作為優(yōu)選，所述補(bǔ)償電路包括放大器A2，放大器A3，晶體管M7和晶體管M8，所述放大器A2的電路中包括以電流鏡方式連接的晶體管M3和晶體管M4，所述放大器A3的電路中包括以電流鏡方式連接的晶體管M5和晶體管M6，所述放大器A2和放大器A3之間形成輸入節(jié)點(diǎn)Ni，所述輸入節(jié)點(diǎn)m連接于所述連接節(jié)點(diǎn)N6，所述放大器A2的放大端口連接于所述晶體管M7的柵端，所述晶體管M7的源端連接于模擬電源AVDD，所述放大器A3的放大端口連接于所述晶體管M8的柵端，所述晶體管M8的漏端模擬接地AVSS，所述晶體管M7的漏端連接于所述晶體管M8的柵端，所述晶體管M7的漏端與所述晶體管M8的柵端之間形成輸出節(jié)點(diǎn)N2，所述輸出節(jié)點(diǎn)N2連接于所述連接節(jié)點(diǎn)N5。作為優(yōu)選，所述放大器A2包括晶體管Ml、晶體管M3、晶體管M4、晶體管M9和晶體管 Mll ；
所述晶體管Ml為所述放大器A2的輸入管，所述晶體管Ml的柵端連接于所述連接節(jié)點(diǎn)
N6,
所述晶體管M9是二極管連接形式的晶體管，所述晶體管M9的源端連接于模擬電源 AVDD，所述晶體管M9的柵端和漏端與所述晶體管Ml的源端相連， 所述晶體管M3和所述晶體管M4構(gòu)成電流鏡，
所述晶體管Mll的柵端連接于恒定的直流偏置電壓VBIAS1，使流過(guò)所述晶體管Mll的電流與流過(guò)所述晶體管M4的電流相等，
所述晶體管Mll的漏端和所述晶體管M4的漏端分別與所述晶體管M8的柵端相連，并且，所述晶體管Mll和所述晶體管M4的漏端分別與所述晶體管M8的柵端的連接處形成連接節(jié)點(diǎn)N3。
作為優(yōu)選，所述放大器A2為單輸入單輸出、放大倍數(shù)為正的放大器。作為優(yōu)選，所述放大器A3包括晶體管M2、晶體管M5、晶體管M6、晶體管MlO和晶體管 M12 ；
所述晶體管M2為所述放大器A3的輸入管，所述晶體管M2的柵端連接于所述連接節(jié)點(diǎn)
N6,
所述晶體管MlO是二極管連接形式的晶體管，所述晶體管MlO的源端連接于模擬電源 AVDD，所述晶體管MlO的柵端和漏端與所述晶體管M2的源端相連， 所述晶體管M5和所述晶體管M6構(gòu)成電流鏡，
所述晶體管M12的柵端連接于恒定的直流偏置電壓VBIAS2，使流過(guò)所述晶體管M12的電流與流過(guò)所述晶體管M6的電流相等，
所述晶體管M12的漏端和所述晶體管M6的漏端分別與所述晶體管M8的柵端相連，并且，所述晶體管Mll和所述晶體管M4的漏端分別與所述晶體管M7的柵端的連接處形成連接節(jié)點(diǎn)N4。作為優(yōu)選，所述放大器A3為單輸入單輸出、放大倍數(shù)為正的放大器。作為優(yōu)選，所述補(bǔ)償電路還包括電容C3和C4，所述電容C3連接于所述晶體管M6 的漏端和所述晶體管M7的漏端之間，所述電容C4連接于所述晶體管M4的漏端和晶體管M8 的漏端之間。本發(fā)明提供的帶補(bǔ)償電路的LDO電路的有益效果在于
本發(fā)明提供的帶補(bǔ)償電路的LDO電路與如附圖1所示的LDO電路相比，由于增加了補(bǔ)償電路，該補(bǔ)償電路的帶寬遠(yuǎn)大于如附圖1所示的LDO電路的帶寬，尤其是，晶體管M7和晶體管M8可以很快地響應(yīng)負(fù)載電流在短時(shí)間內(nèi)發(fā)生的較大變化，從而，使得輸出電壓VOUT的電壓值趨于恒定；并且，本發(fā)明提供的帶補(bǔ)償電路的LDO電路并不要求放大器A2和放大器 A3具有高增益，因此，本發(fā)明提供的帶補(bǔ)償電路的LDO電路能夠在不提高增益的條件下，有效地改善LDO電路的負(fù)載瞬態(tài)響應(yīng)。本發(fā)明提供的帶補(bǔ)償電路的LDO電路與如附圖2所示的帶補(bǔ)償電路1的LDO電路相比，本發(fā)明提供的帶補(bǔ)償電路的LDO電路的補(bǔ)償電路不必設(shè)計(jì)較多的環(huán)路，因此，本發(fā)明提供的帶補(bǔ)償電路的LDO電路也不需要復(fù)雜的頻率補(bǔ)償技術(shù)。


圖1為現(xiàn)有技術(shù)中的LDO電路的示意圖2為現(xiàn)有技術(shù)中帶補(bǔ)償電路1的LDO電路的示意圖； 圖3為本發(fā)明實(shí)施例提供的帶補(bǔ)償電路的LDO電路的簡(jiǎn)化結(jié)構(gòu)示意圖； 圖4為本發(fā)明實(shí)施例提供的帶補(bǔ)償電路的LDO電路的詳細(xì)結(jié)構(gòu)示意圖； 圖5為在圖4的基礎(chǔ)上增加了電容C3和C4的電路的詳細(xì)結(jié)構(gòu)示意圖。
具體實(shí)施例方式為了深入了解本發(fā)明，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。參見附圖3，本發(fā)明提供的帶補(bǔ)償電路的LDO電路包括LDO電路和補(bǔ)償電路2，LD0 電路包括調(diào)整管M0，反饋電阻Rl和R2，輸出端V0UT，調(diào)整管MO的漏端與反饋電阻Rl的之間形成連接節(jié)點(diǎn)N5，同時(shí)，連接節(jié)點(diǎn)N5連接于輸出端V0UT，反饋電阻Rl被拆分成兩個(gè)電阻 Rll和R12，其中，Rl=Rl 1+R12，電阻Rll和R12之間形成連接節(jié)點(diǎn)N6，補(bǔ)償電路2的輸入節(jié)點(diǎn)為Ni，補(bǔ)償電路2的輸出節(jié)點(diǎn)為N2，輸入節(jié)點(diǎn)m連接于連接節(jié)點(diǎn)N6，輸出節(jié)點(diǎn)N2連接于連接節(jié)點(diǎn)N5。其中，補(bǔ)償電路2的其中一種具體實(shí)現(xiàn)方式如下
參見附圖3，補(bǔ)償電路2包括放大器A2和放大器A3，晶體管M7和晶體管M8，參見附圖 4，放大器A2的電路3中具體包括以電流鏡方式連接的晶體管M3和晶體管M4，標(biāo)號(hào)為5，放大器A3的電路4中具體包括以電流鏡方式連接的晶體管M5和晶體管M6，標(biāo)號(hào)為6，參見附圖3，兩個(gè)放大器A2和A3之間形成輸入節(jié)點(diǎn)m，輸入節(jié)點(diǎn)m連接于連接節(jié)點(diǎn)N6，誤差放大器Al的放大端口連接于晶體管M7的柵端，晶體管M7的源端連接于模擬電源AVDD，放大器 A2的放大端口連接于晶體管M8的柵端，晶體管M8的漏端模擬接地AVSS，晶體管M7的漏端連接于晶體管M8的柵端，晶體管M7的漏端與晶體管M8的柵端之間形成輸出節(jié)點(diǎn)N2，輸出節(jié)點(diǎn)N2連接于連接節(jié)點(diǎn)N5。其中，放大器A2的其中一種具體實(shí)現(xiàn)方式如下
晶體管Ml、晶體管M3、晶體管M4、晶體管M9、晶體管Mll構(gòu)成一個(gè)單輸入單輸出、放大倍數(shù)為正的放大器A2，標(biāo)號(hào)為3。其中，晶體管Ml為放大器A2的輸入管，晶體管Ml的柵端連接于連接節(jié)點(diǎn)N6。晶體管M9是二極管連接形式的晶體管，晶體管M9的源端連接于模擬電源AVDD，晶體管M9的柵端和漏端與晶體管Ml的源端相連。晶體管M3和晶體管M4構(gòu)成電流鏡，晶體管Mll的柵端連接于恒定的直流偏置電壓VBIAS1，使流過(guò)晶體管Mll的電流與流過(guò)晶體管M4的電流相等。晶體管Mll的漏端和晶體管M4的漏端分別與晶體管M8的柵端相連，并且，晶體管Mll和晶體管M4的漏端分別與晶體管M8的柵端的連接處形成連接節(jié)點(diǎn)N3。其中，放大器A3的其中一種具體實(shí)現(xiàn)方式如下
晶體管M2、晶體管M5、晶體管M6、晶體管M10、晶體管M12構(gòu)成一個(gè)單輸入單輸出、放大倍數(shù)為正的放大器A3，標(biāo)號(hào)為4。其中，晶體管M2為放大器A3的輸入管，晶體管M2的柵端連接于連接節(jié)點(diǎn)N6。晶體管MlO是二極管形式連接的晶體管，晶體管MlO的源端連接于模擬電源AVDD，晶體管MlO的柵端和漏端與晶體管M2的源端相連。晶體管M5和晶體管M6構(gòu)成電流鏡，晶體管M12的柵端連接于恒定的直流偏置電壓VBIAS2，使流過(guò)晶體管M12的電流與流過(guò)晶體管M6的電流相等。晶體管M12的漏端和晶體管M6的漏端分別與晶體管M7的柵端相連，并且，晶體管M12和晶體管M6的漏端分別與晶體管M7的柵端的連接處形成連接節(jié)點(diǎn)N4。本發(fā)明提供的帶補(bǔ)償電路的LDO電路的工作原理如下
當(dāng)LDO電路的輸出電壓VOUT趨于恒定時(shí)，節(jié)點(diǎn)N6處的電壓趨于恒定，節(jié)點(diǎn)N3處和節(jié)點(diǎn)N4處的電壓也趨于恒定，且滿足VN3<VTH8，AVDD_VC< | VTH7 | ；其中，晶體管M7與晶體管 M8處于截止區(qū)。當(dāng)LDO電路的負(fù)載電流在短時(shí)間內(nèi)發(fā)生的較大增大時(shí)，VOUT迅速降低，VN6也迅速降低，VN3和VN4的電壓也迅速降低。此時(shí)，晶體管M7導(dǎo)通，晶體管M8截止，較大的電流便由晶體管M7的漏端注入到節(jié)點(diǎn)N5，以補(bǔ)償負(fù)載電流在短時(shí)間內(nèi)發(fā)生的較大增大引起的節(jié)點(diǎn)N5處電壓的迅速降低，從而阻止VOUT的降低。
相反地，當(dāng)LDO電路的負(fù)載電流在短時(shí)間內(nèi)發(fā)生的較大減小時(shí)，VOUT迅速增大， VN6也迅速增大，節(jié)點(diǎn)N3和節(jié)點(diǎn)N4處的電壓也迅速升高。此時(shí)，晶體管M7截止，晶體管M8 導(dǎo)通，晶體管M8吸收多余的電流。本發(fā)明提供的帶補(bǔ)償電路2的LDO電路與如附圖1所示的LDO電路相比，由于增加了補(bǔ)償電路2，該補(bǔ)償電路2的帶寬遠(yuǎn)大于如附圖1所示的LDO電路的帶寬，尤其是，晶體管M7和晶體管M8可以很快地響應(yīng)負(fù)載電流在短時(shí)間內(nèi)發(fā)生的較大變化，從而，使得輸出電壓VOUT的電壓值趨于恒定；并且，本發(fā)明提供的帶補(bǔ)償電路2的LDO電路并不要求放大器 A2和放大器A3具有較大的增益，因此，本發(fā)明提供的帶補(bǔ)償電路的LDO電路能夠在不提高增益的條件下，有效地改善LDO電路的負(fù)載瞬態(tài)響應(yīng)。參見附圖5，補(bǔ)償電路2還可以包括用于彌勒補(bǔ)償?shù)碾娙軨3和C4，電容C3連接于晶體管M6的漏端和晶體管M7的漏端之間，電容C4連接于晶體管M4的漏端和晶體管M8的漏端之間，以進(jìn)一步提高本發(fā)明提供的帶補(bǔ)償電路2的LDO電路的工作穩(wěn)定性。此外，本發(fā)明提供的帶補(bǔ)償電路2的LDO電路與如附圖2所示的帶有補(bǔ)償電路1 的LDO電路相比，本發(fā)明提供的帶補(bǔ)償電路2的LDO電路的補(bǔ)償電路2不必設(shè)計(jì)較多的環(huán)路，因此，本發(fā)明提供的帶補(bǔ)償電路2的LDO電路也不需要復(fù)雜的頻率補(bǔ)償技術(shù)。以上所述的具體實(shí)施方式
，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施方式
而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種帶補(bǔ)償電路的LDO電路，包括LDO電路和補(bǔ)償電路，所述LDO電路包括調(diào)整管 M0,反饋電阻Rl和R2，輸出端V0UT，所述調(diào)整管MO的漏端與所述反饋電阻Rl的之間形成連接節(jié)點(diǎn)N5，同時(shí)，所述連接節(jié)點(diǎn)N5連接于所述輸出端V0UT，其特征在于，所述反饋電阻Rl 被拆分成兩個(gè)電阻Rll和R12，其中，R1=R11+R12，所述電阻Rll和R12之間形成連接節(jié)點(diǎn) N6，所述補(bǔ)償電路的輸入節(jié)點(diǎn)為Ni，所述補(bǔ)償電路的輸出節(jié)點(diǎn)為N2，所述輸入節(jié)點(diǎn)m連接于所述連接節(jié)點(diǎn)N6，所述輸出節(jié)點(diǎn)N2連接于所述連接節(jié)點(diǎn)N5。
2.根據(jù)權(quán)利要求1所述的帶補(bǔ)償電路的LDO電路，其特征在于，所述補(bǔ)償電路包括放大器A2，放大器A3，晶體管M7和晶體管M8，所述放大器A2的電路中包括以電流鏡方式連接的晶體管M3和晶體管M4，所述放大器A3的電路中包括以電流鏡方式連接的晶體管M5和晶體管M6，所述放大器A2和放大器A3之間形成輸入節(jié)點(diǎn)m，所述輸入節(jié)點(diǎn)m連接于所述連接節(jié)點(diǎn)N6，所述放大器A2的放大端口連接于所述晶體管M7的柵端，所述晶體管M7的源端連接于模擬電源AVDD，所述放大器A3的放大端口連接于所述晶體管M8的柵端，所述晶體管 M8的漏端模擬接地AVSS，所述晶體管M7的漏端連接于所述晶體管M8的柵端，所述晶體管 M7的漏端與所述晶體管M8的柵端之間形成輸出節(jié)點(diǎn)N2，所述輸出節(jié)點(diǎn)N2連接于所述連接節(jié)點(diǎn)N5。
3.根據(jù)權(quán)利要求2所述的帶補(bǔ)償電路的LDO電路，其特征在于，所述放大器A2包括晶體管Ml、晶體管M3、晶體管M4、晶體管M9和晶體管Ml 1 ；所述晶體管Ml為所述放大器A2的輸入管，所述晶體管Ml的柵端連接于所述連接節(jié)點(diǎn)N6,所述晶體管M9是二極管連接形式的晶體管，所述晶體管M9的源端連接于模擬電源 AVDD，所述晶體管M9的柵端和漏端與所述晶體管Ml的源端相連，所述晶體管M3和所述晶體管M4構(gòu)成電流鏡，所述晶體管Mll的柵端連接于恒定的直流偏置電壓VBIAS1，使流過(guò)所述晶體管Mll的電流與流過(guò)所述晶體管M4的電流相等，所述晶體管Mll的漏端和所述晶體管M4的漏端分別與所述晶體管M8的柵端相連，并且，所述晶體管Mll和所述晶體管M4的漏端分別與所述晶體管M8的柵端的連接處形成連接節(jié)點(diǎn)N3。
4.根據(jù)權(quán)利要求2或3所述的帶補(bǔ)償電路的LDO電路，其特征在于，所述放大器A2為單輸入單輸出、放大倍數(shù)為正的放大器。
5.根據(jù)權(quán)利要求1所述的帶補(bǔ)償電路的LDO電路，其特征在于，所述放大器A3包括晶體管M2、晶體管M5、晶體管M6、晶體管MlO和晶體管M12 ；所述晶體管M2為所述放大器A3的輸入管，所述晶體管M2的柵端連接于所述連接節(jié)點(diǎn)N6,所述晶體管MlO是二極管連接形式的晶體管，所述晶體管MlO的源端連接于模擬電源 AVDD，所述晶體管MlO的柵端和漏端與所述晶體管M2的源端相連，所述晶體管M5和所述晶體管M6構(gòu)成電流鏡，所述晶體管M12的柵端連接于恒定的直流偏置電壓VBIAS2，使流過(guò)所述晶體管M12的電流與流過(guò)所述晶體管M6的電流相等，所述晶體管M12的漏端和所述晶體管M6的漏端分別與所述晶體管M8的柵端相連，并且，所述晶體管Mll和所述晶體管M4的漏端分別與所述晶體管M7的柵端的連接處形成連接節(jié)點(diǎn)N4。
6.根據(jù)權(quán)利要求2或5所述的帶補(bǔ)償電路的LDO電路，其特征在于，所述放大器A3為單輸入單輸出、放大倍數(shù)為正的放大器。
7.根據(jù)權(quán)利要求2所述的帶補(bǔ)償電路的LDO電路，其特征在于，所述補(bǔ)償電路還包括電容C3和C4，所述電容C3連接于所述晶體管M6的漏端和所述晶體管M7的漏端之間，所述電容C4連接于所述晶體管M4的漏端和晶體管M8的漏端之間。
全文摘要
本發(fā)明公開了一種帶補(bǔ)償電路的LDO電路，屬于C晶體管MOS電路技術(shù)領(lǐng)域。該帶補(bǔ)償電路的LDO電路包括LDO電路和補(bǔ)償電路，LDO電路包括調(diào)整管M0，反饋電阻R1和R2，輸出端VOUT，調(diào)整管M0的漏端與反饋電阻R1的之間形成連接節(jié)點(diǎn)N5，同時(shí)，連接節(jié)點(diǎn)N5連接于輸出端VOUT，反饋電阻R1被拆分成兩個(gè)電阻R11和R12，其中，R1=R11+R12，電阻R11和R12之間形成連接節(jié)點(diǎn)N6，補(bǔ)償電路的輸入節(jié)點(diǎn)為N1，補(bǔ)償電路的輸出節(jié)點(diǎn)為N2，輸入節(jié)點(diǎn)N1連接于連接節(jié)點(diǎn)N6，輸出節(jié)點(diǎn)N2連接于連接節(jié)點(diǎn)N5。補(bǔ)償電路的LDO電路的輸出電壓VOUT趨于恒定，并且，補(bǔ)償技術(shù)簡(jiǎn)單。
文檔編號(hào)G05F1/56GK102393779SQ20111031645
公開日2012年3月28日 申請(qǐng)日期2011年10月18日 優(yōu)先權(quán)日2011年10月18日
發(fā)明者劉建偉, 羅家俊, 趙文新 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所