專利名稱：一種電流鏡像電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬集成電路領(lǐng)域，特別是涉及一種電流鏡像電路。
背景技術(shù)：
如圖1所示，一種常用的電流鏡像電路，包括恒流源Ibl、NMOS管N1、NMOS管N2 和開關(guān)SI。其中，NMOS管NI和NMOS管N2組成電流鏡像，將Ibl按一定比例鏡像為輸出電 流lout,開關(guān)SI用于控制是否輸出lout。
當不需要輸出電流時，SI斷開，節(jié)點C電壓為0V。當需要輸出電流時，SI閉合，節(jié) 點C的電壓從OV上升到OUTPUT電壓，同時NMOS管N2輸出電流lout。由于N2的寄生電容 Cl和C2的作用，節(jié)點C的電壓上升的時候，同時會拉高節(jié)點A的電壓，引起N2的電流偏大。 只有當C2上的電荷通過NMOS管NI釋放后，節(jié)點A的電壓降低到穩(wěn)定值，NMOS管N2也輸 出穩(wěn)定電流。由于NMOS管NI放電時間較慢，因此該電路能輸出穩(wěn)定電流所需時間較長。發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種電流鏡像電路能縮短輸出穩(wěn)定電流所需時 間。
為解決上述技術(shù)問題，本發(fā)明的電流鏡像電路，包括
NMOS管NI，其漏極通過恒流源Ibl接電路電源VDD，其柵極與其漏極短接，其柵極 通過電容C2接地，其源極接地；
NMOS管N2，其漏極通過開關(guān)SI接輸出端OUTPUT，其柵極通過電容Cl與其漏極短 接，其源極接地；
NMOS管N3，其漏極通過恒流源Ib2接電路電源VDD，其柵極接NMOS管NI和NMOS 管N2的柵極，其源極接地；
PMOS管Pl，其源極接NMOS管NI的柵極，其柵極接NMOS管N3的漏極，其漏極接地。
進一步改進本發(fā)明的電流鏡像電路，所述PMOS管Pl由NMOS管N4代替，NMOS管 N4的漏極接NMOS管NI的柵極，其柵極通過反向放大器Il接MOS管N3的漏極，其源極接 地；
反相放大器II，其輸入接NMOS管N3的漏極，其輸出接MOS管N4的柵極。
本發(fā)明的電流鏡像電路當節(jié)點A電壓超過一定值時，通過加速電路內(nèi)部的反饋回 路增加節(jié)點A的電流泄放能力實現(xiàn)快速穩(wěn)定輸出電流,能縮短輸出穩(wěn)定電流所需時間。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明
圖1是一種常用的電流鏡像電路示意圖。
圖2是本發(fā)明第一實施例的示意圖。
圖3是本發(fā)明第二實施例的示意圖。
圖4是本發(fā)明第一實施例的仿真結(jié)果波形圖。
附圖標記說明
VDD是電路電源
OUTPUT是輸出端
N1、N2、N3、N4 是 NMOS 管
Pl 是 POMS 管
SI是開關(guān)
Ibl、Ib2 是恒流源
Il是反相放大器
A、B 是節(jié)點。
具體實施方式
如圖2所示，本發(fā)明的第一實施例，包括
NMOS管NI，其漏極通過恒流源Ibl接電路電源VDD，其柵極與其漏極短接，其柵極 通過電容C2接地，其源極接地；
NMOS管N2，其漏極通過開關(guān)SI接輸出端OUTPUT，其柵極通過電容Cl與其漏極短 接，其源極接地；
NMOS管N3，其漏極通過恒流源Ib2接電路電源VDD，其柵極接NMOS管NI和NMOS 管N2的柵極，其源極接地；
PMOS管Pl，其源極接NMOS管NI的柵極，其柵極接NMOS管N3的漏極，其漏極接地。
當不需要輸出電流時，打開開關(guān)SI，NMOS管N3的電流值為穩(wěn)定值，且小于恒流源 Ib2的電流，節(jié)點B為高電平，PMOS管Pl關(guān)閉。當需要輸出電流時，閉合開關(guān)SI時，節(jié)點A 電壓升高，NMOS管N3電流增大，且大于恒流源Ib2的電流，節(jié)點B電壓降低，PMOS管Pl打 開，快速釋放電容C2上的電荷，加快節(jié)點A的電壓降低達到穩(wěn)定值，輸出端OUTPUT電流也 快速穩(wěn)定。當NMOS管N3的電流也快速達到穩(wěn)定值，且小于恒流源Ib2的電流，節(jié)點B電壓 為高時，PMOS管Pl關(guān)閉。
如圖4所示，本發(fā)明第一實施例的仿真結(jié)果波形圖，本發(fā)明的電流鏡像電路相對 常用電流鏡像電路能縮短輸出穩(wěn)定電流所需時間。
如圖3所示，本發(fā)明的第二實施例，包括
NMOS管NI，其漏極通過恒流源Ibl接電路電源VDD，其柵極與其漏極短接，其柵極 通過電容C2接地，其源極接地；
NMOS管N2，其漏極通過開關(guān)SI接輸出端OUTPUT，其柵極通過電容Cl與其漏極短 接，其源極接地；
NMOS管N3，其漏極通過恒流源Ib2接電路電源VDD，其柵極接NMOS管NI和NMOS 管N2的柵極，其源極接地；
NMOS管N4，其漏極接NMOS管NI的柵極，其柵極通過反向放大器Il接MOS管N3 的漏極，其源極接地；
反相放大器II，其輸入接NMOS管N3的漏極，其輸出接MOS管N4的柵極。
當不需要輸出電流時，NMOS管N3的電流值為穩(wěn)定值，且小于恒流源Ib2的電流，因此節(jié)點B為高電平，節(jié)點C為低電平，NMOS管N4關(guān)閉。當需要輸出電流時，閉合開關(guān)SI 時，節(jié)點A電壓升高，NMOS管N3電流增大，且大于恒流源Ib2的電流，節(jié)點B電壓降低，經(jīng) 過反相器Il后，節(jié)點C電壓升高，NMOS管N4打開，快速釋放電容C2上的電荷，從而加快節(jié) 點A的電壓降低達到穩(wěn)定值，輸出電流也快速穩(wěn)定。當NMOS管N3的電流也達到穩(wěn)定值，且 小于恒流源Ib2的電流，節(jié)點B電壓為高，節(jié)點C電壓為低，NMOS管N4關(guān)閉。
以上通過具體實施方式
和實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對 本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改 進，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種電流鏡像電路，其特征是，包括 NMOS管NI，其漏極通過恒流源Ibl接電路電源VDD，其柵極與其漏極短接，其柵極通過電容C2接地，其源極接地； NMOS管N2，其漏極通過開關(guān)SI接輸出端OUTPUT，其柵極通過電容Cl與其漏極短接，其源極接地； NMOS管N3，其漏極通過恒流源Ib2接電路電源VDD，其柵極接NMOS管NI和NMOS管N2的柵極，其源極接地； PMOS管Pl，其源極接NMOS管NI的柵極，其柵極接NMOS管N3的漏極，其漏極接地。
2.如權(quán)利要求所述的鏡像電路，其特征是所述PMOS管Pl由NMOS管N4代替，NMOS管N4的漏極接NMOS管NI的柵極，其柵極通過反向放大器Il接MOS管N3的漏極，其源極接地； 反相放大器II，其輸入接NMOS管N3的漏極，其輸出接MOS管N4的柵極。
全文摘要
本發(fā)明公開了一種電流鏡像電路，包括NMOS管N1，其漏極通過恒流源Ib1接電路電源VDD，其柵極與其漏極短接，其柵極通過電容C2接地，其源極接地；NMOS管N2，其漏極通過開關(guān)S1接輸出端OUTPUT，其柵極通過電容C1與其漏極短接，其源極接地；NMOS管N3，其漏極通過恒流源Ib2接電路電源VDD，其柵極接NMOS管N1和NMOS管N2的柵極，其源極接地；PMOS管P1，其源極接NMOS管N1的柵極，其柵極接NMOS管N3的漏極，其漏極接地。本發(fā)明的電流鏡像電路當節(jié)點A電壓超過一定值時，通過加速電路內(nèi)部的反饋回路增加節(jié)點A的電流泄放能力實現(xiàn)快速穩(wěn)定輸出電流，能縮短輸出穩(wěn)定電流所需時間。
文檔編號G05F3/26GK102999081SQ20111027629
公開日2013年3月27日 申請日期2011年9月16日 優(yōu)先權(quán)日2011年9月16日
發(fā)明者陳濤 申請人:上海華虹Nec電子有限公司