專利名稱：一種分散控制系統(tǒng)的控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及控制領(lǐng)域，尤其涉及一種分散控制系統(tǒng)的控制器。
背景技術(shù)：
在自動(dòng)化的許多領(lǐng)域，有效性和實(shí)時(shí)性的要求越來(lái)越高。在DCS (分散控制系統(tǒng)) 中，DPU(分散處理單元)是整個(gè)系統(tǒng)中最重要的組成部分。但是，當(dāng)前的DPU的某些方面 已經(jīng)滿足不了新的應(yīng)用的要求，比如速度比較慢、功耗大、不易于維護(hù)。

實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種分散控制系統(tǒng)的控制器，可以提高對(duì)現(xiàn) 場(chǎng)數(shù)據(jù)的采集、記錄和處理能力。為了解決上述問(wèn)題，本實(shí)用新型提供了一種分散控制系統(tǒng)的控制器，包括包含以 太網(wǎng)口的主CPU;用于接收現(xiàn)場(chǎng)數(shù)據(jù)并通知所述主CPU讀取的從CPU ；所述主CPU通過(guò)總線與從CPU相連，通過(guò)所述總線從所述從CPU讀取現(xiàn)場(chǎng)數(shù)據(jù)，及 發(fā)送控制命令和配置信息給所述從CPU ；通過(guò)所述以太網(wǎng)口將所述現(xiàn)場(chǎng)數(shù)據(jù)上傳給主控工 作站，并接收主控工作站下發(fā)的所述控制命令和配置信息。進(jìn)一步地，所述從CPU包括單片機(jī)；雙口 RAM，通過(guò)所述總線與所述主CPU相連，從主CPU接收所述控制命令和配置信 息，以及供所述主CPU讀取所述現(xiàn)場(chǎng)數(shù)據(jù)；復(fù)雜可編程器件CPLD控制邏輯單元，與所述單片機(jī)相連，將所述現(xiàn)場(chǎng)數(shù)據(jù)發(fā)送給 所述單片機(jī)；通過(guò)所述總線與所述主CPU相連，從所述主CPU接收所述控制命令，并發(fā)送給 所述單片機(jī)；所述單片機(jī)與所述雙口 RAM和所述CPLD控制邏輯單元相連，將所述現(xiàn)場(chǎng)數(shù)據(jù)保存 進(jìn)所述雙口 RAM，并通過(guò)所述CPLD控制邏輯單元通知所述主CPU讀取；當(dāng)收到所述控制命 令時(shí)，從所述雙口 RAM讀取所述控制命令和配置信息發(fā)送； 485轉(zhuǎn)換模塊，與所述CPLD控制邏輯單元和單片機(jī)相連，通過(guò)485總線接收所述現(xiàn) 場(chǎng)數(shù)據(jù)，進(jìn)行格式轉(zhuǎn)換后發(fā)送給所述CPLD控制邏輯單元；從所述單片機(jī)接收所述控制命令 和配置信息，進(jìn)行格式轉(zhuǎn)換后通過(guò)485總線發(fā)送。進(jìn)一步地，所述從CPU還包括GPS模塊；所述主CPU通過(guò)串口和GPS模塊相連，通過(guò)所述GPS模塊接收衛(wèi)星信號(hào)同步時(shí)間信號(hào)。進(jìn)一步地，所述從CPU還包括用于存儲(chǔ)所述單片機(jī)程序的程序存儲(chǔ)器；用作緩存的靜態(tài)隨機(jī)存儲(chǔ)器。進(jìn)一步地，所述CPLD控制邏輯單元包括[0018]用于接收所述現(xiàn)場(chǎng)數(shù)據(jù)并處理后發(fā)送給所述單片機(jī)的485數(shù)據(jù)處理子單元，與所 述485轉(zhuǎn)換模塊及所述單片機(jī)相連；用于控制所述雙口 RAM的雙口 RAM控制邏輯子單元；用于通知主CPU讀取及發(fā)送所述控制命令給所述單片機(jī)的CPU控制命令交換邏輯 子單元；用于控制所述雙口 RAM控制邏輯子單元和CPU控制命令交換邏輯子單元的總線接 口邏輯子單元，通過(guò)所述總線和所述主CPU相連。進(jìn)一步地，所述的控制器還包括用于供所述主CPU讀寫(xiě)數(shù)據(jù)的掉電保存鐵電存儲(chǔ)器，通過(guò)所述總線和所述主CPU 相連；所述CPLD控制邏輯單元還包括用于控制所述掉電保存鐵電存儲(chǔ)器的鐵電控制 邏輯子單元，和所述總線接口邏輯子單元相連。進(jìn)一步地，所述CPLD為EPM3128芯片。進(jìn)一步地，所述主CPU包含的以太網(wǎng)口包括第一、第二以太網(wǎng)口。進(jìn)一步地，所述總線是PC104/ISA總線。本實(shí)用新型能夠增大對(duì)現(xiàn)場(chǎng)數(shù)據(jù)的采集量，縮短掃描周期，提高系統(tǒng)的可靠性和 穩(wěn)定性，進(jìn)而方便上層管理層對(duì)整個(gè)系統(tǒng)的管理，比如系統(tǒng)報(bào)警、趨勢(shì)顯示及系統(tǒng)診斷等功 能，提高了系統(tǒng)的處理能力，同時(shí)降低了功耗。

圖1是實(shí)施例一的分散控制系統(tǒng)的控制器的示意框圖；圖2是實(shí)施例一的CPLD控制邏輯單元的示意框圖。
具體實(shí)施方式
下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行更詳細(xì)的說(shuō)明。需要說(shuō)明的是，如果不沖突，本實(shí)用新型實(shí)施例以及實(shí)施例中的各個(gè)特征可以相 互結(jié)合，均在本實(shí)用新型的保護(hù)范圍之內(nèi)。實(shí)施例一，一種分散控制系統(tǒng)的控制器，如圖1所示，包括包含以太網(wǎng)口的主 CPU ；用于接收現(xiàn)場(chǎng)數(shù)據(jù)并通知所述主CPU讀取的從CPU ；所述主CPU通過(guò)總線與所述從CPU相連，通過(guò)所述總線從所述從CPU讀取現(xiàn)場(chǎng)數(shù) 據(jù)，及發(fā)送控制命令和配置信息給所述從CPU ；通過(guò)所述以太網(wǎng)口將所述現(xiàn)場(chǎng)數(shù)據(jù)上傳給 主控工作站，并接收主控工作站下發(fā)的所述控制命令和配置信息。由上述可知，本實(shí)施例的控制器可以通過(guò)485總線完成對(duì)現(xiàn)場(chǎng)數(shù)據(jù)，比如各種I/ 0模塊前端數(shù)據(jù)和狀態(tài)信息的采集及數(shù)據(jù)格式的轉(zhuǎn)換；還可以通過(guò)以太網(wǎng)口送至主控工作站。本實(shí)施例中，所述主CPU可以但不限于為標(biāo)準(zhǔn)的3. 5寸的工業(yè)主板，處理器主頻是 500MHz。整個(gè)控制器可以通過(guò)一個(gè)底座板子和485總線相連，完成對(duì)現(xiàn)場(chǎng)各種I/O模塊的 數(shù)據(jù)交換和控制命令的傳輸。
5[0038]本實(shí)施例中，所述主CPU包含的以太網(wǎng)口可以包括第一、第二以太網(wǎng)口 ；也就是 說(shuō)，所述主CPU可以通過(guò)兩個(gè)冗余以太網(wǎng)口與主控工作站進(jìn)行通信，主控工作站通過(guò)這兩 個(gè)以太網(wǎng)口實(shí)現(xiàn)對(duì)從CPU的控制命令和配置信息的下傳以及現(xiàn)場(chǎng)數(shù)據(jù)的采集工作；還可以 通過(guò)控制命令要求所述從CPU上傳配置信息；所述從CPU接收到要求上傳配置信息的控制 命令后，通知主CPU讀取要求上傳的配置信息；主CPU通過(guò)所述總線從所述從CPU讀取后， 通過(guò)所述以太網(wǎng)口發(fā)送給所述主控工作站。本實(shí)施例中，所述總線可以但不限于是PC104/ISA總線。本實(shí)施例中，所述從CPU如圖1所示，具體可以包括單片機(jī)；雙口 RAM，通過(guò)所述總線與所述主CPU相連，從主CPU接收所述控制命令和配置信 息，以及供所述主CPU讀取所述現(xiàn)場(chǎng)數(shù)據(jù)；復(fù)雜可編程器件CPLD控制邏輯單元，與所述單片機(jī)相連，將所述現(xiàn)場(chǎng)數(shù)據(jù)發(fā)送給 所述單片機(jī)；通過(guò)所述總線與所述主CPU相連，從所述主CPU接收所述控制命令，并發(fā)送給 所述單片機(jī)；所述單片機(jī)與所述雙口 RAM和所述CPLD控制邏輯單元相連，將所述現(xiàn)場(chǎng)數(shù)據(jù)保存 進(jìn)所述雙口 RAM，并通過(guò)所述CPLD控制邏輯單元通知所述主CPU讀??；當(dāng)收到所述控制命 令時(shí)，從所述雙口 RAM讀取所述控制命令和配置信息發(fā)送；485轉(zhuǎn)換模塊，與所述CPLD控制邏輯單元和單片機(jī)相連，通過(guò)485總線接收所述現(xiàn) 場(chǎng)數(shù)據(jù)，進(jìn)行格式轉(zhuǎn)換后發(fā)送給所述CPLD控制邏輯單元；從所述單片機(jī)接收所述控制命令 和配置信息，進(jìn)行格式轉(zhuǎn)換后通過(guò)485總線發(fā)送。所述485轉(zhuǎn)換模塊可以實(shí)現(xiàn)信號(hào)的格式轉(zhuǎn)換，485信號(hào)具有較強(qiáng)的抗干擾性能以 及傳輸距離遠(yuǎn)等優(yōu)點(diǎn)。本實(shí)施例中，所述從CPU還可以包括GPS模塊；所述主CPU通過(guò)串口和GPS模塊相連，通過(guò)所述GPS模塊接收衛(wèi)星信號(hào)同步時(shí)間 信號(hào)，從而實(shí)現(xiàn)整個(gè)系統(tǒng)時(shí)間的同步。本實(shí)施例中，所述從CPU還可以包括用于存儲(chǔ)所述單片機(jī)程序的程序存儲(chǔ)器，可以但不限于為一個(gè)電可擦可編程只讀 存儲(chǔ)器EEPROM。本實(shí)施例中，所述從CPU還可以包括用作緩存的靜態(tài)隨機(jī)存儲(chǔ)器SRAM。本實(shí)施例中，所述CPLD控制邏輯單元如圖2所示，具體可以包括用于接收所述現(xiàn)場(chǎng)數(shù)據(jù)并處理后發(fā)送給所述單片機(jī)的485數(shù)據(jù)處理子單元，與所 述485轉(zhuǎn)換模塊及所述單片機(jī)相連；用于控制所述雙口 RAM的雙口 RAM控制邏輯子單元；用于通知主CPU讀取及發(fā)送所述控制命令給所述單片機(jī)的CPU控制命令交換邏輯 子單元；用于控制所述雙口 RAM控制邏輯子單元和CPU控制命令交換邏輯子單元的總線接 口邏輯子單元，通過(guò)所述總線和所述主CPU相連。從485總線上接收到現(xiàn)場(chǎng)數(shù)據(jù)經(jīng)過(guò)485轉(zhuǎn)換模塊轉(zhuǎn)換后，經(jīng)由所述CPLD控制邏 輯單元中的485數(shù)據(jù)處理子單元處理后，送至所述單片機(jī)，再由所述單片機(jī)送至所述雙口RAM，主CPU通過(guò)所述總線從所述雙口 RAM中讀取。同樣，上位機(jī)的控制命令、配置信息等通 過(guò)所述總線送至所述雙口 RAM，再由所述CPLD控制邏輯單元中的CPU控制命令交換邏輯子 單元通知所述單片機(jī)從所述雙口 RAM中讀取，經(jīng)由485轉(zhuǎn)換模塊送至485總線。本實(shí)施例中，所述控制器還可以包括用于供所述主CPU讀寫(xiě)數(shù)據(jù)的掉電保存鐵電存儲(chǔ)器，通過(guò)所述總線和所述主CPU 相連；所述CPLD控制邏輯單元還可以包括 用于控制所述掉電保存鐵電存儲(chǔ)器的鐵電控制邏輯子單元，和所述總線接口邏輯 子單元相連。所述主CPU通過(guò)所述總線接口邏輯子單元要求讀寫(xiě)所述掉電保存鐵電存儲(chǔ)器，所 述鐵電控制邏輯子單元控制所述鐵電控制掉電保存鐵電存儲(chǔ)器，供所述主CPU通過(guò)所述總 線讀寫(xiě)，從而實(shí)現(xiàn)重要數(shù)據(jù)的掉電存儲(chǔ)。本實(shí)施例中，所述CPLD可選用ALTERA公司的EPM3128芯片；CPLD控制邏輯單元 是整個(gè)從CPU設(shè)計(jì)中核心模塊之一。數(shù)據(jù)的接收、分析、處理、發(fā)送，總線對(duì)鐵電存儲(chǔ)器和雙 口 RAM的控制都是通過(guò)CPLD中的內(nèi)部邏輯來(lái)實(shí)現(xiàn)。本實(shí)施例的控制器可以完成以下功能(1)從CPU接收I/O模塊經(jīng)由底板上485總線傳送過(guò)來(lái)的數(shù)據(jù)，并通過(guò)PC104/ISA 總線或其它總線傳送給主CPU。(2)從CPU通過(guò)PC104/ISA總線接收主CPU的控制命令和配置信息，并通過(guò)485總 線發(fā)送到I/O模塊以控制其工作狀態(tài)。(3)主CPU通過(guò)提供并口控制從CPU上的GPS模塊，實(shí)現(xiàn)系統(tǒng)的時(shí)間同步。(4)主CPU通過(guò)PC104/ISA總線或其它總線通過(guò)CPLD控制邏輯單元中的鐵電存儲(chǔ) 器控制邏輯子單元實(shí)現(xiàn)數(shù)據(jù)在掉電保存鐵電存儲(chǔ)器中的存儲(chǔ)。主CPU與CPLD控制邏輯單元之間控制命令的傳輸以及對(duì)掉電保存鐵電存儲(chǔ)器、雙 口 RAM的讀寫(xiě)操作都通過(guò)PC104/ISA總線或其它總線實(shí)現(xiàn)。顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本實(shí)用新型的各模塊可以集中在單個(gè) 的計(jì)算裝置上，或者分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，可以將它們分別制作成 各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。這 樣，本實(shí)用新型不限制于任何特定的硬件結(jié)合。當(dāng)然，本實(shí)用新型還可有其他多種實(shí)施例，在不背離本實(shí)用新型精神及其實(shí)質(zhì)的 情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本實(shí)用新型作出各種相應(yīng)的改變和變形，但這些 相應(yīng)的改變和變形都應(yīng)屬于本實(shí)用新型的權(quán)利要求的保護(hù)范圍。
權(quán)利要求一種分散控制系統(tǒng)的控制器，其特征在于，包括包含以太網(wǎng)口的主CPU；用于接收現(xiàn)場(chǎng)數(shù)據(jù)并通知所述主CPU讀取的從CPU；所述主CPU通過(guò)總線與從CPU相連，通過(guò)所述總線從所述從CPU讀取現(xiàn)場(chǎng)數(shù)據(jù)，及發(fā)送控制命令和配置信息給所述從CPU；通過(guò)所述以太網(wǎng)口將所述現(xiàn)場(chǎng)數(shù)據(jù)上傳給主控工作站，并接收主控工作站下發(fā)的所述控制命令和配置信息。
2.如權(quán)利要求1所述的控制器，其特征在于，所述從CPU包括 單片機(jī)；雙口 RAM，通過(guò)所述總線與所述主CPU相連，從主CPU接收所述控制命令和配置信息，以 及供所述主CPU讀取所述現(xiàn)場(chǎng)數(shù)據(jù)；復(fù)雜可編程器件CPLD控制邏輯單元，與所述單片機(jī)相連，將所述現(xiàn)場(chǎng)數(shù)據(jù)發(fā)送給所述 單片機(jī)；通過(guò)所述總線與所述主CPU相連，從所述主CPU接收所述控制命令，并發(fā)送給所述 單片機(jī)；所述單片機(jī)與所述雙口 RAM和所述CPLD控制邏輯單元相連，將所述現(xiàn)場(chǎng)數(shù)據(jù)保存進(jìn)所 述雙口 RAM，并通過(guò)所述CPLD控制邏輯單元通知所述主CPU讀?。划?dāng)收到所述控制命令時(shí)， 從所述雙口 RAM讀取所述控制命令和配置信息發(fā)送；485轉(zhuǎn)換模塊，與所述CPLD控制邏輯單元和單片機(jī)相連，通過(guò)485總線接收所述現(xiàn)場(chǎng)數(shù) 據(jù)，進(jìn)行格式轉(zhuǎn)換后發(fā)送給所述CPLD控制邏輯單元；從所述單片機(jī)接收所述控制命令和配 置信息，進(jìn)行格式轉(zhuǎn)換后通過(guò)485總線發(fā)送。
3.如權(quán)利要求2所述的控制器，其特征在于，所述從CPU還包括 GPS模塊；所述主CPU通過(guò)串口和GPS模塊相連，通過(guò)所述GPS模塊接收衛(wèi)星信號(hào)同步時(shí)間信號(hào)。
4.如權(quán)利要求2所述的控制器，其特征在于，所述從CPU還包括 用于存儲(chǔ)所述單片機(jī)程序的程序存儲(chǔ)器；用作緩存的靜態(tài)隨機(jī)存儲(chǔ)器。
5.如權(quán)利要求2到4中任一項(xiàng)所述的控制器，其特征在于，所述CPLD控制邏輯單元包括用于接收所述現(xiàn)場(chǎng)數(shù)據(jù)并處理后發(fā)送給所述單片機(jī)的485數(shù)據(jù)處理子單元，與所述 485轉(zhuǎn)換模塊及所述單片機(jī)相連；用于控制所述雙口 RAM的雙口 RAM控制邏輯子單元；用于通知主CPU讀取及發(fā)送所述控制命令給所述單片機(jī)的CPU控制命令交換邏輯子單元；用于控制所述雙口 RAM控制邏輯子單元和CPU控制命令交換邏輯子單元的總線接口邏 輯子單元，通過(guò)所述總線和所述主CPU相連。
6.如權(quán)利要求5所述的控制器，其特征在于，還包括用于供所述主CPU讀寫(xiě)數(shù)據(jù)的掉電保存鐵電存儲(chǔ)器，通過(guò)所述總線和所述主CPU相連；所述CPLD控制邏輯單元還包括用于控制所述掉電保存鐵電存儲(chǔ)器的鐵電控制邏輯 子單元，和所述總線接口邏輯子單元相連。
7.如權(quán)利要求2到4中任一項(xiàng)所述的控制器，其特征在于 所述CPLD為EPM3128芯片。
8.如權(quán)利要求1到4中任一項(xiàng)所述的控制器，其特征在于 所述主CPU包含的以太網(wǎng)口包括第一、第二以太網(wǎng)口。
9.如權(quán)利要求1到4中任一項(xiàng)所述的控制器，其特征在于 所述總線是PC104/ISA總線。
專利摘要本實(shí)用新型提供了一種分散控制系統(tǒng)的控制器，包括包含以太網(wǎng)口的主CPU；用于接收現(xiàn)場(chǎng)數(shù)據(jù)并通知所述主CPU讀取的從CPU；所述主CPU通過(guò)總線與從CPU相連，通過(guò)所述總線從所述從CPU讀取現(xiàn)場(chǎng)數(shù)據(jù)，及發(fā)送控制命令和配置信息給所述從CPU；通過(guò)所述以太網(wǎng)口將所述現(xiàn)場(chǎng)數(shù)據(jù)上傳給主控工作站，并接收主控工作站下發(fā)的所述控制命令和配置信息。本實(shí)用新型可以提高對(duì)現(xiàn)場(chǎng)數(shù)據(jù)的采集、記錄和處理能力。
文檔編號(hào)G05B19/418GK201673402SQ201020225968
公開(kāi)日2010年12月15日 申請(qǐng)日期2010年6月13日 優(yōu)先權(quán)日2010年6月13日
發(fā)明者丁娟, 呂大軍, 周海東, 夏明 , 孫廣東, 張智, 張立然, 潘鋼, 田雨聰, 黃煥袍 申請(qǐng)人:北京國(guó)電智深控制技術(shù)有限公司