專(zhuān)利名稱(chēng)：基準(zhǔn)電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路技術(shù)，特別是涉及一種基準(zhǔn)電源電路。
技術(shù)背景
基準(zhǔn)源可以產(chǎn)生與電源和工藝無(wú)關(guān)、具有確定溫度特性的基準(zhǔn)電壓或基準(zhǔn)電流。 在模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)、動(dòng)態(tài)存儲(chǔ)器(DRAM) ,Flash存儲(chǔ)器等集成電路設(shè)計(jì)中，低溫度系數(shù)(TC)、低功耗、高電源抑制比(PSRR)的基準(zhǔn)源設(shè)計(jì)十分關(guān)鍵。


圖1為現(xiàn)有的一種對(duì)溫度特性進(jìn)行一次曲率補(bǔ)償?shù)膸?Bandgap)基準(zhǔn)電源電路，帶隙基準(zhǔn)電路(PNP管Qll和Q12的支路)產(chǎn)生正溫度系數(shù)(PTAT)電流，PNP管Q12的基極和發(fā)射極電壓Vbe為負(fù)溫度系數(shù)電壓，兩者相互疊加，產(chǎn)生基準(zhǔn)電壓Vref 1。
圖1所示的基準(zhǔn)電源電路主要存在兩個(gè)問(wèn)題(1)由于電路中PMOS管Mll和M12 的短溝道效應(yīng)，輸出的基準(zhǔn)電壓受電源電壓的干擾較大，導(dǎo)致電路的PSRR特性較差；(2)由于電路中電阻Rll和R12的制造工藝偏差和BJT管Qll和Q12的失配問(wèn)題，輸出的基準(zhǔn)電壓受溫度變化的影響較大，導(dǎo)致電路的溫漂特性較差。因此，圖1所示的基準(zhǔn)電源電路輸出的基準(zhǔn)電壓Vrefl精度低，無(wú)法應(yīng)用于高精度的ADC電路。
現(xiàn)有的一種解決上述問(wèn)題(1)的解決方案如圖2所示，將圖1中與電壓源VDD相連的PMOS管改為共源共柵(cascode)電流鏡結(jié)構(gòu)，以提高對(duì)電源電壓VDD波動(dòng)的抑制能力，圖2中串聯(lián)的cascode電流鏡21和22有效抑制了 PMOS管Mll和M12的短溝道效應(yīng)， 提高了電路在低頻段的PSRR特性。并且，在基準(zhǔn)電壓Vref2的輸出端增加了大電容Cl來(lái)改善電路在高頻段的PSRR特性。圖2所示的基準(zhǔn)電源電路為一次溫度曲率補(bǔ)償結(jié)構(gòu)的電路，電路的溫漂特性較差；而且，雖然在一定程度上改善了 PSRR特性，但實(shí)際上電源電壓調(diào)整率仍較高，例如電源電壓3 3. 6V范圍內(nèi)變化時(shí)，電源電壓調(diào)整率仍高于100ppm/V。
現(xiàn)有的一種解決上述問(wèn)題O)的解決方案如圖3所示，其為采用消除Vbe中非線性項(xiàng)的方法的二次曲率補(bǔ)償?shù)幕鶞?zhǔn)電路。圖3中，BJT管基極和發(fā)射極之間的電壓具有負(fù)TT溫度系數(shù)，電壓隨溫度的增加而減小，表示為:VBE…-a)Vr ln〒其jOjO )中，VBe為絕對(duì)零度推導(dǎo)的PN結(jié)外接電壓，T0為參考溫度，T為絕對(duì)溫度，Vbeo為溫度為T(mén)tl時(shí)的發(fā)射結(jié)電壓，η的值與三極管的結(jié)構(gòu)有關(guān)，通常取4，α的值與流過(guò)三極管的電流的性質(zhì)有關(guān)，當(dāng)流過(guò)PTAT電流時(shí)取1，當(dāng)流過(guò)的電流與溫度不相關(guān)時(shí)取0。如果使一個(gè)三極管流過(guò)PTAT電流，另一個(gè)三極管流過(guò)與溫度無(wú)關(guān)的電流，則兩個(gè)三極管的基極和發(fā)射極電壓之差將是一個(gè)與上式中的第三項(xiàng)成正比的量。即流過(guò)PTAT電流的PNP管的基極和發(fā)射極電壓為，流過(guò)與溫度無(wú)關(guān)電流的PNP管的基極和丄Q丄Q發(fā)射極電壓為少魁= Vbg -(Vbg - νΒΕ0)^-ηντ1η·，兩個(gè)管子的基極和發(fā)射極電壓差為
權(quán)利要求
1.一種基準(zhǔn)電源電路，其特征在于，包括帶隙基準(zhǔn)電源電路，產(chǎn)生正溫度系數(shù)的第一電流和負(fù)溫度系數(shù)的基準(zhǔn)電壓；電壓電流轉(zhuǎn)換電路，將所述負(fù)溫度系數(shù)的基準(zhǔn)電壓轉(zhuǎn)換成負(fù)溫度系數(shù)的第二電流；電流加和電路，疊加所述正溫度系數(shù)的第一電流和負(fù)溫度系數(shù)的第二電流，產(chǎn)生基準(zhǔn)電流。
2.根據(jù)權(quán)利要求1所述的基準(zhǔn)電源電路，其特征在于，所述帶隙基準(zhǔn)電源電路包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一運(yùn)算放大器、第一電阻、第二電阻、第一 NMOS管、第二 NMOS管、第一 PNP管、第二 PNP管和第三 PNP 管，所述第一、第二和第五PMOS管的源極接電壓源，所述第三PMOS管的源極與所述第一 PMOS管的漏極連接，所述第四PMOS管的源極與所述第二 PMOS管的漏極連接，所述第六 PMOS管的源極與所述第五PMOS管的漏極連接，所述第六PMOS管的漏極輸出所述負(fù)溫度系數(shù)電壓；所述第一運(yùn)算放大器的正輸入端與所述第三PMOS管的漏極連接，負(fù)輸入端與所述第四PMOS管的漏極連接，所述第一運(yùn)算放大器的輸出端與所述第一、第二、第三、第四、第五和第六PMOS管的柵極連接；所述第一電阻的第一端與所述第三PMOS管的漏極連接，所述第二電阻的第一端與所述第六PMOS管的漏極連接；所述第一 NMOS管的漏極和第一 PNP管的發(fā)射極連接所述第一電阻的第二端，所述第二 NMOS管的漏極和第二 PNP管的發(fā)射極連接所述第四PMOS管的漏極，所述第一和第二 PNP管的基極、集電極以及所述第一和第二 NMOS管的源極接地，所述第一和第二 NMOS管的柵極輸入第一偏置電壓；所述第三PNP管的發(fā)射極連接所述第二電阻的第二端，基極和集電極接地，所述正溫度系數(shù)的第一電流為流過(guò)所述第二電阻的電流，所述第二 PNP管和第一 PNP管的截面積之比基于參考溫度設(shè)定，所述參考溫度小于最低工作溫度。
3.根據(jù)權(quán)利要求2所述的基準(zhǔn)電源電路，其特征在于，所述電壓電流轉(zhuǎn)換電路包括第二運(yùn)算放大器、第七PMOS管、第八PMOS管和第三電阻，所述第二運(yùn)算放大器的正輸入端連接所述第三電阻的第一端，負(fù)輸入端連接所述第六 PMOS管的漏極，輸出端連接所述第七PMOS管的柵極，所述第八PMOS管的柵極和第三電阻的第二端接地；所述第七PMOS管的源極連接電壓源，漏極連接所述第八PMOS管的源極，所述第八PMOS 管的漏極連接所述第三電阻的第一端；所述負(fù)溫度系數(shù)的第二電流為流過(guò)所述第三電阻的電流。
4.根據(jù)權(quán)利要求3所述的基準(zhǔn)電源電路，其特征在于，所述第三電阻為多晶硅電阻。
5.根據(jù)權(quán)利要求3所述的基準(zhǔn)電源電路，其特征在于，所述電流加和電路包括第九 PMOS管、第十PMOS管、第i^一 PMOS管、第十二 PMOS管、第十三PMOS管，所述第九PMOS管的柵極連接所述第二運(yùn)算放大器的輸出端，所述第十PMOS管的柵極連接所述第一運(yùn)算放大器的輸出端，所述第九和第十PMOS管的源極連接電壓源；所述第十一 PMOS管的源極連接所述第九PMOS管的漏極，所述第十二 PMOS管的源極連接所述第十PMOS管的漏極，所述第十一和十二 PMOS管的柵極接地，漏極連接所述第十三 PMOS管的源極；所述第十三PMOS管的柵極接地，漏極產(chǎn)生所述基準(zhǔn)電流。
6.根據(jù)權(quán)利要求5所述的基準(zhǔn)電源電路，其特征在于，所述第十一和十二PMOS管工作在深線性區(qū)，所述第十一和十二 PMOS管的柵極接地，襯底與源極短接。
7.根據(jù)權(quán)利要求5所述的基準(zhǔn)電源電路，其特征在于，所述第十三PMOS管的襯底接電壓源。
8.根據(jù)權(quán)利要求5所述的基準(zhǔn)電源電路，其特征在于，所述電流加和電路還包括第三 NMOS管和第四NMOS管，所述第三NMOS管的漏極、柵極和所述第四NMOS管的柵極連接所述第十三PMOS管的漏極，所述第三和第四NMOS管的源極接地，所述第四NMOS管的漏極產(chǎn)生輸出電流。
9.根據(jù)權(quán)利要求2所述的基準(zhǔn)電源電路，其特征在于，還包括啟動(dòng)電路，與所述帶隙基準(zhǔn)電源電路連接，向所述帶隙基準(zhǔn)電源電路提供所述第一偏置電壓。
10.根據(jù)權(quán)利要求9所述的基準(zhǔn)電源電路，其特征在于，所述啟動(dòng)電路包括反相器、第十四PMOS管、第十五PMOS管、第十六PMOS管、第五NMOS管和電容，所述反相器輸出所述第一偏置電壓；所述第十四PMOS管的柵極與所述反相器的輸入端連接，所述第十五PMOS管的柵極與所述運(yùn)算放大器的輸出端連接，所述第十六PMOS管的漏極與所述運(yùn)算放大器的負(fù)輸入端連接，所述第十四、第十五和第十六PMOS管源極接電壓源；所述第十四和第十五PMOS管的漏極、第十六PMOS管的柵極以及第五NMOS管的漏極與所述電容的第一端連接，所述電容的第二端和所述第五NMOS管的源極接地，所述第五NMOS 管的柵極輸入第二偏置電壓。
全文摘要
一種基準(zhǔn)電源電路，包括帶隙基準(zhǔn)電源電路，產(chǎn)生正溫度系數(shù)的第一電流和負(fù)溫度系數(shù)的基準(zhǔn)電壓；電壓電流轉(zhuǎn)換電路，將所述負(fù)溫度系數(shù)的基準(zhǔn)電壓轉(zhuǎn)換成負(fù)溫度系數(shù)的第二電流；電流加和電路，疊加所述正溫度系數(shù)的第一電流和負(fù)溫度系數(shù)的第二電流，產(chǎn)生基準(zhǔn)電流。所述基準(zhǔn)電源電路的輸出精度高，改善了溫漂特性和電源電壓抑制比特性。
文檔編號(hào)G05F3/30GK102541149SQ201010620499
公開(kāi)日2012年7月4日 申請(qǐng)日期2010年12月31日 優(yōu)先權(quán)日2010年12月31日
發(fā)明者程亮 申請(qǐng)人:無(wú)錫華潤(rùn)上華半導(dǎo)體有限公司, 無(wú)錫華潤(rùn)上華科技有限公司