專利名稱：一種自適應(yīng)電流鏡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種自適應(yīng)電流鏡。
背景技術(shù)：
在現(xiàn)有的多位輸出的LED恒流驅(qū)動(dòng)電路，其輸出電流大小由一個(gè)外掛電阻產(chǎn)生的 輸入電流決定，輸出電流大小和精度取決于比例電流鏡。實(shí)際使用中，根據(jù)具體應(yīng)用的不 同，需要的輸出電流大小也會(huì)不同。而現(xiàn)有技術(shù)中電流鏡的工作范圍有限，尤其保持高精度 的工作范圍有限。為了滿足不同的輸出電流需求，其通常做法是按照不同的電流范圍分檔 設(shè)計(jì)、生產(chǎn)多個(gè)芯片產(chǎn)品，或者在同一個(gè)芯片上提供不同精度的使用區(qū)間。例如，目前市場 上片內(nèi)精度士3%常見的3 45mA檔、10 50mA檔、20 30mA檔、30 90mA檔等，而對于 標(biāo)稱工作區(qū)間為5 90mA的產(chǎn)品，其實(shí)際達(dá)到片內(nèi)精度士3%的精確區(qū)間僅為10 60mA。 這大大增加了設(shè)計(jì)開發(fā)和生產(chǎn)備貨成本，也增加了客戶選購產(chǎn)品的難度。如果能夠在一顆 芯片上實(shí)現(xiàn)較大電流范圍內(nèi)(如1 90mA全范圍片內(nèi)精度士3%)都能保持精度則既減輕 了設(shè)計(jì)開發(fā)負(fù)擔(dān)，又降低了制造成本和提高了生產(chǎn)效率，還可大大提升了客戶使用的方便 性。這就需要一種可在寬電流范圍內(nèi)保持高精度的電流鏡。電流鏡電路在實(shí)際使用方面分為兩種一種是電流源，即向外輸出穩(wěn)定的電流； 還有一種是電流阱或電流漏，即從外電路吸收穩(wěn)定的電流，偶數(shù)級(jí)子級(jí)電流鏡串聯(lián)使用即 可以實(shí)現(xiàn)電流源與電流阱的相互轉(zhuǎn)換。在模擬電路和/或大規(guī)模數(shù)模混合集成電路中，經(jīng)常使用精確的電流作為參考電 流或基準(zhǔn)電流。由于同一芯片中基準(zhǔn)電源通常用一個(gè)，其不同的模擬電路單元(IP)、不同電 路模塊設(shè)計(jì)和/或采用的晶體管類型不同，經(jīng)常需要提供不同的方向(通常稱為灌電流或 拉電流)和不同大小的電流。實(shí)際的應(yīng)用中常常使用簡單的NMOS電流鏡連接PMOS電流鏡 或反之的方法解決，但對精度的損害較大。如果有一種方向靈活、電流范圍寬的高精度電流 鏡將可有效地解決此問題。在高精度模擬電路中常常需要精確比例的MOS管，例如電流鏡的輸入管和輸出管 之間的寬長比W/L需要精確的比例對稱，在版圖上必須實(shí)行對稱設(shè)計(jì)。在比例管的倍率相 差不大時(shí)，版圖上容易對稱；而當(dāng)倍率相差過大時(shí)，對稱的版圖設(shè)計(jì)上就要困難的多，而且 由于工藝波動(dòng)引起的比例管之間的參數(shù)偏差也大。將大倍率拆分成幾級(jí)較小倍率相串聯(lián)可 以解決此問題，但在電流鏡精度誤差較大的情況下無法采用。傳統(tǒng)的MOS電流鏡電路如圖1所示。輸入電流I,ef經(jīng)過M0，產(chǎn)生M0、M1和M2的柵 電壓，這三個(gè)晶體管均為NMOS管，且都工作在飽和狀態(tài)，具有相同的柵源電壓。不考慮漏電 壓的影響，如果Ml和M2管的寬長比(W/L)與MO的寬長比相同，則Ml和M2的漏源電流就 等于MO的漏源電流。如果M0、M1、M2的寬長比不同，則三個(gè)管子的電流之比等于它們的寬 長比之比。但是，實(shí)際使用時(shí)，M0、M1和M2管的漏源電壓難以保持一致，所產(chǎn)生的誤差使這 種傳統(tǒng)的電流鏡無法滿足高精度場合的要求。工作在飽和區(qū)MOS管的漏源電流方程如式(1)所示 其中，μ表示載流子遷移率，Cox表示單位面積的柵氧電容，W、L分別為MOS管的 溝道寬度與溝道長度，Vgs、vth、Vds分別表示柵源電壓、閾值電壓、漏源電壓，λ表示溝道調(diào)制 系數(shù)。MOS管工作于飽和區(qū)的條件為Vds 彡(Vgs-Vth)(2)MOS管工作在線性區(qū)時(shí)的漏源電流方程如式(3)所示 MOS管工作在線性區(qū)的條件為Vds ^ (Vgs-Vth)(4)因此，MOS管處于飽和區(qū)與線性區(qū)邊界的條件是Vds = (Vgs-Vth)(5)在確定的工藝條件下，如果固定了 MOS管的寬長比W/L和漏源電壓Vds，根據(jù)式 (1) (5)可以得出1、無論MOS管工作在飽和區(qū)還是線性區(qū)，漏源電流Ids的工作范圍主要由其柵源電 壓Vgs決定，漏源電流Ids隨著柵源電壓Vgs的變化而改變；2、無論MOS管工作在飽和區(qū)還是線性區(qū)，最小的柵源電壓Vgsimin)都受限于MOS管 的閾值電壓vth。由于漏源電流受Vgs-Vth的影響，考慮輸出電流精度，柵源電壓Vgs應(yīng)與閾值 電Vth保持適當(dāng)差值，以減小閾值電壓Vth的波動(dòng)對漏源電流造成的影響；3、工作在飽和區(qū)的MOS管的最大柵源電壓Vgsimax)小于Vds+Vth，在較低的漏源電壓 工作時(shí)，其柵源電壓相應(yīng)的也必須較低，此時(shí)漏源電流會(huì)很小，故要想得到較大的電流輸 出，需要大幅增加輸出MOS管的寬長比W/L，增加了芯片面積和成本；4、而工作在線性區(qū)的MOS管，因其柵源電壓Vgs要大于Vds+Vth，且其最大柵源電壓 Vgs(_)僅受限于MOS管的規(guī)格，其值通常不超過實(shí)際采用的電源電壓VDD，故而同樣的寬長比 W/L可以得到更大電流，換句話說，同樣大小的電流需要的芯片面積更小，成本更低；5、飽和區(qū)的Ids與(Vgs-Vth)的平方成正比，故而任何Vth的微小變化都會(huì)被成倍的 放大；而線性區(qū)的Ids僅與(Vgs-Vth)成一階線性關(guān)系，Vth的變化造成對Ids的影響小于飽和 區(qū)；6、由于飽和區(qū)的漏源電壓大于線性區(qū)，在相同的電流下，飽和區(qū)工作的MOS管功 耗大于線性區(qū)；7、只要柵源電壓Vgs —定，漏源電流的精度僅與工藝參數(shù)(μ、C。X、λ ,Vth)有關(guān)。另外，在確定的工藝條件下，如果固定MOS管的寬長比，而不固定漏源電壓Vds，根 據(jù)式⑴ (5)可以得出1、無論MOS管工作在線性區(qū)還是飽和區(qū)，漏源電流均受漏源電壓的變化的影響， 造成精度下降；2、無論MOS管工作在線性區(qū)還是飽和區(qū)，當(dāng)Ids增大時(shí)，相應(yīng)的Vgs會(huì)加大；3、由于Vds的增大，溝道調(diào)制效應(yīng)加劇，精度下降；4、當(dāng)Ids增大時(shí)，工作在線性區(qū)的MOS管主要依靠增加Vgs實(shí)現(xiàn)，因?yàn)橐ＷCVgs大 于(Vds+Vth)，故其Vds增加較?。欢ぷ饔陲柡蛥^(qū)的MOS管，雖然可以通過增加Vds來增大電流，但易受溝道調(diào)制效應(yīng)的影響，且增大的幅度也有限；如果通過增加Vgs來實(shí)現(xiàn)，為保證Vds 大于(Vgs-Vth)而工作在飽和區(qū)，在Vgs大幅增加時(shí)，Vds必須大幅增加，因而隨Ids增大，飽和 區(qū)MOS管的功耗的增加值(AIds*AVds)增加的幅度大于線性區(qū)。 而在確定的工藝條件下，如果固定漏源電壓Vds，而不固定MOS管的寬長比，根據(jù)式 (1) (5)可以得出 1、同樣的漏源電流下，寬長比越小，柵源電壓Vgs愈大；寬長比越大，柵源電壓Vgs 愈?。?、同樣的柵源電壓Vgs下，寬長比越大，漏源電流愈大；寬長比越小，電流愈小。為了使如圖1所示電流鏡的NMOS管MO和Ml的漏源電壓相同，提高電流鏡的精度， 如圖2所示的電路結(jié)構(gòu)被提出。如圖2所示，將MO和Ml的漏端電壓作為運(yùn)算放大器的兩 個(gè)輸入端，并增加PMOS管M2，并將其連接成負(fù)反饋的形式。這樣根據(jù)運(yùn)算放大器的工作原 理，可知MO和Ml的漏源電壓相同。本方法僅僅解決了漏源電壓Vds的相等問題。申請?zhí)枮?00610075818. 5的中國專利公開了一種自動(dòng)換檔電流鏡，如圖3所示， 該電路由電流感應(yīng)模塊100、前級(jí)電流鏡單元200、后級(jí)電流鏡單元300組成，前、后級(jí)電流 鏡單元的倍率可調(diào)。電流感應(yīng)模塊100用于設(shè)定換檔轉(zhuǎn)換點(diǎn)，可調(diào)整倍率電流鏡用于調(diào)整 偏壓電流Ib，但不影響最終輸出電流I。utl和I。ut2的值。例如，在SWl和SW2閉合情況下，輸 入電流Iin為100微安，則Ib為10微安，輸出電流I。utl、I。ut2為100微安。若將轉(zhuǎn)換點(diǎn)設(shè)置 為50微安，當(dāng)Iin為10微安時(shí)，Sffl和SW2斷開，使前級(jí)電流鏡的MP1、MP2放大倍率變?yōu)?5 1，后級(jí)電流鏡的麗1、麗2、MN4的倍率變?yōu)? 5。這樣，偏壓電流Ib為2微安，I。utl、 I。ut2為10微安。如果沒有換檔，則Ib為1微安，因此Ib值提高了一倍。此方法改善了輸出 電流較小時(shí)的電流精度，事實(shí)上擴(kuò)大了電流工作范圍的下限。但仍存在如下問題1、不能克服漏源電壓Vds的波動(dòng)對輸出電流帶來的影響；2、雖然通過提高柵源電壓Vgs減小了(Vgs-Vth)的影響，但因工作在飽和區(qū)，閾值電 壓Vth對輸出電流的影響仍較大；3、因柵源電壓的上限受飽和區(qū)工作條件(Vgs < Vds+Vth)的限制，輸出電流的上限 較低，如果簡單地通過增加MOS管寬長比的方法提高上限，將大大增加芯片成本；4、MOS管工作在飽和區(qū)，功耗較大；若要增大輸出電流則需要更大寬長比的MOS 管，增加了芯片面積；5、需要兩級(jí)電流鏡串聯(lián)才能工作，增加了電路復(fù)雜度和成本；而若要增加檔位數(shù) 量以擴(kuò)大電流范圍，則需要相應(yīng)增加電流感應(yīng)模塊和比較器數(shù)目，也會(huì)增加電路復(fù)雜度和 成本；6、電流鏡輸出易受負(fù)載電阻和負(fù)載電壓的影響。申請?zhí)枮?00620118594. 7的中國專利公開了一種電流鏡以及使用該電流鏡的發(fā) 光裝置，如圖4所示。在該電流鏡中，NMOS管Ml作為輸入級(jí)電路、NMOS管M2作為輸出級(jí) 電路。Ml和M2的柵源電壓相同，運(yùn)算放大器CPl根據(jù)Ml與M2的漏源電壓產(chǎn)生一控制信 號(hào)，根據(jù)該控制信號(hào)調(diào)整M2的漏源電壓，使Ml與M2的漏源電壓相等。并通過設(shè)置控制電 壓Vc，可使Ml與M2工作在線性區(qū)。該電流鏡可以用較低的成本提供較大的輸出電流和較 低的負(fù)載壓降。但仍存在如下問題1、僅僅考慮拓展了輸出電流的上限，對輸出電流的下限沒有改善；
2、沒有考慮在輸出電流較小時(shí)，相應(yīng)較小的柵源電壓Vgs會(huì)因閾值電壓的漂移而 對輸出電流精度產(chǎn)生影響；3、由于寬長比固定，使其可以工作的最大電流和最小電流進(jìn)一步受限，從而無法 在單塊芯片上實(shí)現(xiàn)輸出較大范圍的電流。申請?zhí)枮?00810217219. 1的中國專利公開了一種多路LED驅(qū)動(dòng)電路，如圖5所 示。包括用于提供精準(zhǔn)電流的精準(zhǔn)電流源30，和用于對每一路輸出進(jìn)行精確調(diào)控的有源輸 出級(jí)34。此方法仍是電流鏡的一種，解決了多路輸出的電流匹配精度問題。由于此專利未 明確說明其鏡像管11和多路驅(qū)動(dòng)管MNB工作在飽和區(qū)還是線性區(qū)，其存在的問題分別討論 如下1、如果工作在飽和區(qū)，因柵源電壓的上限受飽和區(qū)工作條件(Vgs < Vds+Vth)的限 制，輸出電流的上限較低，如果簡單地通過增加MOS管寬長比的方法提高上限，將大大增加 芯片成本；2、如果工作在飽和區(qū)，如要通過增加Vgs來加大輸出電流，將因Vgs增加帶來比線性 區(qū)更大的功耗增量；3、無論工作在飽和區(qū)還是線性區(qū)，當(dāng)輸出電流較小時(shí)，閾值電壓的漂移對電流精 度的影響未被考慮；4、因而，如果在飽和區(qū)工作，提高電流上限將增大成本和功耗，小電流時(shí)的精度受 工藝的影響較大的問題未考慮，無法實(shí)現(xiàn)在較大的輸出電流范圍內(nèi)保持較高的電流精度；5、而即使工作在線性區(qū)，輸出電流較小時(shí)的電流精度受工藝的影響較大的問題未 考慮；6、由于寬長比固定，使其可以工作的最大電流和最小電流進(jìn)一步受限，從而無法 在單塊芯片上實(shí)現(xiàn)輸出較大范圍的電流。

發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有電流鏡的輸出電流范圍較小，而輸出電流范圍較大時(shí)全范圍內(nèi)電 流精度不高的缺點(diǎn)，提供一種自適應(yīng)電流鏡，在較大的電流范圍內(nèi)保持較高的恒流精度。一種自適應(yīng)電流鏡，由若干個(gè)子級(jí)電流鏡串聯(lián)組成，每個(gè)子級(jí)電流鏡包括一輸入電路單元，該輸入電路單元由至少一個(gè)基本晶體管和至少一個(gè)備選晶體管 并聯(lián)組成，基本晶體管的漏極連接一輸入電流1&，備選晶體管與基本晶體管之間設(shè)有開 關(guān)；若干輸出電路單元，每個(gè)輸出電路單元由至少一個(gè)基本晶體管和至少一個(gè)備選晶 體管并聯(lián)組成，備選晶體管與基本晶體管之間設(shè)有開關(guān)，輸入電路單元與輸出電路單元中 晶體管柵極均互連，保證輸入電路單元和輸出電路單元中所有的晶體管具有相同的柵源電 壓，輸入電路單元與輸出電路單元中晶體管源極均互連，保證輸入電路單元和輸出電路單 元中所有的晶體管具有相同的源極電位；所述的開關(guān)為任何集成電路中可實(shí)現(xiàn)開關(guān)功能的電子元件，如NMOS管、PMOS管或 CMOS模擬開關(guān)等，開關(guān)可以設(shè)置在基本晶體管和備選晶體管的柵極、源極或漏極之間，一般 將開關(guān)設(shè)在基本晶體管和備選晶體管的漏極之間，其柵極和源極分別連在一起。當(dāng)然，也可 將基本晶體管和備選晶體管的源極和漏極分別連在一起，開關(guān)設(shè)在其柵極之間?；蛘邔⒒揪w管和備選晶體管的柵極和漏極分別連在一起，開關(guān)設(shè)在其源極之間。開關(guān)設(shè)置在這 三個(gè)位置均能達(dá)到控制備選晶體管導(dǎo)通或截止的目的；—電壓檢控單元，檢測輸入電路單元與輸出電路單元中晶體管的柵源電壓，與預(yù) 設(shè)的兩個(gè)電壓基準(zhǔn)比較，根據(jù)比較結(jié)果控制輸入電路單元與輸出電路單元中開關(guān)的通斷。所述的輸入電路單元中基本晶體管的漏極連接第一運(yùn)算放大器的一個(gè)輸入端，第 一運(yùn)算放大器的另一個(gè)輸入端連接一參考電壓，第一運(yùn)算放大器的輸出端連接所述的輸入 電路單元中基本晶體管的柵極。由于運(yùn)算放大器的特性，使輸入電路單元中基本晶體管的 漏源電壓等于所述的參考電壓V&，通過調(diào)節(jié)參考電壓可以使輸入電路單元中基本晶體 管工作在線性區(qū)。所述的輸出電路單元中基本晶體管的漏極通過一負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元輸出電流， 所述的負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元由第二運(yùn)算放大器與第一晶體管組成，所述的第二運(yùn)算放大器 的一個(gè)輸入端接輸入電路單元中基本晶體管的漏極，第二運(yùn)算放大器的另一個(gè)輸入端接第 一晶體管的源極和輸出電路單元中基本晶體管的漏極，第二運(yùn)算放大器的輸出端接第一晶 體管的柵極，第一晶體管的漏極電流為輸出電路單元的輸出電流，因此，每個(gè)子級(jí)電流鏡可 以有多個(gè)輸出電流，由若干子級(jí)電流鏡串聯(lián)而成的整個(gè)電流鏡也有多路輸出電流，給芯片 設(shè)計(jì)帶來了相當(dāng)大的靈活性和彈性空間。由于運(yùn)算放大器的特性，迫使輸入電路單元和輸 出電路單元中所有的晶體管具有相同的漏極電壓并同時(shí)工作在線性區(qū)，確保比例電流鏡的 精度。同時(shí)，負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元還起到了隔離負(fù)載對電流鏡影響的作用。所述的輸入電路單元和輸出電路單元中基本晶體管和備選晶體管具有相同的閾 值電壓Vth，使閾值電壓的漂移對電流鏡輸出電流的影響降到最低。 所述的電壓檢控單元包括第一電壓比較器、第二電壓比較器、若干個(gè)RS觸發(fā)器和 /或若干個(gè)與非門，其中第一電壓比較器將輸入電路單元中晶體管的柵源電壓與第一電壓 基準(zhǔn)比較，若柵源電壓大于第一電壓基準(zhǔn)，則通過RS觸發(fā)器和/或與非門向輸入電路單元 和/或輸出電路單元中的開關(guān)發(fā)出控制信號(hào)，使開關(guān)閉合；第二電壓比較器將輸入電路單元中晶體管的柵源電壓與第二電壓基準(zhǔn)比較，若柵 源電壓小于第二電壓基準(zhǔn)，則通過RS觸發(fā)器和/或與非門向輸入電路單元和/或輸出電路 單元中的開關(guān)發(fā)出控制信號(hào)，使開關(guān)斷開。所述的第一電壓基準(zhǔn)小于電流鏡的工作電壓，所述的第二電壓基準(zhǔn)大于所述的參 考電壓與輸入電路單元中晶體管閾值電壓Vth之和，第二電壓基準(zhǔn)小于第一電壓基準(zhǔn)。由于輸入電路單元與輸出電路單元中晶體管的柵源電壓、漏源電壓、源極電位均 分別相等，則這些晶體管處于相同的工作狀態(tài)，在本發(fā)明中這些晶體管均工作在線性區(qū)，流 過這些晶體管的電流由它們的寬長比決定。通過電壓檢控單元控制輸入電路單元與輸出電 路單元中開關(guān)的閉合、斷開，從而控制輸入電路單元與輸出電路單元中備選晶體管的導(dǎo)通、 截止，來調(diào)節(jié)電路單元與輸出電路單元中晶體管的寬長比，達(dá)到調(diào)節(jié)輸出電流的目的。所述的子級(jí)電流鏡的輸入電路單元和輸出電路單元中的基本晶體管、備選晶體管 和第一晶體管均為NMOS管或PMOS管，相鄰兩個(gè)子級(jí)電流鏡的輸入電路單元和輸出電路單 元中的晶體管的導(dǎo)電類型不同。由于NMOS管與PMOS管的互補(bǔ)作用，使前后子級(jí)電流鏡的 輸出電流方向相反。本發(fā)明的優(yōu)點(diǎn)在于
1、根據(jù)電流的大小不同，自動(dòng)調(diào)節(jié)相關(guān)MOS管的寬長比(W/L)，既擴(kuò)大了電流范圍 又保證了高精度。2、無論MOS管調(diào)節(jié)范圍多大，都僅需要兩個(gè)電壓比較器，減少了芯片面積和復(fù)雜 度，降低了成本。3、自適應(yīng)電流鏡輸入和輸出單元中的MOS管工作在線性區(qū)，使輸出端口電壓降 低，減小了自身功耗，降低了因工藝制造引起的閾值電壓變化對輸出電流所造成的影響。4、偶數(shù)級(jí)子級(jí)電流鏡串聯(lián)使用，可實(shí)現(xiàn)電流鏡輸入電流與輸出電流反向。5、多級(jí)小比例串聯(lián)實(shí)現(xiàn)大比例電流鏡，可改善版圖的對稱性設(shè)計(jì)對精度的影響。


圖1為傳統(tǒng)電流鏡電路圖；圖2為一種改進(jìn)的電流鏡電路圖；圖3為專利200610075818. 5中公開的電流鏡電路圖；圖4為專利200620118594. 7中公開的電流鏡電路圖；圖5為專利200810217219. 1中公開的電流鏡電路圖；圖6為本發(fā)明的一種實(shí)施例的電路圖；圖7為本發(fā)明的另一種實(shí)施例的電路圖；圖8為本發(fā)明的又一種實(shí)施例的電路圖。
具體實(shí)施例方式實(shí)施例1本實(shí)施例如圖6所示，包括輸入電路單元11，兩個(gè)輸出電路單元12、13，兩個(gè)負(fù)反 饋?zhàn)杩拐{(diào)節(jié)單元14、15和一個(gè)電壓檢控單元16。輸入電路單元11由四個(gè)匪05管機(jī)1、] 12、]\113、]\114和三個(gè)開關(guān)511、512、513組 成，四個(gè)NMOS管的柵極均連接運(yùn)算放大器AMPl的輸出端，源極均接地，NMOS管Mll的漏極 直接與運(yùn)算放大器AMPl的正向輸入端和輸入電流Iref連接，NMOS管M12、M13、M14作為備 選管，其漏極分別通過開關(guān)SW1、SW2、SW3與運(yùn)算放大器AMPl的正向輸入端和輸入電流Iref 連接，運(yùn)算放大器AMPl的負(fù)向輸入端接參考電壓V,ef，開關(guān)SW1、Sff2, SW3分別控制備選管 M12、M13、M14的導(dǎo)通和關(guān)斷。本例中開關(guān)均采用CMOS模擬開關(guān)。兩個(gè)負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元14、15結(jié)構(gòu)相同，均分別由一個(gè)運(yùn)算放大器和一個(gè)NMOS 管組成。其中，運(yùn)算放大器AMP2和NMOS管M2構(gòu)成負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元14，運(yùn)算放大器AMP3 和NMOS管M3構(gòu)成負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元15。運(yùn)算放大器AMP2和AMP3的正向輸入端都連 接輸入電流Iref和輸入電路單元11中基本管Mll的漏極，運(yùn)算放大器AMP2的反向輸入端 連接NMOS管M2的源極和輸出電路單元12中基本管M21的漏極，運(yùn)算放大器AMP2的輸出 端連接NMOS管M2的柵極，運(yùn)算放大器AMP3的反向輸入端連接NMOS管M3的源極和輸出電 路單元13的基本管M31的漏極，運(yùn)算放大器AMP3的輸出端連接NMOS管M3的柵極。由于 運(yùn)算放大器的特性，迫使輸入電路單元11和輸出電路單元12、13中NMOS管的漏源電壓相 等。本實(shí)施例的自適應(yīng)電流鏡有兩路輸出，負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元14中NMOS管M2的漏極電流作為第一路輸出I。utl，負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元15中NMOS管M3的漏極電流作為第二路輸出 I0ut2o本實(shí)施例的兩路輸出電流均為灌電流，且兩路輸出的電流相等。兩個(gè)輸出電路單元12、13結(jié)構(gòu)相同，每個(gè)輸出電路單元各有三個(gè)備選NMOS管，可 以實(shí)現(xiàn)在首先保證小電流精度的基礎(chǔ)上增大MOS管的寬長比可調(diào)范圍，使輸出電流可調(diào)范 圍大增。輸入電路單元11與輸出電路單元12、13中所有的NMOS管柵極相連并接入運(yùn)算放 大器AMPl的輸出端，源極均接地，保證輸入電路單元與輸出電路單元所有的NMOS管柵源電 壓相同。其中，輸出電路單元12由匪OS管M21、M22、M23、M24和開關(guān)SW4、Sff5, SW6組成， NMOS管M22、M23、M24為輸出電路單元12中的備選管，其漏極均通過開關(guān)與基本管M21漏 極相連接，分別由開關(guān)SW4、SW5、SW6控制其導(dǎo)通或關(guān)斷。輸出電路單元13由NMOS管M31、 M32、M33、M34和開關(guān)SW7、Sff8, SW9組成，匪OS管M32、M33、M34為輸出電路單元13中的備 選管，其漏極均通過開關(guān)與基本管M31漏極相連接，分別由開關(guān)SW7、SW8、SW9控制其導(dǎo)通或 關(guān)斷。電壓檢控單元16由兩個(gè)電壓比較器C0MP1、C0MP2，三個(gè)與非門G1、G2、G3和三個(gè) RS觸發(fā)器Tl、T2、T3組成。其中，兩個(gè)電壓比較器COMPl、C0MP2的正向輸入端(Vgate端) 均連接運(yùn)算放大器AMPl的輸出端，電壓比較器COMPl的正向輸入端Vgate檢測輸入電路單 元11和兩個(gè)輸出電路單元12、13中NMOS管的柵源電壓，反向輸入端接預(yù)設(shè)的高位判斷電 壓V,efh，將輸出的比較信號(hào)Vch輸入到三個(gè)與非門Gl、G2、G3的一個(gè)輸入端。電壓比較器 C0MP2的正向輸入端同樣檢測輸入電路單元11和兩個(gè)輸出電路單元12、13中NMOS管的柵 極電壓Vgate，反向輸入端連接預(yù)設(shè)的低位判斷電壓VMfl，將輸出的比較信號(hào)Vcl輸入到RS觸 發(fā)器T1、T2、T3的R輸入端。復(fù)位/置位信號(hào)RES輸入到三個(gè)與非門G1、G2、G3和三個(gè)RS觸發(fā)器T1、T2、T3的 復(fù)位/置位端。與非門Gl有兩個(gè)輸入端，分別接Vch信號(hào)和RES信號(hào)，將邏輯判斷結(jié)果輸 入到RS觸發(fā)器Tl的S輸入端，RS觸發(fā)器Tl發(fā)出控制信號(hào)Vetel控制開關(guān)SW1、SW4、SW7的 通斷，從而控制備選管Μ12、Μ22、Μ32的導(dǎo)通或截止，調(diào)節(jié)輸出電流范圍。與非門G2有三個(gè)輸入端，分別接Vch信號(hào)、RES信號(hào)和RS觸發(fā)器Tl的輸出Vctel 信號(hào)，將邏輯判斷結(jié)果輸入到RS觸發(fā)器Τ2的S輸入端，RS觸發(fā)器Τ2發(fā)出控制信號(hào)Vete2控 制開關(guān)SW2、Sff5, SW8的通斷，從而控制備選管Μ13、Μ23、Μ33的導(dǎo)通或截止，調(diào)節(jié)輸出電流 范圍。與非門G3有四個(gè)輸入端，分別接Vch信號(hào)、RES信號(hào)、RS觸發(fā)器Tl的輸出Vetel信 號(hào)和RS觸發(fā)器Τ2的輸出Vete2信號(hào)，將邏輯判斷結(jié)果輸入到RS觸發(fā)器Τ3的S輸入端，RS 觸發(fā)器Τ3發(fā)出控制信號(hào)Vete3控制開關(guān)SW3、SW6、SW9的通斷，從而控制備選管M14、M24、M34 的導(dǎo)通或截止，調(diào)節(jié)輸出電流范圍。由于運(yùn)算放大器AMPl強(qiáng)迫接入其正向輸入端的輸入電路單元的NMOS管M11、M12、 M13、M14的漏源電壓等于接入其反向輸入端的參考電壓V&，即有Vds = VMf，所以設(shè)置適合 的參考電壓將使輸入電路單元11中的匪05管機(jī)1121314在全輸入電流范 圍內(nèi)工作在線性區(qū)。當(dāng)輸入電流從NMOS管M11、M12、M13、M14的漏極流入時(shí)，在運(yùn)算放 大器AMPl的調(diào)節(jié)下匪05管機(jī)1、《12、《13、《14的柵源電壓Vgs將隨著Iref的變化而改變。又由于運(yùn)算放大器AMP2、AMP3分別迫使與其連接的輸出電路單元的NMOS管的漏 源電壓等于輸入電路單元的NMOS管，故而輸出電路單元12、13中的MOS管也被強(qiáng)迫工作在線性區(qū)。為了迫使輸入電路單元和輸出電路單元的NMOS管工作在線性區(qū)，根據(jù)MOS晶體管 輸出特性可知，只要Vds足夠小且符合式(4)時(shí)MOS管就工作在線性區(qū)。從式(4)可知，Vds 的取值越小，Vgs的可用范圍就越大，得到的晶體管電流范圍也就越寬，綜合考慮效率、精度 和干擾等因素，本例中取參考電壓= 0. 4V ；對于NMOS管M11、M12、M13、M14，由于Vgs的最小值必須保證MOS管工作在線性區(qū)， 根據(jù)式(4)MOS管工作在線性區(qū)的條件，此處有Vds = Vref，可得
0094]Vgs 彡 Vref+Vth(6)
0095]又由于根據(jù)MOS器件特性可知，柵源電壓最大不超過器件工作時(shí)的電源電壓，此 處電源電壓為VDD，即有
0096]Vgs ( Vdd(7)
0097]綜合式(6)和式(7)，得到NMOS管的柵源電壓Vgs的最大工作范圍為
0098]Vref+Vth 彡 Vgs 彡 Vdd(8)
0099]再根據(jù)式(5)M0S管飽和區(qū)與線性區(qū)的邊界條件，可得
0100]Vds = Vgs-Vth = Vref(9)
0101]結(jié)合式(3)和(9)，得到最小輸入電流IMf(min)為
1W 2
0102]= 2 Mcm γ KeC(10)
0103]而當(dāng)Vgs = Vdd時(shí)，NMOS管輸入電流也達(dá)到最大值Irefimax)
2ψ
0104]4/im.x) = JMCox —[2(KDD -KthWret -Vj J(U)
0105]式(10)和(11)指出了輸入電流Ira的理論最大范圍，如果分別乘上電流鏡的倍 率，就得出輸出電路單元12、13的輸出電流理論最大可調(diào)范圍。
0106]又根據(jù)式(8)，可知高位判斷電壓V,efh和低位判斷電壓V,efl的理論值為
0107]Vrefh = Vdd
0108]Vrefl = Vref+Vth
0109]考慮到實(shí)用環(huán)境下，VDD、Vth和Vref都會(huì)有波動(dòng)和誤差，所以在實(shí)際情況下要為相關(guān) 誤差預(yù)留余量，取
0110]Vref+Vth < Vrefl < Vrefh < Vdd(12)
0111]Vrefh與Vrefl的差值至少需要同時(shí)滿足當(dāng)Vgs大于VMfh而并聯(lián)備選MOS管后Vgs不 會(huì)小于Vrefl，以及當(dāng)Vgs小于Vrefl而斷開備選MOS管后Vgs不會(huì)大于Vrefh。由于晶體管在一寬長比下，當(dāng)Vgs上升到最大值時(shí)，其電流輸出能力也達(dá)到最大值 Irefimax)；當(dāng)下降到最小值時(shí)，其電流輸出能力也達(dá)到最小值Iref(min)。式(10)和(11)證明了 輸出電流僅與寬長比相關(guān)，也表明改變寬長比確實(shí)可以改變輸出電流的范圍，即在Vgs上升 到最大值和電流輸出能力也達(dá)到最大值時(shí)，及時(shí)增加寬長比，如果此時(shí)維持電流不變且Vds 也不變，根據(jù)式(3)，Vgs將相應(yīng)減小，也就拓寬了輸出電流上限；而在Vgs下降到最小值和電 流輸出能力也達(dá)到最小值時(shí)，及時(shí)減少寬長比，如果此時(shí)維持電流不變且Vds也不變，根據(jù) 式(3)，Vgs將相應(yīng)增加，也進(jìn)一步拓寬了輸出電流下限。式(10)和(11)僅指出了理論上的電流最大范圍，原因是Vss的最大和最小值都采用理論值。在實(shí)際應(yīng)用中，波動(dòng)和干擾等總是存在的，設(shè)計(jì)中也不可忽略這些因素。因此，在 綜合考慮相關(guān)因素后，本例Vgs的最大值設(shè)定為電流鏡工作電壓的80%，即Vgsimax) = 0. SVdd ； 而本例Vgs的最小值設(shè)定為(Vref+Vth)和的基礎(chǔ)上增加25%，S卩Vgsimin) = 1. 25* (Vref+Vth)；本 例取 Vth = 0. 8V (NMOS)，Vref = 0. 4V, Vdd = 5V,則 Vgs(max) = 4V, Vgs(min) = 1. 5V。設(shè)高位判斷 電壓 VMfh = Vgsimax)，低位判斷電壓 VMfl = Vgs0llin)。由于本實(shí)施例中輸入電路單元11、和輸出電路單元12、13中所有MOS管的柵極電 壓、漏極電壓、源極電壓均分別相同，則本實(shí)施例電流鏡的輸出電流完全由它們的寬長比比 例決定。根據(jù)式(4)，可得Iref最小值公式 根據(jù)式(4)，得出Iref最大值公式 取μ nC。x = 0. 088mA/V2,NM0S 管的閾值電壓 Vth = 0. 8V, Vref = 0. 4V，Vgs(max) = 4V, Vgs0llin) = 1. 5V，高位判斷電壓 = Vgsimax) = 4V，低位判斷電壓 Vgs0llin) = 1. 5V。輸入電路單元11中的MOS管的寬長比設(shè)置如下(ff/L)M11 = 12/4 ； (ff/L)M12 = (12/4) *3 ； (W/L) M13 = (12/4) *8 ； (W/L) M14 = (12/4)*8 ；輸出電路單元12中的MOS管的寬長比設(shè)置如下(WzI)m21 = (12/4) *15 ； (ff/L)M22 = (12/4) *3* 15 ； (ff/L)M23 = (12/4) *8* 15 ； (ff/L) M24 = (12/4)*8*15 ；輸出電路單元13中的MOS管的寬長比設(shè)置如下(ff/L) M31 = (12/4) * 15 ； (ff/L) M32 = (12/4) *3* 15 ； (ff/L) M33 = (12/4) *8* 15 ； (ff/L) 34 = (12/4)*8*15。根據(jù)式(13)和(14)，以及以上各MOS管寬長比比例，可計(jì)算和推導(dǎo)出每次寬長比 調(diào)整所對應(yīng)的電流值和狀態(tài)的變化。本實(shí)施例的工作過程如下初上電時(shí)，通過復(fù)位/置位信號(hào)RES使輸入電路單元 11和兩個(gè)輸出電路單元中的所有開關(guān)全部處于斷開狀態(tài)，僅NMOS管Mil、M21、M31導(dǎo)通， 此時(shí)輸入電路單元11的寬長比為(Wzl)11 = (ff/L)M11 = 12/4，輸出電路單元12的寬長比 為(W/L) 12 = (WzI)m21 = (12/4)*15，輸出電路單元 13 的寬長比為(ff/L) 13 = (ff/L)M31 = (12/4) *15，此時(shí)輸入電路單元的電流范圍為
丄ref(min) ΟΔ. O J-^ Aj 丄ref(max) =316μΑ，輸出電
路單元的電流范圍為 I。ut(min) = 0. 8mA, Iout(max) = 4. 75mA。輸入電流后，在運(yùn)算放大器AMPl的作用下NMOS管M11、M21、M31的柵源電壓 Vgs隨之改變。電壓檢控單元16通過檢測已導(dǎo)通的NMOS管M11、M21、M31的柵源電 壓Vgs。如果Vgs > Vrefh,則通過電壓比較器C0MP1、與非門Gl和RS觸發(fā)器Tl發(fā)出選通信號(hào) Vctel，使開關(guān)SffU Sff4, SW7閉合，則NMOS管M12、M22、M32導(dǎo)通，增加了寬長比，同時(shí)保存當(dāng) 前狀態(tài)。此時(shí)輸入電路單元11的寬長比為(Wzl)11 = (ff/L)M11+(ff/L)M12 = (12/4)*4，輸出電路單元12的寬長比為(ff/L) 12 = (WzI)m2^(WzI)m22 = (12/4)*15*4，輸出電路單元13的 寬長比為(W/L)13= (ff/L)M31+(ff/L)M32 = (12/4)*15*4。在不改變輸入電流Iref的情況下Vgs 降低了，拓展了輸出電流的上限。此時(shí)，輸入電路單元的電流范圍擴(kuò)展到Irefimin) = 52. 8 μ A， Irefimax) = 1. 26mA，輸出電路單元的電流范圍擴(kuò)展到 I。ut(min) = 0. 8mA, Iout(max) = 19mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs > Vrefh,則通過電壓比較器 C0MP1、與非門G2和RS觸發(fā)器T2發(fā)出選通信號(hào)V。te2，使開關(guān)SW2、Sff5, SW8閉合，則NMOS 管M13、M23、M33導(dǎo)通，增加寬長比，同時(shí)保存當(dāng)前狀態(tài)。此時(shí)輸入電路單元11的寬長比為 (W/L) n = (ff/L) M11+(ff/L) M12+(ff/L) M13= (12/4)*12，輸出電路單元 12 的寬長比為(ff/L) 12 = (WZL)m21+(ff/L)E2+(ff/L)M23 = (12/4)*15*12，輸出電路單元 13 的寬長比為(ff/L) 13 = (ff/L) M3i+(W/L)M32+(W/L)M33 = (12/4)*15*12。在不改變輸入電流Iref的情況下Vgs進(jìn)一步降低了， 進(jìn)一步拓展輸出電流的上限。此時(shí)，輸入電路單元的電流范圍擴(kuò)展到IMf(min) = 52.8μΑ， Iref(fflax) = 3. 8mA，輸出電路單元的電流范圍擴(kuò)展到 I。ut(min) = 0. 8mA, Iout(fflax) = 57mA ；電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs > Vrefh,則再通過電壓比較器 C0MP1、與非門G3和RS觸發(fā)器T3發(fā)出選通信號(hào)V。te3，使開關(guān)SW3、SW6、SW9閉合，則NMOS管 M14、M24、M34導(dǎo)通，增加寬長比，同時(shí)保存當(dāng)前狀態(tài)。此時(shí)輸入電路單元11的寬長比為(W/ U11 = (W/L)M11+ (ff/L)M12+ (ff/L)M13+ (ff/L)M14 = (12/4)*20，輸出電路單元 12 的寬長比為(W/ L) 12 = (ff/L)M21+ (ff/L)M22+ (ff/L)Ε3+ (ff/L)E4 = (12/4) *15*20，輸出電路單元 13 的寬長比為 (W/L) 13 = (ff/L) M31+ (ff/L) M32+ (ff/L) M33+ (ff/L) M34 = (12/4)*15*20，在不改變輸入電流 Iref 的 情況下Vgs更進(jìn)一步降低，輸出電流的上限再次拓寬。此時(shí)，輸入電路單元的電流范圍擴(kuò)展 到 Ireftan) = 52. 8 μ A, Iref(max) = 6. 33mA，輸出電路單元的電流范圍擴(kuò)展到 I。ut(min) = 0. 8mA,
I out (max) = 95mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs > Vrefh,則表明輸入電流Iref 已大于最大工作電流，即超出工作范圍；電壓檢控單元16只要檢測到Vgate端的電壓有V,efl < Vgs < Vrefh,則維持原狀態(tài)；如電壓檢控單元16檢測Vgate端的電壓，有Vgs < Vrefl,如果此 時(shí)沒有任何備選管導(dǎo)通，則表明輸入電流已小于最小工作電流，即超出工作范圍。如電壓檢控單元16檢測Vgate端的電壓，有Vgs < V,efl，如果此時(shí)全部備選管均已 與基本管相連接，則通過電壓比較器C0MP2、與非門G3和RS觸發(fā)器T3發(fā)出關(guān)斷信號(hào)V。te3， 使開關(guān)SW3、SW6、SW9斷開，則NMOS管Ml4、M24、M34截止，減少寬長比，同時(shí)保存當(dāng)前狀態(tài)。 此時(shí)，輸入電路單元 11 的寬長比為(W/L) n = (ff/L)M11+(ff/L)M12+(ff/L)M13 = (12/4)*12，輸 出電路單元 12 的寬長比為(ff/L) 12 = (ff/L)M21+(ff/L)^+(WZL)m23 = (12/4)*15*12，輸出電 路單元 13 的寬長比為(ff/L) 13 = (W/L)M31+(W/L)M32+(W/L)M33 = (12/4)*15*12。在不改變輸 入電流Iref的情況下提高了 Vgs，此時(shí)，輸入電路單元的電流范圍縮減到IMf(min) = 52. 8 μ A, Iref(max) = 3. 8mA，輸出電路單元的電流范圍縮減到 I。ut(min) = 0. 8mA, Iout(max) = 57mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs < Vrefl,則通過電壓比較器 C0MP2、與非門G2和RS觸發(fā)器T2發(fā)出選關(guān)斷信號(hào)Vete2，使開關(guān)SW2、SW5、SW8斷開，則NMOS 管M13、M23、M33截止，減少寬長比，同時(shí)保存當(dāng)前狀態(tài)。此時(shí)輸入電路單元11的寬長比 為(Wzl)11 = (ff/L)M11+(ff/L)M12 = (12/4)*4，輸出電路單元 12 的寬長比為(ff/L) 12 = (W/L) M2I+(WZL)m22 = (12/4)*15*4，輸出電路單元 13 的寬長比為(ff/L) 13 = (ff/L)M31+(ff/L)M32 = (12/4)*15*4。在不改變輸入電流Iref的情況下提高了 Vgs。此時(shí)，輸入電路單元的電流范圍縮減到IMf(min) = 52. 8 μ A, Iref(max) = 1. 26mA，輸出電路單元的電流范圍縮減到I。ut(min)= 0. 8mA, Iout(max) = 19mA。電壓檢控單元16再次檢測Vgate端的電壓，如仍有Vgs < Vrefl,則通過電壓比較器 C0MP2、與非門Gl和RS觸發(fā)器Tl發(fā)出關(guān)斷信號(hào)V。tel，使開關(guān)SW1、SW4、SW7斷開，則NMOS管 M12、M22、M32截止，減少寬長比，同時(shí)保存當(dāng)前狀態(tài)。此時(shí)輸入電路單元11的寬長比為(W/ U11 = (ff/L)M11 = 12/4，輸出電路單元 12 的寬長比為(ff/L) 12 = (ff/L)M21 = (12/4)*15，輸 出電路單元13的寬長比為(W/L)13= (ff/L)M31 = (12/4)*15。此時(shí)，輸入電路單元的電流范 圍縮減到Iref(min) = 52. 8 μ A, Iref(max) = 316 μ Α,輸出電路單元的電流范圍縮減到I。ut(min)= 0. 8mA, Iout(max) = 4. 75mA。電壓檢控單元16不斷的檢測Vgate端的電壓，將檢測到的Vgs與預(yù)設(shè)的高位判斷電 壓與低位判斷電壓VMfl比較，若檢測到的Vgs高于Vrefh，則發(fā)出選通信號(hào)，將相應(yīng)的開關(guān) 閉合，增加導(dǎo)通的NMOS管數(shù)目，增加寬長比；若檢測到的Vgs低于VMfl，則發(fā)出關(guān)斷信號(hào)，將 相應(yīng)的開關(guān)斷開，減少導(dǎo)通的NMOS管數(shù)目，減少寬長比；若Vrefl < Vgs < Vrefh,則維持原狀。 通過控制開關(guān)的閉合或斷開，達(dá)到調(diào)節(jié)電流范圍之目的。所以，采用本發(fā)明的電流鏡，電流范圍獲得顯著拓寬，實(shí)現(xiàn)了寬輸入電流范圍Irefimin)= 52.8μΑ, Irefimax) = 6. 33mA。實(shí)現(xiàn)了寬輸出電流范圍I。ut(min) = 0. 8mA, Iout(max) = 95mA。本例中負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元14、15中的匪OS管M2、M3的寬長比為W/L= 1500/1。實(shí)施例2本實(shí)施例如圖7所示，本實(shí)施例由兩級(jí)電流鏡串聯(lián)而成。模塊100P、200P、300P組 成了第一級(jí)電流鏡，模塊100N、200N、300N組成了第二級(jí)電流鏡。第一級(jí)電流鏡的結(jié)構(gòu)與實(shí) 施例1基本相同，但備選管的個(gè)數(shù)減為二個(gè)，與非門和RS觸發(fā)器的數(shù)量各減少了一個(gè)，MOS 管均采用PMOS管。本實(shí)施例中，由P5、P6、P7組成第一級(jí)電流鏡的輸入電路單元，P6、P7為備選管。 由P1、P2、P3組成第一級(jí)電流鏡的輸出電路單元，P2、P3為備選管。由于PMOS管的特性，輸 入電流為拉電流，相應(yīng)的輸出電流也為拉電流。輸出電流為PMOS管P4的漏極電流，該輸出 電流作為第二級(jí)電流鏡的輸入電流。第二級(jí)電流鏡的結(jié)構(gòu)與實(shí)施例1相同，第一級(jí)電流鏡的輸出電流對于第二級(jí)電流 鏡為灌電流，則第二級(jí)電流鏡的兩路輸出電流也為灌電流，這兩路輸出電流作為整個(gè)芯片 的輸出電流。但是相對于整個(gè)芯片來說，輸出的灌電流相對于輸入的拉電流，其電流方向反 向。因此，當(dāng)采用本實(shí)施例所示的偶數(shù)級(jí)電流鏡串聯(lián)方式形成級(jí)聯(lián)式的電流鏡，并且相鄰級(jí) 電流鏡采用不同種類的MOS管(前一級(jí)采用NMOS管，則后一級(jí)采用PMOS管；同理，前一級(jí)采 用PMOS管，則后一級(jí)采用NMOS管)，可實(shí)現(xiàn)輸入、輸出電流的反向，應(yīng)用更靈活。另外，由于 在電流鏡中的輸入電流與輸出電流的比例精度直接與輸入電路單元和輸出電路單元中MOS 管的比例相關(guān)，采用級(jí)聯(lián)式的電路結(jié)構(gòu)，可以將總比例分成多級(jí)實(shí)現(xiàn)，每級(jí)比例的縮小可以 有效克服芯片版圖設(shè)計(jì)時(shí)過大的比例管對稱設(shè)計(jì)的困難，從而提高精度。本例中，第一級(jí)電流鏡和第二級(jí)電流鏡的比例設(shè)計(jì)均為15倍，故而本例電流鏡的 總比例為225倍。本例的除PMOS管外的其它參數(shù)也與實(shí)施例1相同。對于第一級(jí)電流鏡， 由于采用PMOS管，則式(12)需要相應(yīng)修改如下
|Vref| + |Vth| < Ivrefl < IvrefJ <VDD (15)其中IvrefhI = Vdd-Veefh2, Vrefl = Vdd-Veefl2, VrefI = VDD_V綱。第一級(jí)電流鏡的工作過程如下初上電時(shí)，模塊100P、200P中的開關(guān)均處于斷開 狀態(tài)。電流輸入時(shí)，模塊300P檢測PMOS管Pl、P7的柵壓Vgs，如果|Vgs| > | Vrefh |，則輸出 控制信號(hào)使開關(guān)SW12和SWlO閉合，增加寬長比，同時(shí)保存當(dāng)前狀態(tài)；模塊300P再次檢測柵壓Vgs，如果仍有IvgsI > I V,efh|，則輸出控制信號(hào)使開關(guān) SW13和SWll閉合，再增加寬長比，同時(shí)保存當(dāng)前狀態(tài)；如果檢測到的Vgs處于IvreflI < IvgsI
<|vMfh ι，則維持原狀態(tài)；如果檢測到的IvgsI < |V,efl|，則發(fā)出控制信號(hào)，使開關(guān)SW13和SWll斷開，減少寬 長比，同時(shí)保存當(dāng)前狀態(tài)；再次檢測Vgs，如果仍有IvgsI < IvreflI,則發(fā)出控制信號(hào)，使開關(guān) SW12和SWlO斷開，再減少寬長比，同時(shí)保存當(dāng)前狀態(tài)；如果檢測到的Vgs處于IvreflI < Vgs
<|vMfh|，則維持原狀態(tài)。由于第二級(jí)電流鏡結(jié)構(gòu)與實(shí)施例ι完全相同，這里不再做具體描 述。實(shí)施例3如圖8所示，本實(shí)施例電路結(jié)構(gòu)與實(shí)施例1類似，但結(jié)構(gòu)更為簡單，包括一輸入電 路單元11、一輸出電路單元12、一電壓檢控單元13和一負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元14。其中輸入 電路單元11由一個(gè)基本管Mil、一個(gè)備選管M12和連接在這兩個(gè)NMOS管漏極之間的開關(guān) Sffl組成；輸出電路單元12由一個(gè)基本管M21、一個(gè)備選管M22和連接在這兩個(gè)NMOS管漏 極之間的開關(guān)SW2組成。負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元14與實(shí)施例1中的結(jié)構(gòu)和電氣連接均相同。 由于輸入電路單元11和輸出電路單元12中的備選管只有一個(gè)，相應(yīng)的，對開關(guān)的控制較為 簡單。兩個(gè)開關(guān)的狀態(tài)相同，要么均處于斷開狀態(tài)，要么均處于閉合狀態(tài)。故電壓檢控單元 13無需與非門，只包括兩個(gè)電壓比較器COMPl、C0MP2和一個(gè)RS觸發(fā)器T，同樣通過比較輸 入電路單元和輸出電路單元中MOS管柵極電壓與兩個(gè)基準(zhǔn)電壓之間的大小關(guān)系，來控制開 關(guān)的通斷，改變MOS管寬長比，從而得到調(diào)節(jié)電流范圍的效果。電路的工作過程與實(shí)施例1 相同，這里不再做具體描述。
權(quán)利要求
一種自適應(yīng)電流鏡，由若干個(gè)子級(jí)電流鏡串聯(lián)組成，其特征在于，每個(gè)子級(jí)電流鏡包括一輸入電路單元，該輸入電路單元由至少一個(gè)基本晶體管和至少一個(gè)備選晶體管并聯(lián)組成，基本晶體管的漏極連接一輸入電流，備選晶體管與基本晶體管之間設(shè)有開關(guān)；若干輸出電路單元，每個(gè)輸出電路單元由至少一個(gè)基本晶體管和至少一個(gè)備選晶體管并聯(lián)組成，備選晶體管與基本晶體管之間設(shè)有開關(guān)，輸入電路單元與輸出電路單元中基本晶體管柵極均互連，輸入電路單元與輸出電路單元中基本晶體管的源極均互連；一電壓檢控單元，檢測輸入電路單元與輸出電路單元中晶體管的柵極電壓，與預(yù)設(shè)的兩個(gè)電壓基準(zhǔn)比較，根據(jù)比較結(jié)果控制輸入電路單元與輸出電路單元中開關(guān)的通斷。
2.根據(jù)權(quán)利要求1所述的自適應(yīng)電流鏡，其特征在于，所述的輸入電路單元和輸出電 路單元中基本晶體管和備選晶體管具有相同的閾值電壓。
3.根據(jù)權(quán)利要求1或2所述的自適應(yīng)電流鏡，其特征在于，所述的輸入電路單元中基本 晶體管的漏極連接第一運(yùn)算放大器的一個(gè)輸入端，第一運(yùn)算放大器的另一個(gè)輸入端連接一 參考電壓，第一運(yùn)算放大器的輸出端連接所述的輸入電路單元中基本晶體管的柵極。
4.根據(jù)權(quán)利要求1或2所述的自適應(yīng)電流鏡，其特征在于，所述的輸出電路單元中基本 晶體管的漏極通過一負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元輸出電流，所述的負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元由第二運(yùn) 算放大器與第一晶體管組成，所述的第二運(yùn)算放大器的一個(gè)輸入端接輸入電路單元中基本 晶體管的漏極，第二運(yùn)算放大器的另一個(gè)輸入端接第一晶體管的源極和輸出電路單元中基 本晶體管的漏極，第二運(yùn)算放大器的輸出端接第一晶體管的柵極。
5.根據(jù)權(quán)利要求4所述的自適應(yīng)電流鏡，其特征在于，所述的子級(jí)電流鏡的輸入電路 單元和輸出電路單元中的晶體管和第一晶體管為增強(qiáng)型NMOS管或增強(qiáng)型PMOS管；所述的子級(jí)電流鏡的輸入電路單元和輸出電路單元中的晶體管如果是NM0S，則其源極 接地；所述的子級(jí)電流鏡的輸入電路單元和輸出電路單元中的晶體管如果是PM0S，則其源極 接電流鏡工作電壓。
6.根據(jù)權(quán)利要求5所述的自適應(yīng)電流鏡，其特征在于，相鄰兩個(gè)子級(jí)電流鏡的輸入電 路單元和輸出電路單元中的晶體管的導(dǎo)電類型不同。
7.根據(jù)權(quán)利要求1所述的自適應(yīng)電流鏡，其特征在于，所述的電壓檢控單元包括第一 電壓比較器、第二電壓比較器、若干個(gè)RS觸發(fā)器和/或若干個(gè)與非門，其中第一電壓比較 器將輸入電路單元中晶體管的柵極電壓與第一電壓基準(zhǔn)比較，若柵極電壓大于第一電壓基 準(zhǔn)，則通過RS觸發(fā)器和/或與非門向輸入電路單元和/或輸出電路單元中的開關(guān)發(fā)出控制 信號(hào)，使開關(guān)閉合；第二電壓比較器將輸入電路單元中晶體管的柵極電壓與第二電壓基準(zhǔn)比較，若柵極電 壓小于第二電壓基準(zhǔn)，則通過RS觸發(fā)器和/或與非門向輸入電路單元和/或輸出電路單元 中的開關(guān)發(fā)出控制信號(hào)，使開關(guān)斷開。
8 根據(jù)權(quán)利7所述的自適應(yīng)電流鏡，其特征在于，所述的第一電壓基準(zhǔn)小于電流鏡的 工作電壓，所述的第二電壓基準(zhǔn)大于所述的參考電壓與輸入電路單元中晶體管閾值電壓之 和，第二電壓基準(zhǔn)小于第一電壓基準(zhǔn)。
9.根據(jù)權(quán)利要求1所述的自適應(yīng)電流鏡，其特征在于，所述的輸入電路單元和輸出電路單元中的晶體管工作在線性區(qū)。
全文摘要
本發(fā)明公開了一種自適應(yīng)電流鏡，由若干個(gè)子級(jí)電流鏡串聯(lián)組成，其中每個(gè)子級(jí)電流鏡包括一輸入電路單元，若干輸出電路單元和一電壓檢控單元和一負(fù)反饋?zhàn)杩拐{(diào)節(jié)單元。輸入電路單元和輸出電路單元由基本晶體管和備選晶體管并聯(lián)組成，基本晶體管和備選晶體管之間設(shè)有開關(guān)，這些晶體管采用相同的類型并具有相同的閾值電壓，均工作在線性區(qū)；電壓檢控單元檢測輸入電路單元與輸出電路單元中晶體管的柵極電壓，與預(yù)設(shè)的兩個(gè)電壓基準(zhǔn)比較，根據(jù)比較結(jié)果控制開關(guān)的關(guān)斷，控制備選晶體管的導(dǎo)通或截止來調(diào)節(jié)輸出電流的范圍。本發(fā)明拓展了傳統(tǒng)電流鏡的輸出電流范圍，并在較大的輸出電流范圍內(nèi)保持較高的恒流精度。
文檔編號(hào)G05F3/26GK101893910SQ20101023870
公開日2010年11月24日 申請日期2010年7月28日 優(yōu)先權(quán)日2010年7月28日
發(fā)明者何樂年, 盧曉冬, 唐仁明, 趙一塵 申請人:蘇州日月成科技有限公司