專利名稱：一種低壓差電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路技術(shù)領(lǐng)域，具體而言，涉及一種低壓差電壓調(diào)節(jié)器。
背景技術(shù)：
低壓差電壓調(diào)節(jié)器(Low Dr叩0ut Regulator,簡(jiǎn)稱為L(zhǎng)D0)廣泛用于便攜式電子設(shè)備的電源供給，常規(guī)的低壓差電壓調(diào)節(jié)器結(jié)構(gòu)如圖l所示，其核心電路由誤差放大器、輸出放大器電路和頻率補(bǔ)償電路組成，其中頻率補(bǔ)償電路由片外補(bǔ)償電容Co和串聯(lián)電阻RESR組成。圖l所示的低壓差電壓調(diào)節(jié)器的工作原理是如果負(fù)載RL發(fā)生變化使輸出電壓Vout降低，則輸出電壓Vout經(jīng)過電阻Rl和R2分壓后反饋到誤差放大器正端的電壓也降低，由于參考電壓Vref保持不變，因此誤差放大器的輸出電壓降低，于是通過功率PMOS管MP的電流增加，從而使Vout升高，電路恢復(fù)平衡，輸出電壓穩(wěn)定；反之，如果輸出電壓Vout升高，則反饋到誤差放大器正端的電壓升高，誤差放大器的輸出電壓升高，于是通過功率PMOS管MP的電流減小，從而使Vout降低，電路恢復(fù)平衡。
圖l所示的低壓差電壓調(diào)節(jié)器，頻率補(bǔ)償電容Co和串聯(lián)電阻RESR產(chǎn)生一個(gè)零點(diǎn)，其頻率如
下該零點(diǎn)用于抵消電路的極點(diǎn)，為電壓調(diào)節(jié)器提供足夠的相位裕度，使電路保持穩(wěn)定。圖2所示的電路為誤差放大器，其通常采用兩級(jí)放大器結(jié)構(gòu)，如果采用該結(jié)構(gòu)，則低壓差電壓調(diào)節(jié)器為三級(jí)放大器結(jié)構(gòu)，這樣為了保持電路的穩(wěn)定性，需要補(bǔ)償電容數(shù)目通常要多于三個(gè)，且補(bǔ)償電路比較復(fù)雜。另外，補(bǔ)償電容CO的數(shù)值通常為yF級(jí)，不能片上集成。
隨著片上系統(tǒng)(System on Chip,簡(jiǎn)稱為SoC)規(guī)模的不斷增加以及便攜式設(shè)備的迅猛發(fā)展，可以全芯片集成的低壓差電壓調(diào)節(jié)器受到人們?cè)絹碓蕉嗟年P(guān)注。常規(guī)的低壓差電壓調(diào)節(jié)器由于上述缺點(diǎn)不能全芯片集成，因而目前，急需一種可以片上集成的低壓差電壓調(diào)節(jié)器

發(fā)明內(nèi)容
針對(duì)相關(guān)技術(shù)中低壓差電壓調(diào)節(jié)器無法片上集成和不穩(wěn)定的問題而提出本發(fā)明，為此，本發(fā)明的主要目的在于提供一種低壓差電壓調(diào)節(jié)器，以解決上述問題至少之一。
鑒于上述，本發(fā)明提出一種低壓差電壓調(diào)節(jié)器，低壓差電壓調(diào)節(jié)器包括誤差放大器，誤差放大器為一級(jí)折疊共源共柵放大器，接收參考電壓和反饋節(jié)點(diǎn)處的反饋電壓，根據(jù)參考電壓和反饋電壓產(chǎn)生控制電壓；與誤差放大器耦接并接收控制電壓的輸出放大器，輸出放大器包括串聯(lián)的一個(gè)晶體管和兩個(gè)分壓電阻，根據(jù)控制電壓產(chǎn)生輸出電壓和反饋電壓；與誤差放大器和輸出放大器分別耦接的頻率補(bǔ)償電路，頻率補(bǔ)償電路包括由至少一個(gè)晶體管構(gòu)成的壓控電流源電路和與壓控電流源電路耦接的至少一個(gè)補(bǔ)償電容，頻率補(bǔ)償電路接收電源電壓，產(chǎn)生抵消輸出電壓的節(jié)點(diǎn)處的極點(diǎn)的零點(diǎn)。
通過本發(fā)明的上述技術(shù)方案，提供一種低壓差電壓調(diào)節(jié)器，可以解決目前的電壓調(diào)節(jié)器補(bǔ)償電容比較大，無法片上集成的問題，并且可以提供可全芯片集成的低壓差電壓調(diào)節(jié)器，該低壓差電壓調(diào)節(jié)器具有很好的電源抑制比性能，減少的補(bǔ)償電容的數(shù)目，簡(jiǎn)化的補(bǔ)償電路


圖l為現(xiàn)有低壓差電壓調(diào)節(jié)器的結(jié)構(gòu)圖；圖2為現(xiàn)有誤差放大器的結(jié)構(gòu)圖；圖3為本發(fā)明的低壓差電壓調(diào)節(jié)器的結(jié)構(gòu)框圖；圖4為根據(jù)本發(fā)明優(yōu)選實(shí)施例的低壓差電壓調(diào)節(jié)器的結(jié)構(gòu)圖5為根據(jù)本發(fā)明優(yōu)選實(shí)施例的沒有頻率補(bǔ)償電路時(shí)輸出節(jié)點(diǎn)的等效小信號(hào)負(fù)載的結(jié)構(gòu)框圖6為根據(jù)本發(fā)明優(yōu)選實(shí)施例的有頻率補(bǔ)償電路時(shí)輸出節(jié)點(diǎn)的等效小信號(hào)負(fù)載的結(jié)構(gòu)框
圖7是根據(jù)本發(fā)明優(yōu)選實(shí)施例的環(huán)路增益的示意圖。
具體實(shí)施例方式
在本發(fā)明實(shí)施例中，提供了一種低壓差電壓調(diào)節(jié)器的方案，在該實(shí)現(xiàn)方案中，利用一級(jí)放大器結(jié)構(gòu)的誤差放大器，以及相應(yīng)的輸出放大器和頻率補(bǔ)償電路，形成復(fù)雜度低至適于集成到一個(gè)芯片中的低壓差電壓調(diào)節(jié)器。
需要說明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。
圖3為本發(fā)明的低壓差電壓調(diào)節(jié)器的結(jié)構(gòu)框圖。如圖3所示，本發(fā)明的低壓差電壓調(diào)節(jié)器包括
誤差放大器IO，誤差放大器10為一級(jí)折疊共源共柵放大器，接收參考電壓和反饋節(jié)點(diǎn)處的反饋電壓，根據(jù)參考電壓和反饋電壓產(chǎn)生控制電壓；
輸出放大器20，輸出放大器20與誤差放大器10耦接并接收控制電壓，輸出放大器20包括串聯(lián)的一個(gè)晶體管和兩個(gè)分壓電阻，根據(jù)控制電壓產(chǎn)生輸出電壓和反饋電壓；
頻率補(bǔ)償電路30，與誤差放大器10和輸出放大器20分別耦接，頻率補(bǔ)償電路包括由至少
一個(gè)晶體管構(gòu)成的壓控電流源電路和與壓控電流源電路耦接的至少一個(gè)補(bǔ)償電容，頻率補(bǔ)償
電路30接收電源電壓，產(chǎn)生抵消輸出電壓節(jié)點(diǎn)處極點(diǎn)的零點(diǎn)。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，提供了一種可全芯片集成的低壓差電壓調(diào)節(jié)器。圖4為根據(jù)
本發(fā)明優(yōu)選實(shí)施例的低壓差電壓調(diào)節(jié)器的結(jié)構(gòu)圖。如圖4所示，本發(fā)明優(yōu)選實(shí)施例的低壓差
電壓調(diào)節(jié)器包括誤差放大器IO，輸出放大器20，頻率補(bǔ)償電路30。具體結(jié)構(gòu)如下。誤差放大器10為一級(jí)折疊共源共柵放大器，具體包括
第一P溝道晶體管Mpl，優(yōu)選為PMOS晶體管，其柵極接收第一偏置電壓Vbl，其源極與輸出電源電壓VDD輸出端相連接，用于接收電源電壓；第二P溝道晶體管Mp2，其源極連接第一P溝道晶體管的漏極，其柵極接收來自輸出放大器20的反饋電壓；第三P溝道晶體管Mp3，其源極連接第一P溝道晶體管的漏極，其柵極接收參考電壓Vref;第四P溝道晶體管Mp4，其源極接收電源電壓VDD;第五P溝道晶體管Mp5，其源極接收電源電壓VDD;第六P溝道晶體管Mp6，其源極連接第四P溝道晶體管的漏極，其柵極接收第四偏置電壓Vb4，其漏極與第四P溝道晶體管的柵極和第五P溝道晶體管的柵極相連接；第七P溝道晶體管Mp7，其源極與第五P溝道晶體管的漏極相連接，其柵極接收第四偏置電壓Vb4;第一N溝道晶體管Mnl，其源極接地，其柵極接收第二偏置電壓Vb2，其漏極與第二P溝道晶體管的漏極相連接；第二N溝道晶體管Mn2，其源極接地，其柵極接收第二偏置電壓Vb2，其漏極與第三P溝道晶體管的漏極相連接；第三N溝道晶體管Mn3，其源極與第一N溝道晶體管的漏極相連接，其柵極接收第三偏置電壓Vb3，其漏極與第六P溝道晶體管的漏極相連接；第四N溝道晶體管Mn4，其源極與第二N溝道晶體管的漏極相連接，其柵極接收第三偏置電壓Vb3，其漏極與第七P溝道晶體管的漏極相連接；第七P溝道晶體管的漏極與第四N溝道晶體管的漏極相連的節(jié)點(diǎn)處產(chǎn)生誤差放大器10的控制電壓。
較佳實(shí)施例中，誤差放大器10為一級(jí)折疊共源共柵放大器，這樣本發(fā)明的電壓調(diào)節(jié)器僅為兩級(jí)放大器結(jié)構(gòu)，可以降低頻率補(bǔ)償電路的復(fù)雜度，易于集成到一個(gè)芯片上。而且，在簡(jiǎn)化頻率補(bǔ)償電路的同時(shí)，可以保證線性電壓調(diào)節(jié)器精度。輸出放大器20與誤差放大器10耦接并接收控制電壓，優(yōu)選實(shí)施例中，輸出放大器20中的一個(gè)晶體管具體為第八P溝道晶體管Mp8，其源極接收電源電壓VDD，其柵極接收來自誤差放大器10的控制電壓，其漏極輸出輸出電壓Vout;兩個(gè)分壓電阻具體表示為第一電阻R1，其一端連接第八P溝道晶體管的漏極，另一端與第二P溝道晶體管的柵極相連接；第二電阻R2，其一端連接第二P溝道晶體管的柵極，另一端接地；第一電阻與第二電阻相連接的反饋節(jié)點(diǎn)NETF處的反饋電壓反饋到第二P溝道晶體管的柵極；可片上集成的電容C1，其一端連接第八P溝道晶體管的漏極，另一端接地，用于改善本發(fā)明的低壓差電壓調(diào)節(jié)器的瞬態(tài)響應(yīng)特性。可片上集成的電容Cl的數(shù)值一般為30pF到50pF。輸出放大器20根據(jù)控制電壓產(chǎn)生輸出電壓Vout和反饋電壓。負(fù)載電阻RL，其一端與第二P溝道晶體管的柵極相連接，另一端接地。由于可片上集成的電容C1的數(shù)值很小，所以可以集成到芯片上。
頻率補(bǔ)償電路30與誤差放大器10和輸出放大器20分別耦接。具體地，頻率補(bǔ)償電路30的壓控電流源電路包括第五N溝道晶體管Mn5，其柵極接收第二偏置電壓Vb2，其源極接地；第六N溝道晶體管Mn6，其柵極接收第二偏置電壓Vb2，其源極接地；第七N溝道晶體管Mn7，其柵極接收輸出電壓Vout，其源極與第六N溝道晶體管的漏極相連接；第九P溝道晶體管Mp9，其柵極接收第四偏置電壓Vb4，其漏極與第五N溝道晶體管的漏極相連接；第十P溝道晶體管MplO，其柵極接收第四偏置電壓Vb4，其漏極與第七N溝道晶體管的漏極相連接；第十一P溝道晶體管Mpll，其柵極與第十P溝道晶體管的漏極相連接，其漏極與第九P溝道晶體管的源極相連接，其源極接收電源電壓VDD;第十二P溝道晶體管，其柵極與第十P溝道晶體管的漏極相連接，其漏極與第十P溝道晶體管的源極相連接，其源極接收電源電壓VDD。與壓控電流源電路耦接的補(bǔ)償電容C2，其一端與第六N溝道晶體管的漏極相連接，其另一端接地，補(bǔ)償電容C2的值小于lpF，因此C2能集成在芯片上。頻率補(bǔ)償電路30接收電源電壓VDD。通過以上結(jié)構(gòu)，產(chǎn)生抵消輸出電壓Vout節(jié)點(diǎn)處極點(diǎn)的零點(diǎn)。
本發(fā)明提供的電壓調(diào)節(jié)器的頻率補(bǔ)償電路采用壓控電流源結(jié)構(gòu)，所需的補(bǔ)償電容的數(shù)值小，非常適合全芯片集成。并且采用補(bǔ)償電容，易于使電路穩(wěn)定。
下面分析本發(fā)明的頻率補(bǔ)償電路對(duì)環(huán)路特性的影響。與圖l所示的常規(guī)的低壓差電壓調(diào)節(jié)器不同，本發(fā)明提供的可全芯片集成的低壓差電壓調(diào)節(jié)器，當(dāng)去掉頻率補(bǔ)償電路時(shí)，輸出節(jié)點(diǎn)Vout的小信號(hào)等效負(fù)載可以簡(jiǎn)化為圖5所示的電阻電容網(wǎng)絡(luò)，則在Vout節(jié)點(diǎn)處的極點(diǎn)頻f — _^_
A?！猺"T~""〃 ^ 〃w~~n l， (2)
24 〃虹〃(/ 1 + 7 2)]《1
其中，其中 為功率PM0S管Mp8的電阻，RL表示負(fù)載電阻RL的阻值，Rl表示第一電阻 Rl的阻值，R2表示第二電阻R2的阻值，C1表示可片上集成的電容C1的電容值。
當(dāng)采用本發(fā)明的頻率補(bǔ)償電路時(shí)，由于其為壓控電流源結(jié)構(gòu)，輸出節(jié)點(diǎn)的小信號(hào)等效負(fù) 載可以簡(jiǎn)化為圖6所示的網(wǎng)絡(luò)，其中，壓控電流i大小為
/ = S*C2*f^ (3)
式中C2為頻率補(bǔ)償電路中的補(bǔ)償電容，S"'w為復(fù)頻率，Vout表示輸出信號(hào)的電壓值。根
據(jù)圖6所示的網(wǎng)絡(luò)可以得到，采用本發(fā)明的頻率補(bǔ)償電路后，產(chǎn)生一個(gè)零點(diǎn)，其頻率JG 為
乂。 —2;ri l*C2 ")該零點(diǎn)用于抵消電路的極點(diǎn)P ，使電路保持穩(wěn)定。
另外，圖7給出了本發(fā)明的低壓差電壓調(diào)節(jié)器的環(huán)路增益，如圖7所示，可以看出本發(fā)明 的低壓差電壓調(diào)節(jié)器的環(huán)路增益很高，這是由于本發(fā)明中誤差放大器采用的一級(jí)折疊共源共 柵放大器結(jié)構(gòu)，可以保證線性電壓調(diào)節(jié)器精度，這樣的好處是保證了本發(fā)明提供的低壓差電 壓調(diào)節(jié)器的高精度。
綜上所述，通過本發(fā)明的上述實(shí)施例，提供了低壓差電壓調(diào)節(jié)器，解決了目前的低壓差 電壓調(diào)節(jié)器無法集成到一個(gè)芯片中，并且低壓差電壓調(diào)節(jié)器不穩(wěn)定的問題，簡(jiǎn)化了頻率補(bǔ)償 電路的復(fù)雜度，減少了補(bǔ)償電容的數(shù)目，降低了補(bǔ)償電容的數(shù)值，提高了精度，使其能夠集 成到一個(gè)芯片中。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員 來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等 同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種低壓差電壓調(diào)節(jié)器，其特征在于，所述低壓差電壓調(diào)節(jié)器包括誤差放大器，所述誤差放大器為一級(jí)折疊共源共柵放大器，接收參考電壓和反饋節(jié)點(diǎn)處的反饋電壓，根據(jù)所述參考電壓和所述反饋電壓產(chǎn)生控制電壓；與所述誤差放大器耦接并接收所述控制電壓的輸出放大器，所述輸出放大器包括串聯(lián)的一個(gè)晶體管和兩個(gè)分壓電阻，根據(jù)所述控制電壓產(chǎn)生輸出電壓和所述反饋電壓；與所述誤差放大器和所述輸出放大器分別耦接的頻率補(bǔ)償電路，所述頻率補(bǔ)償電路包括由至少一個(gè)晶體管構(gòu)成的壓控電流源電路和與所述壓控電流源電路耦接的至少一個(gè)補(bǔ)償電容，所述頻率補(bǔ)償電路接收電源電壓，產(chǎn)生抵消輸出電壓的節(jié)點(diǎn)處的極點(diǎn)的零點(diǎn)。
2.根據(jù)權(quán)利要求l所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述一級(jí)折疊共源共柵放大器包括第一P溝道晶體管，其柵極接收第一偏置電壓，其源極接收電源電壓；第二P溝道晶體管，其源極連接所述第一P溝道晶體管的漏極，其柵極接收所述反饋電壓；第三P溝道晶體管，其源極連接所述第一P溝道晶體管的漏極，其柵極接收參考電壓；第四P溝道晶體管，其源極接收電源電壓；第五P溝道晶體管，其源極接收電源電壓；第六P溝道晶體管，其源極連接所述第四P溝道晶體管的漏極，其柵極接收第四偏置電壓，其漏極與所述第四P溝道晶體管的柵極和所述第五P溝道晶體管的柵極相連接；第七P溝道晶體管，其源極與所述第五P溝道晶體管的漏極相連接，其柵極接收所述第四偏置電壓；第一N溝道晶體管，其源極接地，其柵極接收第二偏置電壓，其漏極與所述第二P溝道晶體管的漏極相連接；第二N溝道晶體管，其源極接地，其柵極接收所述第二偏置電壓，其漏極與所述第三P溝道晶體管的漏極相連接；第三N溝道晶體管，其源極與所述第一N溝道晶體管的漏極相連接，其柵極接收第三偏置電壓，其漏極與所述第六P溝道晶體管的漏極相連接；第四N溝道晶體管，其源極與所述第二N溝道晶體管的漏極相連接，其柵極接收所述第三偏置電壓，其漏極與所述第七P溝道晶體管的漏極相連接；其中，所述第七P溝道晶體管的漏極與所述第四N溝道晶體管的漏極相連的節(jié)點(diǎn)處產(chǎn)生所述誤差放大器的控制電壓。
3.根據(jù)權(quán)利要求2所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述輸出放大器包括第八P溝道晶體管，其源極接收電源電壓，其柵極接收所述控制電壓，其漏極輸出所述輸出電壓；第一電阻，其一端連接所述第八P溝道晶體管的漏極，另一端與所述第二P溝道晶體管的柵極相連接；第二電阻，其一端連接所述第二P溝道晶體管的柵極，另一端接地；所述第一電阻與所述第二電阻相連接的反饋節(jié)點(diǎn)處的反饋電壓反饋到所述第二P溝道晶體管的柵極。
4.根據(jù)權(quán)利要求3所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述輸出放大器還包括可片上集成的電容，其一端連接所述第八P溝道晶體管的漏極，另一端接地。
5.根據(jù)權(quán)利要求4所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述可片上集成的電容為30pF至50pF。
6.根據(jù)權(quán)利要求4所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述頻率補(bǔ)償電路包括第五N溝道晶體管，其柵極接收所述第二偏置電壓，其源極接地；第六N溝道晶體管，其柵極接收所述第二偏置電壓，其源極接地；第七N溝道晶體管，其柵極接收所述輸出電壓，其源極與所述第六N溝道晶體管的漏極相連接；補(bǔ)償電容，其一端與所述第六N溝道晶體管的漏極相連接，其另一端接地；第九P溝道晶體管，其柵極接收所述第四偏置電壓，其漏極與所述第五N溝道晶體管的漏極相連接；第十P溝道晶體管，其柵極接收所述第四偏置電壓，其漏極與所述第七N溝道晶體管的漏極相連接；第十一P溝道晶體管，其柵極與所述第十P溝道晶體管的漏極相連接，其漏極與所述第九P溝道晶體管的源極相連接，其源極接收電源電壓；第十二P溝道晶體管，其柵極與所述第十P溝道晶體管的漏極相連接，其漏極與所述第十P溝道晶體管的源極相連接，其源極接收電源電壓。
7.根據(jù)權(quán)利要求6所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述補(bǔ)償電容小于lpF。
8.根據(jù)權(quán)利要求2-7中任一項(xiàng)所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述P溝道晶體管為PM0S晶體管，所述N溝道晶體管為NMOS晶體管。
9.根據(jù)權(quán)利要求l-7中任一項(xiàng)所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述誤差放大器、輸出放大器和頻率補(bǔ)償電路集成在一個(gè)芯片中。
10.根據(jù)權(quán)利要求8所述的低壓差電壓調(diào)節(jié)器，其特征在于，所述誤差放大器、輸出放大器和頻率補(bǔ)償電路集成在一個(gè)芯片中。
全文摘要
本發(fā)明公開了一種低壓差電壓調(diào)節(jié)器，屬于電子電路技術(shù)領(lǐng)域。所述低壓差電壓調(diào)節(jié)器包括誤差放大器，誤差放大器為一級(jí)折疊共源共柵放大器；與誤差放大器耦接并接收控制電壓的輸出放大器，輸出放大器包括串聯(lián)的一個(gè)晶體管和兩個(gè)分壓電阻；與誤差放大器和輸出放大器分別耦接的頻率補(bǔ)償電路，頻率補(bǔ)償電路包括由至少一個(gè)晶體管構(gòu)成的壓控電流源電路和與壓控電流源電路耦接的至少一個(gè)補(bǔ)償電容。通過本發(fā)明的低壓差電壓調(diào)節(jié)器，可以解決目前電壓調(diào)節(jié)器的補(bǔ)償電容比較大，無法片上集成的問題，并且可以提供可全芯片集成的低壓差電壓調(diào)節(jié)器，該低壓差電壓調(diào)節(jié)器具有很好的電壓抑制比特性，減少的補(bǔ)償電容的數(shù)目，簡(jiǎn)化的補(bǔ)償電路。
文檔編號(hào)G05F1/56GK101667046SQ20091030786
公開日2010年3月10日 申請(qǐng)日期2009年9月28日 優(yōu)先權(quán)日2009年9月28日
發(fā)明者周玉梅, 蔣見花, 高雷聲 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所