專利名稱：帶有驅(qū)動(dòng)超馳的電壓調(diào)節(jié)器的制作方法
帶有驅(qū)動(dòng)超馳的電壓調(diào)節(jié)器些旦 冃眾諸如微處理器之類的集成電路正變得更加復(fù)雜，在更嚴(yán)格的性能參數(shù) 下工作，同時(shí)被要求在更嚴(yán)格的性能參數(shù)下更高效地工作。它們通常由提供經(jīng)調(diào)節(jié)的供電電壓的一個(gè)或多個(gè)電壓調(diào)節(jié)器(VR)電路供電。因?yàn)槲⑻?理器的負(fù)載需求會(huì)突然地和迅速地變化，所以提供能夠在這樣的環(huán)境中提 供足夠供電的VR解決方案是有挑戰(zhàn)性的。因此，需要改進(jìn)的VR解決方案。附圖簡(jiǎn)述作為示例而不是作為限制地在附圖的各圖中說(shuō)明了本發(fā)明的實(shí)施例， 其中相同的附圖標(biāo)記指代相同的元件。

圖1是根據(jù)一些實(shí)施例的具有相關(guān)聯(lián)的VR系統(tǒng)的多核微處理器系統(tǒng) 的框圖。圖2是根據(jù)一些實(shí)施例的微處理器集成電路封裝的橫截面圖。圖3是根據(jù)一些實(shí)施例的具有時(shí)鐘超馳(clock override)能力的電壓調(diào)節(jié)器電路的示意圖。圖4是根據(jù)一些實(shí)施例的具有耦合到集成電壓調(diào)節(jié)器的多核微處理器的計(jì)算機(jī)系統(tǒng)的框圖。詳細(xì)描述在本文中提出了使電壓調(diào)節(jié)器能針對(duì)到來(lái)的負(fù)載變化作出調(diào)節(jié)的技 術(shù)。在一些實(shí)施例中，諸如具有相關(guān)聯(lián)的時(shí)鐘信號(hào)的微處理器核心之類的 功能塊由至少一個(gè)開關(guān)型電壓調(diào)節(jié)器供電。當(dāng)該功能塊將要求功率電平增 大時(shí)，相關(guān)聯(lián)的時(shí)鐘被設(shè)置成超馳它們的較低頻率的普通驅(qū)動(dòng)信號(hào)來(lái)驅(qū)動(dòng) 至少一個(gè)調(diào)節(jié)器開關(guān)。因此，充分地先于負(fù)載變化(例如，正好在其之前) 在較高頻率下驅(qū)動(dòng)開關(guān)，以減小否則會(huì)出現(xiàn)的下降量(amountofdroop)。圖1大致示出根據(jù)一些實(shí)施例的具有集成電壓調(diào)節(jié)器(IVR)系統(tǒng)的多 核微處理器，其中集成電壓調(diào)節(jié)器系統(tǒng)具有時(shí)鐘超馳能力。該微處理器包括耦合到公共多核主控制器102以執(zhí)行諸如工作負(fù)荷分配(work load allocation)、環(huán)境管理等等不同管理任務(wù)的四個(gè)域核心(domain core) (104 A 到104 D)。在一些實(shí)施例中，域核心104和主控制器102是普通微處理器 管芯的一部分。所描述的電壓調(diào)節(jié)器系統(tǒng)包括四個(gè)域VR子系統(tǒng)(域VR114A到114D) 和耦合到各個(gè)域VR的主控制器112，其中域VR子系統(tǒng)一一對(duì)應(yīng)各個(gè)域核 心104。各個(gè)域VR114耦合到相關(guān)聯(lián)的域核心104以為其提供經(jīng)調(diào)節(jié)的供 電電壓VCC，并從其接收核心時(shí)鐘信號(hào)(CLK)和超馳控制信號(hào)(CTRL)。 例如，域VR 114A將供電電壓VCCA提供給域核心104A并從其接收時(shí)鐘 信號(hào)CLKa和超馳控制信號(hào)CTRLA。(注意，在替換實(shí)施例中，超馳控制 信號(hào)可來(lái)自主控制器或來(lái)自一些其它源，它們直接或間接地察覺(jué)到即將來(lái) 臨的會(huì)對(duì)電壓調(diào)節(jié)器域引起下降的負(fù)載變化。)各個(gè)域VR 114包括可選擇地耦合到一起的一個(gè)或多個(gè)分立電壓調(diào)節(jié) 器，以取決于負(fù)載需求使用不同的VR組合來(lái)可選擇地提供不同的電流水 平。例如，域VR之一實(shí)際上可能包括并聯(lián)耦合到一起且分別具有3安培 電流能力的八個(gè)分立VR，以取決于域核心負(fù)載的需求提供0到24安培。 分立VR可耦合到一起，或者它們可分配在核心附近以便在不同的位置耦 合到供電軌，例如在核心上均勻分布。在一些實(shí)施例中，域VR114是與包 含域核心104的多核處理器管芯分離的普通集成VR(IVR)管芯的一部分。 然而，應(yīng)當(dāng)理解電壓調(diào)節(jié)器和域核心或相關(guān)聯(lián)的域VR和核心可在同一芯 片上或在不同的芯片組合上。參考圖2，示出了多核微處理器集成電路(IC)封裝的橫截面圖。它 包括集成電壓調(diào)節(jié)器(IVR)管芯202和多核微處理器管芯204。 IVR管芯 202嵌入封裝襯底201內(nèi)，而微處理器管芯安裝到襯底201而且正對(duì)IVR 管芯202以使信號(hào)傳導(dǎo)高效。(注意，實(shí)際上管芯可能或可能不相互接觸。 它們可在遍及它們毗鄰表面部分的一些或全部上具有夾在它們之間的一種 或多種其它材料。這樣的材料可用于結(jié)構(gòu)穩(wěn)定性、傳熱目的等。)如上所述，IVR管芯202可包括一個(gè)或多個(gè)域VR，而處理器管芯204 可包括一個(gè)或多個(gè)域核心。按此封裝配置，在管芯相互鄰近安裝的情況下， VR域的電路元件可設(shè)置得更靠近它們關(guān)聯(lián)的域核心元件。這可允許充分的 導(dǎo)電路徑(例如，通過(guò)焊料凸點(diǎn)或其它觸點(diǎn))來(lái)將相對(duì)大量的電流傳導(dǎo)至 域核心。(應(yīng)當(dāng)理解的是，利用一個(gè)或多個(gè)管芯來(lái)實(shí)現(xiàn)域核心和VR的任 一合適的封裝配置可被實(shí)現(xiàn)且在本發(fā)明的范圍內(nèi)。例如，IVR管芯可在處 理器管芯"上面"而不是在它"下面"?；蛘咚舌徑幚砥鞴苄荆糠值嘏c其 相對(duì)，或它們可以是同一管芯的部分。參考圖3，描述了具有時(shí)鐘超馳能力的示例電壓調(diào)節(jié)器電路300。電壓 調(diào)節(jié)器300是具有N個(gè)開關(guān)(S,到SN)部分和N個(gè)輸出部分的多相(N相) 開關(guān)調(diào)節(jié)器，其中N個(gè)輸出部分包括在解耦電容C處在公共輸出(VCC) 處耦合到一起的電感器L,到Lw。為了簡(jiǎn)便大致地示出了開關(guān)(S,到Sn), 而如本領(lǐng)域公知，開關(guān)(S,到Sn)可包括諸如驅(qū)動(dòng)器件和推、挽、或推挽 配置的晶體管之類的任意適合的電路元件。同樣，電感器L,到LN可包括 為了提高效率而至少一定程度耦合到一起的電感器和/或變壓器的任意合適 組合。例如，在一些實(shí)施例中，它們可利用在IVR管芯外殼VR 300內(nèi)制 造的磁性材料耦合到一起的電感器來(lái)實(shí)現(xiàn)。電壓調(diào)節(jié)器300還包括如所示地耦合到一起的VR控制器302、核心時(shí) 鐘驅(qū)動(dòng)器304、同步電路306,到306N、以及2:1復(fù)用器308!到308N。 VR 控制器302接收時(shí)鐘信號(hào)(VRCLK)，并根據(jù)其產(chǎn)生彼此相位適當(dāng)偏移的 N個(gè)驅(qū)動(dòng)信號(hào)(Z1到ZN)以驅(qū)動(dòng)開關(guān)S,到SN來(lái)產(chǎn)生經(jīng)調(diào)節(jié)的輸出電壓 VCC。 VR時(shí)鐘信號(hào)可以是為了高效產(chǎn)生VCC的具有合適頻率(例如，在 從10 MHz到250 MHz的范圍中)的常規(guī)的時(shí)鐘信號(hào)。通常驅(qū)動(dòng)信號(hào)與VR CLK的頻率一致，但這不是必需的，例如它們可從VRCLK的分頻或復(fù)用 版本派生而來(lái)。如本領(lǐng)域所公知的，VR控制器302控制驅(qū)動(dòng)信號(hào)的占空比 以增大或減小提供給負(fù)載的電流量來(lái)調(diào)節(jié)VCC。將分離的驅(qū)動(dòng)信號(hào)分別提供給相關(guān)聯(lián)的同步電路306i，而同步電路306i 也從相關(guān)聯(lián)的核心(例如，由電壓調(diào)節(jié)器300供電的核心)接收核心時(shí)鐘 (核心CLK)信號(hào)。通常，核心CLK信號(hào)的頻率會(huì)大于驅(qū)動(dòng)信號(hào)的頻率(或多個(gè)頻率)，例如，大4倍到20倍。各個(gè)同步電路306i使其進(jìn)入驅(qū)動(dòng)信號(hào) 和核心時(shí)鐘信號(hào)的邊緣同步，并提供第一和第二同相驅(qū)動(dòng)信號(hào)(Dc和Dv) 作為輸出，但Dic的頻率大于Div的頻率。同步電路306可由任意合適的電 路元件組合形成，該電路元件包括但不限于鎖相環(huán)、延遲鎖定環(huán)、邏輯門 等等。來(lái)自各個(gè)同步電路的驅(qū)動(dòng)信號(hào)(Dic、 Div)被饋送至相關(guān)聯(lián)的2:1 復(fù)用器308i，然后將復(fù)用器308i的輸出提供給開關(guān)Si中相關(guān)聯(lián)的一個(gè)。還 將例如來(lái)自相關(guān)聯(lián)核心的控制信號(hào)(CTRL)提供給各個(gè)復(fù)用器308，用作 選擇Dv驅(qū)動(dòng)信號(hào)還是更快的Dc驅(qū)動(dòng)信號(hào)的控制。(注意在一些實(shí)施例中， 不一定總是要將核心時(shí)鐘信號(hào)提供給其同步器。例如，在適當(dāng)?shù)那闆r下其 可被選通和禁用以省電。那么在此情況下，同步器應(yīng)當(dāng)具有適當(dāng)?shù)碾娐酚?來(lái)使驅(qū)動(dòng)信號(hào)通過(guò)至其相關(guān)聯(lián)的復(fù)用器或其等價(jià)物，即使沒(méi)有施加核心時(shí) 鐘。)在工作中，較慢的Dv驅(qū)動(dòng)信號(hào)(多相) 一般被選擇用于穩(wěn)態(tài)操作，并 根據(jù)已知技術(shù)和方法來(lái)工作。因此，核心控制信號(hào)一般控制復(fù)用器選擇Dv 驅(qū)動(dòng)信號(hào)。另一方面，當(dāng)核心將需要額外的功率時(shí)(例如，因?yàn)閷⒁褂?邏輯部分)，核心控制信號(hào)致使復(fù)用器選擇核心驅(qū)動(dòng)信號(hào)(Dc)代替較慢 的VR驅(qū)動(dòng)信號(hào)(Dv)。在一些實(shí)施例中，較快的核心時(shí)鐘驅(qū)動(dòng)被激活一 段時(shí)間，該段時(shí)間充分長(zhǎng)以阻止VCC的不合理下降，但同時(shí)充分短以防止 不穩(wěn)定性。在一些實(shí)施例中，僅針對(duì)足以引起不合理下降的負(fù)載變化激活 核心時(shí)鐘驅(qū)動(dòng)信號(hào)。即，對(duì)于微小負(fù)載變化不使用它。另外，控制信號(hào)可 來(lái)自除核心處理器之外的源。例如，它可來(lái)自察覺(jué)到電壓調(diào)節(jié)器上的負(fù)載 將要增大的控制器。參考圖4，示出了計(jì)算機(jī)系統(tǒng)的一個(gè)示例。所描述的系統(tǒng)一般包括耦 合到集成電壓調(diào)節(jié)器404的多核處理器402和存儲(chǔ)器406。在一些實(shí)施例中， 可如上所述地配置處理器402和IVR404。可按照不同的形式實(shí)現(xiàn)計(jì)算機(jī)系 統(tǒng)。S卩，它可被實(shí)現(xiàn)在單芯片模塊、電路板、或具有多個(gè)電路板的機(jī)箱中。 同樣，它可以組成一個(gè)或多個(gè)完整的計(jì)算機(jī)，或者它可以組成在計(jì)算系統(tǒng) 內(nèi)有用的組件。本發(fā)明不限于所描述的實(shí)施例，而可通過(guò)所附權(quán)利要求的精神和范圍內(nèi)的修改和變化來(lái)實(shí)現(xiàn)。例如，應(yīng)當(dāng)理解的是，本發(fā)明可適用于與所有類 型的半導(dǎo)體集成電路("IC")芯片一起使用。這些IC芯片的示例包括但不
限于處理器、控制器、芯片組組件、可編程邏輯陣列(PLA)、存儲(chǔ)器芯
片、網(wǎng)絡(luò)芯片等等。
而且，應(yīng)當(dāng)理解雖然已給出了示例尺寸/模型/值/范圍，但本發(fā)明不限 于此。隨著制造技術(shù)(例如，光刻)隨時(shí)間成熟，期望能制造出較小尺寸 的器件。此外，為了說(shuō)明和討論的簡(jiǎn)單，以及不致使本發(fā)明顯得晦澀難懂，
在附圖中可能或可能沒(méi)有示出公知的至IC芯片和其它組件的供電/接地連 接。此外，為了避免使本發(fā)明顯得晦淫難懂，而且考慮到關(guān)于這樣的框圖 安排的詳細(xì)說(shuō)明嚴(yán)重依賴于要實(shí)現(xiàn)本發(fā)明的平臺(tái)這樣的事實(shí)，即這些詳細(xì) 說(shuō)明應(yīng)在本領(lǐng)域的技術(shù)人員的能力范圍內(nèi)，所以按照框圖形式示出了各種 安排。在陳述了特定細(xì)節(jié)(例如，電路)來(lái)描述本發(fā)明的示例實(shí)施例的情 形中，對(duì)本領(lǐng)域普通技術(shù)人員顯而易見(jiàn)的是，可在沒(méi)有這些特定細(xì)節(jié)的情 況下或利用其變體實(shí)現(xiàn)本發(fā)明。因此本說(shuō)明書應(yīng)被認(rèn)為是說(shuō)明性的而不是 限制性的。
權(quán)利要求
1.一種裝置，包括利用從VR時(shí)鐘派生的驅(qū)動(dòng)信號(hào)進(jìn)行開關(guān)的開關(guān)電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器用來(lái)向具有相關(guān)聯(lián)的功能時(shí)鐘的功能電路提供供電，所述功能時(shí)鐘的頻率高于所述VR時(shí)鐘，所述驅(qū)動(dòng)信號(hào)將響應(yīng)于來(lái)自所述功能電路的控制信號(hào)從所述功能時(shí)鐘信號(hào)派生。
2. 如權(quán)利要求1所述的裝置，其特征在于，所述功能電路是微處理器核心。
3. 如權(quán)利要求2所述的裝置，其特征在于，當(dāng)所述供電上的核心負(fù)載將 要增大時(shí)所述微處理器核心發(fā)出所述控制信號(hào)。
4. 如權(quán)利要求3所述的裝置，其特征在于，當(dāng)所述供電上的核心負(fù)載將 要增大超過(guò)閾值時(shí)所述核心發(fā)出所述控制信號(hào)。
5. 如權(quán)利要求1所述的裝置，其特征在于，還包括用來(lái)使所述功能時(shí)鐘 和所述VR時(shí)鐘同步的同步電路。
6. 如權(quán)利要求5所述的裝置，其特征在于，所述同步電路提供從所述VR 時(shí)鐘信號(hào)派生的第一驅(qū)動(dòng)信號(hào)和從所述功能時(shí)鐘信號(hào)派生的第二驅(qū)動(dòng)信號(hào)，所 述第一和第二驅(qū)動(dòng)信號(hào)彼此邊緣同步，而且所述第二驅(qū)動(dòng)信號(hào)的頻率高于所述 第一驅(qū)動(dòng)信號(hào)。
7. 如權(quán)利要求1所述的裝置，其特征在于，所述電壓調(diào)節(jié)器是多相開關(guān) 型電壓調(diào)節(jié)器，所述驅(qū)動(dòng)信號(hào)包括彼此異相的多個(gè)驅(qū)動(dòng)信號(hào)。
8. 如權(quán)利要求1所述的裝置，其特征在于，所述VR和功能電路是普通 集成電路封裝的一部分。
9. 如權(quán)利要求8所述的裝置，其特征在于，所述功能電路和所述電壓調(diào) 節(jié)器的至少一部分在分立的管芯上。
10. 如權(quán)利要求l所述的裝置，其特征在于，在充分短的一段時(shí)間內(nèi)，所 述驅(qū)動(dòng)信號(hào)從所述功能時(shí)鐘信號(hào)派生以保持穩(wěn)定性。
11. 一種裝置，包括具有至少一個(gè)開關(guān)的開關(guān)電壓調(diào)節(jié)器，用來(lái)產(chǎn)生提供給功能電路的輸出電壓，當(dāng)所述功能電路將需要增大的電流時(shí)，所述至少一個(gè)開關(guān)由較高頻率的驅(qū) 動(dòng)信號(hào)驅(qū)動(dòng)以抑制所述輸出電壓的下降。
12. 如權(quán)利要求11所述的裝置，其特征在于，所述功能電路是微處理器 核心。
13. 如權(quán)利要求12所述的裝置，其特征在于，當(dāng)供電上的核心負(fù)載將增 大時(shí)，所述微處理器核心向所述電壓調(diào)節(jié)器發(fā)出控制信號(hào)以利用所述較高頻率 的驅(qū)動(dòng)信號(hào)。
14. 如權(quán)利要求13所述的裝置，其特征在于，當(dāng)所述核心將需要增大的 電流時(shí)所述核心發(fā)出所述控制信號(hào)。
15. 如權(quán)利要求11所述的裝置，其特征在于，還包括用來(lái)使所述較高頻 率的驅(qū)動(dòng)信號(hào)與一般用來(lái)驅(qū)動(dòng)所述至少一個(gè)開關(guān)的較低頻率的信號(hào)同步的同 步電路。
16. 如權(quán)利要求11所述的裝置，其特征在于，所述VR和功能電路是普 通集成電路封裝的一部分。
17. 如權(quán)利要求16所述的裝置，其特征在于，所述功能電路和所述電壓 調(diào)節(jié)器的至少一部分在分立的管芯上。
18. 如權(quán)利要求11所述的裝置，其特征在于，所述較高頻率的驅(qū)動(dòng)信號(hào) 在任意給定時(shí)間激活充分短的一段時(shí)間以保持穩(wěn)定性。
19. 一種系統(tǒng)，包括具有耦合到普通供電輸出以提供經(jīng)調(diào)節(jié)的電壓的電壓調(diào)節(jié)器的電壓調(diào)節(jié) 器域；以及耦合到所述域以接收所述經(jīng)調(diào)節(jié)的電壓的處理器核心，控制所述電壓調(diào)節(jié) 器域使其由頻率高于普通驅(qū)動(dòng)信號(hào)的信號(hào)驅(qū)動(dòng)，以抑制所述經(jīng)調(diào)節(jié)的電壓的不 合理下降；以及耦合到所述處理器核心以為所述處理器核心提供外部系統(tǒng)存儲(chǔ)器的存儲(chǔ) 設(shè)備。
20. 如權(quán)利要求19所述的系統(tǒng)，其特征在于，還包括耦合到所述電壓調(diào) 節(jié)器域以為其供電的電源。
21. 如權(quán)利要求19所述的系統(tǒng)，其特征在于，還包括控制器，當(dāng)所述電壓調(diào)節(jié)器域的負(fù)載將要充分增大時(shí)所述控制器控制所述電壓調(diào)節(jié)器域以使其 由所述較高頻率信號(hào)而不是所述普通信號(hào)驅(qū)動(dòng)。
全文摘要
在本文中提出了使電壓調(diào)節(jié)器能針對(duì)來(lái)到的負(fù)載變化作出調(diào)節(jié)的技術(shù)。在一些實(shí)施例中，諸如具有相關(guān)聯(lián)的時(shí)鐘信號(hào)的微處理器核心之類的功能塊由至少一個(gè)開關(guān)型電壓調(diào)節(jié)器供電。當(dāng)該功能塊將要求功率電平增大時(shí)，相關(guān)聯(lián)的時(shí)鐘被設(shè)置成超馳它們較低頻率的普通驅(qū)動(dòng)信號(hào)來(lái)驅(qū)動(dòng)至少一個(gè)調(diào)節(jié)器開關(guān)。因此，充分地先于負(fù)載改變(例如，正好在其之前)在較高頻率下驅(qū)動(dòng)開關(guān)，以減小否則會(huì)出現(xiàn)的下降量。
文檔編號(hào)G05F1/10GK101517507SQ200780035313
公開日2009年8月26日 申請(qǐng)日期2007年9月24日 優(yōu)先權(quán)日2006年9月28日
發(fā)明者T·迪伯尼, T·阿爾德里奇 申請(qǐng)人:英特爾公司