專利名稱：發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種發(fā)電機(jī)的控制裝置，尤其是涉及一種發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器。屬于電力自動(dòng)化技術(shù)領(lǐng)域。
背景技術(shù)：
在發(fā)電機(jī)勵(lì)磁調(diào)節(jié)過程中，常常需要完成各種外部設(shè)備的控制及信息處理，包括模擬量采集、開入開出、周期相位測(cè)量、同步捕捉、脈沖觸發(fā)、脈沖檢測(cè)以及現(xiàn)場(chǎng)監(jiān)視等。目前，為了完成這類外設(shè)管理，需要多種邏輯接口電路，這就增加了裝置的復(fù)雜性，使之調(diào)試難度大、不易維護(hù)且擴(kuò)展性差；同時(shí)，外設(shè)任務(wù)具有突發(fā)性和頻發(fā)性的特點(diǎn)，若均直接與CPU相關(guān)聯(lián)，將大大降低CPU的效率，降低CPU體系的穩(wěn)固性，影響發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的安全可靠運(yùn)行。

發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種采用可編程邏輯器件作為管理器的實(shí)物載體的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，從而提高勵(lì)磁調(diào)節(jié)裝置的運(yùn)行可靠性。
目前，大規(guī)?？删幊踢壿嬈骷哂斜姸鄡?yōu)點(diǎn)，其容量大，應(yīng)用比較靈活，電路配置簡單，全硬件的操作方式可以滿足設(shè)備的全速運(yùn)行。如果能將勵(lì)磁調(diào)節(jié)中涉及到的外設(shè)控制部分盡可能的集成起來，由可編程邏輯器件實(shí)現(xiàn)統(tǒng)一調(diào)度管理，那將大量取消原先的各種邏輯接口電路，簡化裝置電路結(jié)構(gòu)，同時(shí)使CPU擺脫頻繁的外部事務(wù)中斷，專注于勵(lì)磁調(diào)節(jié)規(guī)律的運(yùn)算，提高CPU體系的穩(wěn)固性，進(jìn)而大大提高勵(lì)磁調(diào)節(jié)裝置的可靠性。
為了解決現(xiàn)有技術(shù)的不足，根據(jù)上述設(shè)計(jì)思想，本發(fā)明是通過以下的技術(shù)方案來實(shí)現(xiàn)的一種發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于其基于可編程邏輯器件，包括8個(gè)功能模塊以及3個(gè)分址RAM，所述的8個(gè)功能模塊分別為同步采樣模塊1、周期相位測(cè)量模塊2、開入采樣模塊3、脈沖生成模塊4、脈沖檢測(cè)模塊8、邏輯組合模塊9、CPU監(jiān)視模塊10和AD監(jiān)視模塊11。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的同步采樣模塊1能根據(jù)被測(cè)信號(hào)的周期進(jìn)行多點(diǎn)同步采樣控制，采樣結(jié)果保存在RAM5中，中斷信號(hào)由該單元給出，多次采樣后給出中斷，使CPU 12統(tǒng)一處理。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的多次采樣后給出中斷，其中斷頻率可以根據(jù)需要進(jìn)行調(diào)整。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的周期相位測(cè)量模塊2可進(jìn)行多路3相信號(hào)的周期及相位測(cè)量，測(cè)量結(jié)果由中斷信號(hào)控制保存至RAM 6中，并可提供給其它功能模塊。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的開入采樣模塊3采用總線分時(shí)復(fù)用的方法由中斷信號(hào)控制對(duì)開入信號(hào)進(jìn)行定時(shí)采樣，并將采樣結(jié)果保存至RAM 6中。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的脈沖生成模塊4可同時(shí)捕捉6相同步換相點(diǎn)，根據(jù)捕捉結(jié)果及觸發(fā)角生成6相觸發(fā)單脈沖。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的邏輯組合模塊9將6相單脈沖按全控橋的觸發(fā)邏輯組合成6相雙脈沖，輸出至放大電路13。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的脈沖檢測(cè)模塊8測(cè)量放大電路13回送的6相雙脈沖的實(shí)際送出角度，并和與之對(duì)應(yīng)相的應(yīng)發(fā)角度一起保存至RAM 7中。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的CPU監(jiān)視模塊10通過監(jiān)視CPU 12的定時(shí)訪問及寫入的數(shù)據(jù)，判斷CPU 12是否程序死機(jī)，以給出切換信號(hào)；所述的AD監(jiān)視模塊11通過監(jiān)視外設(shè)AD芯片的響應(yīng)脈沖是否存在、脈寬是否正常來判斷AD芯片工作是否正常。
前述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的3個(gè)分址RAM中，分址RAM 5保存歷史采樣值，分址RAM 6保存周期、相位值以及開入量，分址RAM 7保存6相觸發(fā)角的應(yīng)發(fā)值及其對(duì)應(yīng)的檢測(cè)值；3個(gè)分址RAM由CPU 12統(tǒng)一進(jìn)行讀寫操作。
本發(fā)明的有益效果是本發(fā)明可以顯著降低CPU的中斷密度及事務(wù)負(fù)擔(dān)，簡化裝置硬件邏輯結(jié)構(gòu)，提高裝置可靠性和CPU體系的穩(wěn)固性，便于使用、維護(hù)和升級(jí)。


圖1為本發(fā)明的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器在FPGA上實(shí)現(xiàn)的一個(gè)實(shí)施例的示意圖。
具體實(shí)施例方式
圖1為本發(fā)明的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器在FPGA上實(shí)現(xiàn)的一個(gè)實(shí)施例的示意圖。以下結(jié)合附圖對(duì)本發(fā)明作具體的介紹。
如圖1所示，本發(fā)明共包括8個(gè)獨(dú)立功能模塊和3個(gè)分址RAM。8個(gè)功能模塊分別為同步采樣模塊1、周期相位測(cè)量模塊2、開入采樣模塊3、脈沖生成模塊4、脈沖檢測(cè)模塊8、邏輯組合模塊9、CPU監(jiān)視模塊10和AD監(jiān)視模塊11。同步采樣模塊1能根據(jù)被測(cè)信號(hào)的周期進(jìn)行多點(diǎn)同步采樣控制，其采樣率由被測(cè)信號(hào)的周期實(shí)時(shí)轉(zhuǎn)換所得，采樣結(jié)果保存在RAM 5中，中斷信號(hào)由該單元給出，中斷密度可根據(jù)要求進(jìn)行調(diào)整，多次采樣后給出中斷，使CPU 12統(tǒng)一處理。周期相位測(cè)量模塊2可進(jìn)行多路3相信號(hào)的周期及相位測(cè)量，其中傳輸至同步采樣模塊1的信號(hào)周期值是其根據(jù)被測(cè)信號(hào)的重要等級(jí)而自主選擇的，這樣即使一部分待測(cè)信號(hào)消失，同步采樣模塊1仍然能保持同步工作，周期相位測(cè)量模塊2的測(cè)量結(jié)果由中斷信號(hào)控制保存至RAM 6中，同時(shí)其結(jié)果可提供給其它功能模塊；為減少數(shù)據(jù)總線數(shù)量，開入采樣模塊3采用總線分時(shí)復(fù)用的方法由中斷信號(hào)控制對(duì)開入信號(hào)進(jìn)行定時(shí)采樣，并將采樣結(jié)果保存至RAM 6中；脈沖生成模塊4可根據(jù)輸入的三相同步方波信號(hào)，同時(shí)捕捉6相同步換相點(diǎn)，將該6相換相點(diǎn)滯后CPU給出的觸發(fā)角，即根據(jù)捕捉結(jié)果及觸發(fā)角得到6相觸發(fā)單脈沖；邏輯組合模塊9將脈沖生成模塊4產(chǎn)生的6相單脈沖按全控橋的觸發(fā)邏輯組合成6相雙脈沖，輸出至放大電路13；脈沖檢測(cè)模塊8獨(dú)立測(cè)量每一相回送的雙脈沖的實(shí)際角度，并和該測(cè)量相的應(yīng)發(fā)角度一起保存至RAM 7中；CPU12接收到中斷信號(hào)后會(huì)依次讀取所有的RAM并給出觸發(fā)角。CPU監(jiān)視模塊10通過監(jiān)視CPU 12的定時(shí)訪問及寫入的數(shù)據(jù)，判斷CPU 12是否程序死機(jī)，以給出切換信號(hào)；AD監(jiān)視模塊11通過監(jiān)視外設(shè)AD芯片的響應(yīng)脈沖是否存在以及脈寬是否正常來判斷AD芯片工作是否正常。3個(gè)分址RAM 5、6、7由CPU12統(tǒng)一進(jìn)行讀寫操作，RAM 6和RAM 7由中斷信號(hào)控制進(jìn)行數(shù)據(jù)刷新。
上述實(shí)施例不以任何形式限制本發(fā)明，凡采取等同替換或等效變換的方式所獲得的技術(shù)方案，均落在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于其基于可編程邏輯器件，包括8個(gè)功能模塊以及3個(gè)分址RAM，所述的8個(gè)功能模塊分別為同步采樣模塊(1)、周期相位測(cè)量模塊(2)、開入采樣模塊(3)、脈沖生成模塊(4)、脈沖檢測(cè)模塊(8)、邏輯組合模塊(9)、CPU監(jiān)視模塊(10)和AD監(jiān)視模塊(11)。
2.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的同步采樣模塊(1)能根據(jù)被測(cè)信號(hào)的周期實(shí)現(xiàn)多點(diǎn)同步采樣，多次采樣后給出中斷，使CPU(12)統(tǒng)一處理。
3.根據(jù)權(quán)利要求2所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的多次采樣后給出中斷，其中斷頻率可以根據(jù)需要進(jìn)行調(diào)整。
4.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的周期相位測(cè)量模塊(2)可進(jìn)行多路3相信號(hào)的周期及相位測(cè)量，并可提供給其它功能模塊。
5.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的開入采樣模塊(3)采用總線分時(shí)的復(fù)用方法對(duì)開入信號(hào)進(jìn)行定時(shí)采樣。
6.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的脈沖生成模塊(4)可同時(shí)捕捉6相同步換相點(diǎn)，根據(jù)捕捉結(jié)果及觸發(fā)角生成6相觸發(fā)單脈沖。
7.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的邏輯組合模塊(9)將6相單脈沖按全控橋的觸發(fā)邏輯組合成6相雙脈沖輸出至放大電路(13)。
8.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的脈沖檢測(cè)模塊(8)測(cè)量放大電路13回送的6相雙脈沖的實(shí)際送出角度，并和與之對(duì)應(yīng)相的應(yīng)發(fā)角度一起保存至RAM(7)中。
9.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的CPU監(jiān)視模塊(10)監(jiān)視CPU(12)是否程序死機(jī)，所述的AD監(jiān)視模塊(11)監(jiān)視AD芯片工作是否正常。
10.根據(jù)權(quán)利要求1所述的發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其特征在于所述的3個(gè)分址RAM中，分址RAM(5)保存歷史采樣值，分址RAM(6)保存周期、相位值以及開入量，分址RAM(7)保存6相觸發(fā)角的應(yīng)發(fā)值及其對(duì)應(yīng)的檢測(cè)值；3個(gè)分址RAM由CPU(12)統(tǒng)一進(jìn)行讀寫操作。
全文摘要
本發(fā)明涉及一種發(fā)電機(jī)勵(lì)磁調(diào)節(jié)裝置的外設(shè)管理器，其基于可編程邏輯器件，對(duì)同步及其它信號(hào)進(jìn)行測(cè)頻測(cè)相位，同步采樣模塊根據(jù)測(cè)頻結(jié)果進(jìn)行同步采樣控制及中斷信號(hào)的發(fā)出，周期相位測(cè)量模塊、開入采樣模塊由中斷信號(hào)控制將數(shù)據(jù)刷新至各自RAM中，脈沖生成模塊生成6相單脈沖，通過邏輯組合模塊輸出6相雙脈沖至放大電路，再回送至脈沖檢測(cè)模塊，以6相單脈沖為基準(zhǔn)測(cè)量各相回送雙脈沖的滯后角度，保存至RAM中，CPU接收到中斷信號(hào)后會(huì)依次讀取所有的RAM并給出觸發(fā)角，CPU監(jiān)視模塊和AD監(jiān)視模塊可以監(jiān)視CPU及AD芯片的異常行為。本發(fā)明可以顯著降低CPU的中斷密度及事務(wù)負(fù)擔(dān)，簡化裝置硬件邏輯結(jié)構(gòu)，提高裝置可靠性，便于使用、維護(hù)和升級(jí)。
文檔編號(hào)G05B19/05GK101056083SQ200710021828
公開日2007年10月17日 申請(qǐng)日期2007年4月30日 優(yōu)先權(quán)日2007年4月30日
發(fā)明者朱紅偉, 施一峰, 單華鵬, 彭鋼 申請(qǐng)人:國電南京自動(dòng)化股份有限公司