專利名稱：1v電源非線性糾正的高溫度穩(wěn)定性基準電壓源的制作方法
技術領域：
本發(fā)明涉及集成電路的電源，尤其是基準電壓源的溫度穩(wěn)定性技術領域。
背景技術：
電壓基準源在很多模擬電路和數(shù)?；旌想娐分斜粡V泛應用，例如A\D，D\A轉(zhuǎn)換器，存儲器等等。隨著工藝特征尺寸的不斷降低，考慮到器件的可靠性，電路工作所允許的電源電壓也必須逐步降低；同時，由于晶體管集成度的逐步提高，電路的功耗也必須加以限制。因而，在低電壓，低功耗和工作環(huán)境日益惡劣的條件下，電路系統(tǒng)對電壓基準源模塊的要求越來越嚴格。
對于傳統(tǒng)的帶隙基準源電路，1V電源電壓下，有兩個明顯的因素制約著電路的實現(xiàn)。一是帶隙基準源的輸出大約為1.2V，超出了電源電壓的范圍；另一個是基準源電路中用到的運算放大器(OPA)的輸入共模范圍受到限制。這兩個制約因素可以分別通過電流模式和電阻分壓的方法解決。一些1V電源電壓的基準源電路已經(jīng)被報道過，但是，這些基準源電路用到的是Bipolar或者是BiCMOS工藝，成本較高，如P.Malcovati，F(xiàn).Maloberti，et al.“Curvaturecompensated BiCMOS bandgap with 1-V supply voltage，”IEEE Journal of Solid-State Circuits，vol.37，pp.526-529，April 2002.另一些報道的CMOS基準源電路具有很高的溫度穩(wěn)定特性，但是對于具有溫度依賴的對數(shù)項，它們只是進行了一階、二階、或者是相應的曲線糾正，而并沒有全部的抵消掉該對數(shù)項，如Hironori Banba，Hitoshi Shiga，et al.“A CMOS Bandgap ReferenceCircuit with Sub-1-v Operation，”IEEE Journal of Solid-State Circuits，vol.34，no.5，May 1999.在本發(fā)明中，我們提出了電源電壓為1V的非線性糾正CMOS基準電壓源，試圖從根本上全部抵消關于溫度的對數(shù)項來獲的高的溫度穩(wěn)定性。電路的實現(xiàn)并沒有用到電阻分壓，而是采用了電平移位的方法，這樣可以盡量減少面積以及電阻帶來的溫度影響。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種通過全部抵消關于溫度的對數(shù)項來獲得1V電源非線性糾正的高溫度穩(wěn)定性的基準電壓源。
本發(fā)明的特征在于第1運算放大器(OPA1)，輸出端同時連接到MOS管(M0)和(M1)的柵極，而所述(M0)管、(M1)管的源極同時接電源VDD；所述第1運算放大器(OPA1)的正輸入端是節(jié)點(Vp)，該節(jié)點(Vp)在連接到(M0)管的漏極的同時，還通過電阻(R0)連接到PNP晶體管(Q0)的發(fā)射級，該(Q0)管的其余兩端接地；所述第1運算放大器(OPA1)的負輸入端是節(jié)點(Vn)，該節(jié)點(Vn)在連接到(M1)管的漏極的同時還連接到PNP晶體管(Q1)的發(fā)射極，該(Q1)管的其余兩端接地，由于第1運算放大器(OPA1)和MOS管(M0)、(M1)的反饋作用，使節(jié)點(VP)和節(jié)點(Vn)的電壓相等；第2運算放大器(OPA2)，輸出端接MOS管(M4)的柵極，該(M4)管的源極接電源VDD；所述第2運算放大器(OPA2)的負輸入端接所述節(jié)點(Vn)，所述第2運算放大器(OPA2)的正輸入端在接到所述(M4)管漏極的同時，還通過電阻(R1)接地；第3運算放大器(OPA3)，輸出端接MOS管(M7)的柵極，而該(M7)管的漏極反饋到第3運算放大器(OPA3)的正輸入端，第3運算放大器(OPA3)的正輸入端經(jīng)電阻(R2)接地，而負輸入端接PNP晶體管(Q2)的發(fā)射極，該(Q2)管的其余兩端接地；MOS管(M5)、(M2)，兩者的源極接電源VDD，而漏極在相連后接所述第3運算放大器(OPA3)的負輸入端，(M5)管的柵極接到所述第2運算放大器(OPA2)的輸出端，而(M2)管的柵極則接所述第1運算放大器(OPA1)的輸出端；MOS管(M8)、(M9)，該(M8)管的源極接電源VDD，而漏極同時接(M9)管的漏極和柵極，該(M9)管的源極接地；MOS管(M6)、(M10)，該(M6)管的源極接電源VDD，而柵極接到所述第2運算放大器(OPA2)的輸出端，同時該(M6)管的漏極接(M10)管的漏極，形成所述基準電壓源的輸出端Vbg，而(M10)管的柵極與所述(M9)管的柵極相連，但(M10)管的源極接地；MOS管(M3)，源極接電源VDD，柵極接所述第1運算放大器(OPA1)的輸出端，而該(M3)的漏極接到串接在所述輸出端Vbg和地之間的電阻(R3)和(R4)的中點；所述(R0)＝8kΩ～12kΩ；(R1)在所述通過(Q2)的電流基本不隨溫度T變化的條件下對溫度求導得到，R1=(η-x+Vg0-Vbe(Tr)VTr)R0lnn]]>其中，Vg0是0K時外推得到的pn結二極管電壓，Vbe(Tr)是在溫度Tr時基極與發(fā)射極之間的電壓，x是流過晶體管電流的溫度依賴參數(shù)，η是與溫度無關、而與工藝相關的參數(shù)，取值在3.6到4之間，VT＝kT/q是熱電壓，k是Boltzmann常數(shù)(1.38×10-23J/K)，q是電子電荷(1.6×10-19C)，T是絕對溫度，n是所述晶體管(Q0)和(Q1)的發(fā)射極面積之比；
(R2)在所述基準電壓源的輸出電流Ibg中溫度的對數(shù)項為零的條件下得到，R2=ηη-1R1]]>(R3)、(R4)根據(jù)要求的線性補償關系和所要求的輸出基準電壓得到，R4=(Vg0-Vbe(Tr))VbgVTrVg0lnnR0]]>R3=VbgVg0R1R2R2-R1-R4]]>本發(fā)明的優(yōu)點在于1.本發(fā)明中，采用了非線性糾正技術抵消了Vbe中的溫度非線性項，得到的基準電壓源具有很高的溫度穩(wěn)定性。
2.根據(jù)實際需要可改變核心電路中R3，R4的電阻值，基準源的輸出電壓就可以大范圍地變化，且都具有很高的溫度穩(wěn)定性，調(diào)節(jié)性好。
3.發(fā)明的基準電壓源電路可用標準的CMOS工藝實現(xiàn)，且在運算放大器中集成電平移位電路，代替了傳統(tǒng)的分壓電阻，節(jié)省了面積。
4.啟動電路實用有效，且易于控制，確保了上電之后核心電路能夠正確啟動。
5.所設計的帶隙基準源可用于低電源電壓的移動設備電路系統(tǒng)中。


圖1.非線性糾正的基準電壓源的電路圖；圖2.本發(fā)明采用的運算放大器的電路圖；圖3.本發(fā)明采用的啟動和偏置電路示意圖；圖4.1V電源下的基準電壓源的溫度特性曲線；圖5.基準電壓源輸出電壓隨電源電壓變化的特性曲線。
具體實施例方式
一個正向工作的雙極晶體管，其基極與發(fā)射極之間的電壓Vbe隨溫度的變化并不是線性的，其與溫度的變化關系可以表示為Vbe=Vg0-TTr[Vg0-Vbe(Tr)]-(η-x)VTln(TTr)---(1)]]>其中，Vg0是0K時外推得到的pn結二極管電壓，T是絕對溫度，Vbe(Tr)是在溫度Tr時基極與發(fā)射極之間的電壓，x是流過晶體管電流的溫度依賴參數(shù)，η是與溫度無關、而與工藝相關的參數(shù)，取值在3.6到4之間，VT＝kT/q是熱電壓，k是Boltzmann常數(shù)(1.38×10-23J/K)，q是電子電荷(1.6×10-19C)。溫度補償?shù)钠毡檗k法是在溫度Tr處對(1)式進行泰勒展開，于是，關于溫度的一階、二階和高階相關系數(shù)就可以得到。因而，可以采用對應的相反溫度依賴項來進行抵消。但是，我們的目的是從整體上就抵消掉非線性項，而并不進行泰勒展開，也就是幾乎完全地抵消Vbe中依賴溫度的對數(shù)項。
圖1是利用了非線性糾正技術的基準電壓源核心電路結構，包括3個OPA、匹配電流鏡、電阻和一些縱向PNP晶體管(CMOS標準工藝中可利用的寄生器件)。
雙極晶體管的集電極電流可以近似表達成Ic=IseqVbekT---(2)]]>其中，Ic是流過晶體管的電流，Is是反向飽和偏置電流，那么由(2)式可以得到基極與發(fā)射極之間的電壓為Vbe=VTlnIcIs---(3)]]>由圖1可知，由于運放OPA1以及MOS晶體管M0、M1的反饋作用，節(jié)點Vp和Vn處的電壓將是相等的。于是，利用(3)式我們可以得到一個與溫度成正比(PTAT)的電流如下式所示IPTAT=Vbe1-Vbe0R0=VTlnnR0---(4)]]>上式中n是晶體管Q0和Q1的發(fā)射極面積之比。同理可知，圖1中還有其它兩個反饋環(huán)路一是由OPA2、M4和R1組成；另一個是由OPA3、M7和R2組成。于是我們可以得到兩個具有負的溫度系數(shù)(CTAT)的電流表達式為ICTAT1=Vbe1R1---(5)]]>ICTAT2=Vbe2R2---(6)]]>將等式(1)分別代入到(5)，(6)兩式，于是CTAT電流就可以變換為
ICTAT1=1R1(Vg0-TTr(Vg0-Vbe1(Tr))-(η-x1)VTln(TTr))---(7)]]>ICTAT2=1R2(Vg0-TTr(Vg0-Vbe2(Tr))-(η-x2)VTln(TTr))---(8)]]>圖1中，流過晶體管Q1的是PTAT電流，于是可知x1＝1；同時，晶體管Q2的電流是流過M2的PTAT電流和流過M5的CTAT電流之和。根據(jù)等式(4)和(5)，可以得到IQ2=IPTAT+ICTAT1=VTlnnR0+Vbe1R1---(9)]]>這就意味著如果選擇合適的電阻R0和R1，流過Q2的電流就可以實現(xiàn)關于溫度的一階補償，即x2≈0。因此，根據(jù)等式(7)和(8)，流過M6的電流ICTAT1減掉流過M10的電流ICTAT2，結果為ICTAT1-ICTAT2=(1R1-1R2)Vg0-(1R1-1R2)((Vg0-Vbe(Tr))TTr)-((η-1)VTR1-ηVTR2)ln(TTr)---(10)]]>在方程(10)中，第一項是常數(shù)，第二項是關于溫度的線性項，最后一項則是關于溫度的對數(shù)項。由于η是與溫度無關的數(shù)值，所以選取適當比例的電阻R1和R2，對數(shù)項就可以完全消除掉。但是，即使(10)式中的對數(shù)項已經(jīng)被消除，關于溫度的線性項有可能依然存在。那么我們就需要額外的PTAT電流來補償，圖1中流過晶體管M3的電流IPTAT解決了這個問題。我們可以得到相關的表達式和輸出基準電壓為(1R1-1R2)TTr(Vg0-Vbe(Tr))(R3+R4)=VTlnnR0R4---(11)]]>Vbg=(1R1-1R2)Vg0(R3+R4)---(12)]]>由等式(11)和(12)可以看出，調(diào)節(jié)電阻R3和R4的值，我們能夠獲得大范圍的具有高溫度穩(wěn)定性的基準電壓。
由于基準電壓源電路中用到的運算放大器是在1V電源電壓下工作，所以我們采用了兩極折疊式的結構如圖2所示。
在室溫Tr下，雙極晶體管Q1和Q2的基極和發(fā)射極之間的電壓近似相等，大約為
Vbe1(VT)≈Vbe2(VT)≈0.65V (13)由(13)式可知OPA在基準電壓源穩(wěn)定工作情況下的輸入共模電平大約為0.65V，我們采用了電平移位電路，來降低運放的輸入共模電平。電平移位電路是由M1-M4管組成，用來代替分壓電阻。穩(wěn)定工作情況下，M7～M9將工作在飽和區(qū)，而M5和M6是截止的。在電路啟動階段，即使M1，M3，M7和M8處于截止狀態(tài)，但是M5，M6和M10則是工作在飽和區(qū)，能夠提供幾乎穩(wěn)定的增益來確保電路能快速啟動，也就是說，無論在什么時候，差分對M5和M6，M7和M8至少有一對是工作的。
當給帶隙基準源加電的時候，為了使電路能夠正常工作，還需要相應的啟動和偏置電路，其拓撲結構如圖3所示。En是控制使能信號，vbiasp和vbiasn是輸出偏置電壓，提供給圖2所示的運算放大器。圖3電路的工作過程如下當En是低電平時，vbiasp和vbiasn則分別為VDD和VSS，OPA不會工作，于是整個帶隙基準源就被禁止；當En變成高電平，M2-M4就會工作在飽和區(qū)，提供合適的vbiasp和vbiasn給OPA來啟動基準源電路。
基準電壓源輸出電壓的溫度特性如圖4所示。當溫度在15℃至100℃之間變化時，輸出電壓只有0.5mV的偏差，溫度系數(shù)約為16.7ppm/℃。圖5所示的是室溫下，輸出的電壓基準隨電源電壓變化特性曲線?？梢钥闯鲭娫措妷簽?.98V時，帶隙基準源已經(jīng)可以正常工作。在1V電源電壓下，輸出電壓為351.9mV；電源電壓在1V～1.4V變化時，輸出電壓偏差為1.4mV，達到0.4％。
權利要求
1.1V電源非線性糾正的高溫度穩(wěn)定性基準電壓源，其特征在于，含有第1運算放大器(OPA1)，輸出端同時連接到MOS管(M0)和(M1)的柵極，而所述(M0)管、(M1)管的源極同時接電源VDD；所述第1運算放大器(OPA1)的正輸入端是節(jié)點(VP)，該節(jié)點(VP)在連接到(M0)管的漏極的同時，還通過電阻(R0)連接到PNP晶體管(Q0)的發(fā)射級，該(Q0)管的其余兩端接地；所述第1運算放大器(OPA1)的負輸入端是節(jié)點(Vn)，該節(jié)點(Vn)在連接到(M1)管的漏極的同時還連接到PNP晶體管(Q1)的發(fā)射極，該(Q1)管的其余兩端接地，由于第1運算放大器(OPA1)和MOS管(M0)、(M1)的反饋作用，使節(jié)點(VP)和節(jié)點(Vn)的電壓相等；第2運算放大器(OPA2)，輸出端接MOS管(M4)的柵極，該(M4)管的源極接電源VDD；所述第2運算放大器(OPA2)的負輸入端接所述節(jié)點(Vn)，所述第2運算放大器(OPA2)的正輸入端在接到所述(M4)管漏極的同時，還通過電阻(R1)接地；第3運算放大器(OPA3)，輸出端接MOS管(M7)的柵極，而該(M7)管的漏極反饋到第3運算放大器(OPA3)的正輸入端，第3運算放大器(OPA3)的正輸入端經(jīng)電阻(R2)接地，而負輸入端接PNP晶體管(Q2)的發(fā)射極，該(Q2)管的其余兩端接地；MOS管(M5)、(M2)，兩者的源極接電源VDD，而漏極在相連后接所述第3運算放大器(OPA3)的負輸入端，(M5)管的柵極接到所述第2運算放大器(OPA2)的輸出端，而(M2)管的柵極則接所述第1運算放大器(OPA1)的輸出端；MOS管(M8)、(M9)，該(M8)管的源極接電源VDD，而漏極同時接(M9)管的漏極和柵極，該(M9)管的源極接地；MOS管(M6)、(M10)，該(M6)管的源極接電源VDD，而柵極接到所述第2運算放大器(OPA2)的輸出端，同時該(M6)管的漏極接(M10)管的漏極，形成所述基準電壓源的輸出端Vbg，而(M10)管的柵極與所述(M9)管的柵極相連，但(M10)管的源極接地；MOS管(M3)，源極接電源VDD，柵極接所述第1運算放大器(OPA1)的輸出端，而該(M3)的漏極接到串接在所述輸出端Vbg和地之間的電阻(R3)和(R4)的中點；所述(R0)＝8kΩ～12kΩ；(R1)在所述通過(Q2)的電流基本不隨溫度T變化的條件下對溫度求導得到，R1=(η-x+Vg0-Vbe(Tr)VTr)R0lnn,]]>其中，Vg0是0K時外推得到的pn結二極管電壓，Vbe(Tr)是在溫度Tr時基極與發(fā)射極之間的電壓，x是流過晶體管電流的溫度依賴參數(shù)，η是與溫度無關、而與工藝相關的參數(shù)，取值在3.6到4之間，VT＝kT/q是熱電壓，k是Boltzmann常數(shù)(1.38×10-23J/K)，q是電子電荷(1.6×10-19C)，T是絕對溫度，n是所述晶體管(Q0)和(Q1)的發(fā)射極面積之比；(R2)在所述基準電壓源的輸出電流Tbg中溫度的對數(shù)項為零的條件下得到，R2=ηη-1R1,]]>(R3)、(R4)根據(jù)要求的線性補償關系和所要求的輸出基準電壓得到，R4=(Vg0-Vbe(Tr))VbgVTrVg0lnnR0,]]>R3=VbgVg0R1R2R2-R1-R4.]]>
2.根據(jù)權利要求1所述的1V電源非線性糾正的高溫度穩(wěn)定性基準電壓源，其特征在于所述運算放大器(OPA1)、(OPA2)及(OPA3)采用兩極折疊式結構。
3.根據(jù)權利要求1或2所述的1V電源非線性糾正的高溫度穩(wěn)定性基準電壓源，其特征在于所述運算放大器(OPA1)、(OPA2)及(OPA3)的輸入端接入一個啟動和偏置電路，該電路含有第1并聯(lián)支路，由MOS管(M101)、電阻(R6)、MOS管(M102)串接而成，其中，電阻(R6)的一端接所述(M101)管的漏極，另一端接(M102)管的漏極；第2并聯(lián)支路由MOS管(M201)、(M202)串接而成，該(M201)管和(M202)管的漏極相連；所述(M101)管、(M201)管的源極接電源VDD，而(M102)管、(M202)管的源極接地，同時該(M102)管的柵極接使能控制信號En，該(M202)管的漏極和柵極相連輸出vbiasn，該(M101)管、(M201)管的柵極相連并接到所述(M101)管的漏極后共同構成第二個輸出為vbiasp。
全文摘要
本發(fā)明屬于集成電路基準電壓源技術領域，其特征在于，該基準電壓源采用非線性糾正技術抵消了輸出電流中溫度系數(shù)中的對數(shù)項，使得輸出的基準電壓源有很高的溫度穩(wěn)定性，而且，采用電平移位電路代替了傳統(tǒng)的分壓電阻，減少了面積以及由電阻帶來的溫度影響，另外，改變輸出端的并聯(lián)內(nèi)阻的值，使基準電壓源的輸出電壓值能在保證高溫度穩(wěn)定性的條件下實現(xiàn)大范圍的變化，同時也設計了啟動和偏置電路，使所設計的電路能正確啟動。本發(fā)明可用于低電源電壓的移動設備電路系統(tǒng)中。
文檔編號G05F3/30GK1912793SQ20061011259
公開日2007年2月14日 申請日期2006年8月25日 優(yōu)先權日2006年8月25日
發(fā)明者陳志良, 陳弘毅, 秦波 申請人:清華大學