專利名稱：：可編程邏輯控制器、其擴(kuò)展模塊和其硬件擴(kuò)展方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及可編程邏輯控制器，特別涉及一種可編程邏輯控制器、其擴(kuò)展模塊和其硬件擴(kuò)展方法。
背景技術(shù)：
：可編程邏輯控制器(PLC)在當(dāng)今的各行各業(yè)中具有廣泛的應(yīng)用，例如應(yīng)用于汽車、化工、紡織等生產(chǎn)設(shè)備及過程控制。它由輸入端口、核心控制單元和輸出端口組成，主要功能是讀入輸入端口的電信號，然后將其轉(zhuǎn)換為數(shù)字信號并送到核心控制單元中按照用戶事先設(shè)定的邏輯進(jìn)行處理，然后再將處理結(jié)果轉(zhuǎn)換為電信號送到其輸出端口，以驅(qū)動與之連接的外部設(shè)備完成相應(yīng)的功能，從而可取代傳統(tǒng)的繼電器控制系統(tǒng)。現(xiàn)有中小型PLC的輸入輸出端口數(shù)(俗稱點(diǎn)數(shù))的滿配置一般可達(dá)256點(diǎn)或更多，且可同時接入模擬量輸入輸出、高速脈沖輸入輸出、定位擴(kuò)展、網(wǎng)絡(luò)與總線通訊等特殊擴(kuò)展模塊，這些端口及特殊擴(kuò)展模塊無法在一個結(jié)構(gòu)殼體內(nèi)實(shí)現(xiàn)，往往需要設(shè)計(jì)成主模塊加擴(kuò)展模塊的分體結(jié)構(gòu)，通過積木組合方式才能實(shí)現(xiàn)，PLC內(nèi)的主模塊與擴(kuò)展模塊之間可靠高效的邏輯連接，是PLC硬件設(shè)計(jì)的關(guān)鍵之一。PLC的結(jié)構(gòu)大致可有背板結(jié)構(gòu)和逐級連接兩種類型。前者為固定地址結(jié)構(gòu)，容易實(shí)現(xiàn)擴(kuò)展邏輯，但其占用安裝空間較大，成本較高。而采用逐級連接方式則可使得擴(kuò)展系統(tǒng)的結(jié)構(gòu)更為緊湊，且可按順序任意安裝，接線靈活，如圖1所示，其中包括一個主模塊(BU)和至少兩個擴(kuò)展模塊(圖中為四個)，從圖中可以看出，各個擴(kuò)展模塊之間依次逐級連接。對于這種有多個擴(kuò)展模塊逐級連接的PLC系統(tǒng)，為方便用戶編程，需對各個擴(kuò)展模塊按連接順序依次編號。只有進(jìn)行編號，也就是編址之后，主模塊才能正確訪問各擴(kuò)展模塊?，F(xiàn)有技術(shù)中需要通過人工編址或主模塊自動編址的方式完成上述工作。人工編址方式是指，根據(jù)具體的連接，分別按IO擴(kuò)展模塊和特殊擴(kuò)展模塊進(jìn)行編址，編程人員在編程時需記住相應(yīng)擴(kuò)展模塊的信息，而且在安裝時也需與編程時的邏輯順序相一致。主模塊自動編址方式是指，在每一次上電時，主模塊對與之逐級連接的各個擴(kuò)展模塊進(jìn)行自動編址，在上電之后的工作過程中，主模塊發(fā)起與擴(kuò)展模塊的通迅，數(shù)據(jù)以幀的形式傳送，幀中包含擴(kuò)展模塊的地址信息。人工編址的缺點(diǎn)是容易造成安裝不方便，甚至發(fā)生混淆，用戶程序的通用性差；主模塊自動編址則會帶來軟件和硬件方面的額外開銷。
發(fā)明內(nèi)容針對現(xiàn)有技術(shù)中對PLC內(nèi)逐級連接的擴(kuò)展模塊進(jìn)行編址時所存在的上述缺陷，本發(fā)明提供一種可編程邏輯控制器及其硬件擴(kuò)展方法，主模塊可以通過簡單尋址直接對擴(kuò)展模塊進(jìn)行訪問，完成配置查詢、輸入輸出讀寫等功能。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是一種可編程邏輯控制器擴(kuò)展模塊，包括核心控制單元，還包括地址傳遞單元，所述地址傳遞單元用于將來自擴(kuò)展母線的地址信號按照一定規(guī)則變換后沿?cái)U(kuò)展母線繼續(xù)向后傳遞；所述地址信號的至少一部分還通過信號線傳送到所述核心控制單元。本發(fā)明所述擴(kuò)展模塊還可進(jìn)一步包括地址識別單元，串聯(lián)連接在所述地址傳遞單元的輸入端與核心控制單元之間，用于對所述地址信號的至少一部分進(jìn)行識別，當(dāng)判斷所述地址信號為所述擴(kuò)展模塊的選中信號時輸出選通信號到所述核心控制單元。作為本發(fā)明的一種實(shí)施方式，所述地址傳遞單元可包括串聯(lián)連接在擴(kuò)展母線上的N條輸入尋址線和N條輸出尋址線，N≥2；其中，第M條輸入尋址線與第M-1條輸出尋址線相連，2≤M≤N；第1條輸入尋址線與所述核心控制單元相連，用于將所述地址信號傳送到所述核心控制單元。作為本發(fā)明的一種實(shí)施方式，所述地址傳遞單元和地址識別單元由門電路構(gòu)成或集成在復(fù)雜可編程邏輯器件或可編程門陣列中，或所述地址傳遞單元、地址識別單元和核心控制單元集成在復(fù)雜可編程邏輯器件或可編程門陣列中。本發(fā)明還提供了一種基于上述擴(kuò)展模塊的可編程邏輯控制器，包括主模塊、擴(kuò)展母線、以及通過所述擴(kuò)展母線與所述主模塊逐級連接的L個所述擴(kuò)展模塊，L≥2；其中，所述主模塊輸出的地址信號X1的至少一部分經(jīng)尋址信號線輸出到第一級擴(kuò)展模塊的核心控制單元，地址信號X1同時經(jīng)所述第一級擴(kuò)展模塊中的地址傳遞單元變換為地址信號X2后輸出到第二級擴(kuò)展模塊；當(dāng)L≥3時，所述第(h+1)級擴(kuò)展模塊輸出的地址信號Xh+2的至少一部分到第(h+2)級擴(kuò)展模塊的核心控制單元，地址信號Xh+2同時經(jīng)所述第(h+2)級擴(kuò)展模塊中的地址傳遞單元變換為地址信號X(h+3)后輸出到第(h+3)級擴(kuò)展模塊；其中，1≤h≤(L-3)。進(jìn)一步的，所述擴(kuò)展模塊中還包括串聯(lián)連接在所述地址傳遞單元的輸入端與核心控制單元之間的地址識別單元，用于對所述地址信號Xl的至少一部分進(jìn)行識別，當(dāng)判斷所述地址信號Xl為所述擴(kuò)展模塊的選中信號時輸出選通信號到所述核心控制單元；其中，1≤l≤L。本發(fā)明還提供了一種基于上述可編程邏輯控制器的硬件擴(kuò)展方法，該方法包括以下步驟A1，構(gòu)造一二進(jìn)制代碼序列(q1，…，qn，qn+1，…qp)，所述序列中包括p個不相重復(fù)的元素；A2，構(gòu)造規(guī)則R，使得R(qn)＝qn+1，且R(qp)＝qp，n≤p-1；A3，根據(jù)所述規(guī)則R構(gòu)造所述地址傳遞單元，使得當(dāng)所述地址傳遞單元的輸入信號為qn時，其輸出信號為qn+1，且當(dāng)其輸入信號為qp時其輸出信號也為qp；所述地址傳遞單元由門電路構(gòu)成或集成在復(fù)雜可編程邏輯器件或可編程門陣列中。本發(fā)明方法進(jìn)一步包括構(gòu)造一地址識別單元，使得當(dāng)所述識別電路的輸入信號為qp-1時，其輸出一位二進(jìn)制選通信號到對應(yīng)擴(kuò)展模塊的核心控制單元，當(dāng)其輸入信號為非qp-1時，其輸出一位二進(jìn)制關(guān)閉信號到所述核心控制單元；所述地址識別單元由門電路構(gòu)成或集成在復(fù)雜可編程邏輯器件或可編程門陣列中。本發(fā)明方法進(jìn)一步包括進(jìn)一步包括構(gòu)造一主模塊輸出信號與被選通的擴(kuò)展模塊的對應(yīng)列表，存儲在所述主模塊中，用于指示所述主模塊選通對應(yīng)擴(kuò)展模塊；其中，第一級擴(kuò)展模塊對應(yīng)地址信號為qp-1，第n級擴(kuò)展模塊對應(yīng)地址信號為qp-n，第L級擴(kuò)展模塊對應(yīng)地址信號為q1，1＜n＜L。本發(fā)明還提供了一種可編程邏輯控制器，包括主模塊、通訊總線、以及通過所述通訊總線與所述主模塊逐級連接的L個所述擴(kuò)展模塊，L≥2，其特征在于還包括L個與所述擴(kuò)展模塊一一對應(yīng)的地址傳遞單元和地址識別單元；所述地址傳遞單元用于對接收到的地址信號按照一定規(guī)則變換后輸出；所述地址識別單元用于對所述地址信號進(jìn)行識別，當(dāng)判斷所述地址信號為所述擴(kuò)展模塊的選中信號時輸出選通信號到對應(yīng)擴(kuò)展模塊的核心控制單元；所述第一地址傳遞單元的輸入端與所述主模塊相連，同時通過第一地址識別單元與第一級擴(kuò)展模塊的核心控制單元相連；所述第k地址傳遞單元的輸入端與第k-1地址傳遞單元的輸出端相連，同時通過第k地址識別單元與第k級擴(kuò)展模塊的核心控制單元相連；其中，2≤k≤L。本發(fā)明的有益效果是①可實(shí)現(xiàn)在逐級相連的PLC模塊中的免編址設(shè)計(jì)，可以支持主模塊對擴(kuò)展模塊的直接訪問；②擴(kuò)展模塊信息處理方便，可以將尋址信號當(dāng)作片選信號使用，尋址信號撤銷后可以立即拆除鏈路；③主模塊可根據(jù)自身需要隨時撤銷尋址信號，啟動新的鏈路或重建鏈路，有效地支持?jǐn)U展模塊訪問的實(shí)時性。圖1是PLC擴(kuò)展的逐級連接示意圖；圖2是本發(fā)明一種PLC的內(nèi)部結(jié)構(gòu)及電路連接示意圖；圖3是本發(fā)明一個實(shí)施例中PLC的電路結(jié)構(gòu)原理圖；圖4是本發(fā)明另一種PLC的內(nèi)部結(jié)構(gòu)及電路連接示意圖；圖5是本發(fā)明另一個實(shí)施例中地址傳遞單元的電路結(jié)構(gòu)原理圖。具體實(shí)施例方式下面根據(jù)附圖和具體實(shí)施例對本發(fā)明作進(jìn)一步闡述。如圖2所示，本發(fā)明一種可編程邏輯控制器(PLC)主要包括主模塊BU、擴(kuò)展母線和至少兩個擴(kuò)展模塊1(假設(shè)包括L個擴(kuò)展模塊，L≥2)。其中，擴(kuò)展模塊1通過擴(kuò)展母線與主模塊BU以逐級連接方式連接。本文定義與主模塊BU相連的那塊擴(kuò)展模塊1為第一級擴(kuò)展模塊，與所述第一級擴(kuò)展模塊相連的擴(kuò)展模塊1為第二級擴(kuò)展模塊，依此類推。主模塊BU負(fù)責(zé)PLC的事務(wù)處理與用戶程序的執(zhí)行，其通過擴(kuò)展母線中的尋址信號線14選通某個擴(kuò)展模塊1，再通過擴(kuò)展母線中的通訊總線15訪問對應(yīng)擴(kuò)展模塊1，讀寫對應(yīng)擴(kuò)展模塊1的輸入輸出端口。每個擴(kuò)展模塊1都包括核心控制單元12，還包括地址傳遞單元11。核心控制單元12用于處理PLC主模塊BU下發(fā)的命令，并管理擴(kuò)展模塊自身的輸入輸出電路。本發(fā)明中，為了描述方便，將對應(yīng)第i級擴(kuò)展模塊1中的核心控制單元12和地址傳遞單元11分別稱為第i核心控制單元和第i地址傳遞單元。L≥i。如圖2所示，第一地址傳遞單元的輸入端通過尋址信號線14與主模塊BU的輸出端相連，其輸入端同時還與第一核心控制單元的輸入端相連。第一地址傳遞單元的輸出端通過尋址信號線14和第二級擴(kuò)展模塊1中的第二地址傳遞單元的輸入端以及第二核心控制單元的輸入端相連。依此類推，第(i+1)級擴(kuò)展模塊1的第(i+1)地址傳遞單元的輸入端與第i地址傳遞單元的輸出端、以及第(i+1)核心控制單元的輸入端相連，其輸出端與第(i+2)地址傳遞單元的輸入端和第(i+2)核心控制單元的輸入端相連。本發(fā)明中，地址傳遞單元11用于將來自主模塊BU或上一級擴(kuò)展模塊的地址信號按照一定規(guī)則變換后輸出到下一級擴(kuò)展模塊。而來自主模塊BU或上一級擴(kuò)展模塊的地址信號中的至少一部分直接輸入到本模塊的核心控制單元，用于選通核心控制單元，當(dāng)核心控制單元被選通就可以從通訊總線15接收來自主模塊BU的指令(通信幀)并執(zhí)行相應(yīng)處理。本發(fā)明中，PLC的主模塊BU和各擴(kuò)展模塊1之間的信息交換采用“主從通訊”方式主模塊BU對某個擴(kuò)展模塊1內(nèi)的信息進(jìn)行讀取或?qū)懭氩僮鲿r，會先通過尋址信號線14向指定的擴(kuò)展模塊1發(fā)送尋址信號，然后通過通訊總線15發(fā)送通訊幀；各個擴(kuò)展模塊1根據(jù)接收到的地址信號判斷自己是否被選中，被選中的擴(kuò)展模塊1根據(jù)通訊幀的內(nèi)容進(jìn)行相應(yīng)處理。整個通訊過程由主模塊BU發(fā)起，提供硬件尋址信號和總線通訊信號，擴(kuò)展模塊1不能主動發(fā)送數(shù)據(jù)。為了實(shí)現(xiàn)PLC內(nèi)主模塊BU與各擴(kuò)展模塊1之間可靠高效的邏輯連接，本發(fā)明實(shí)施例定義了地址傳遞單元11對其接收到的地址信號的處理規(guī)則1.首先定義有窮集S＝{X1，...，XL，XL+1}，及包括(L+1)個元素的序列X1，...，XL，Xl+1。其中，序列中的元素屬于S，序列中的每個元素都是相同位數(shù)的二進(jìn)制代碼，且不重復(fù)。2.定義規(guī)則R為一種變換的集合，R＝{(X1，X2)，(X2，X3)，...，(Xi-1，Xi)，...，(XL，XL+1)，(XL+1，XL+1)}。即上述序列中的每個元素都可按照規(guī)則R形成序列中排序靠后的一個元素，可記作R(Xi-1)＝Xi，且R(XL)＝XL+1，R(XL+1)＝XL+1。其中，i≤L。3.規(guī)則R指定序列中的元素Xm作為擴(kuò)展模塊1選擇標(biāo)志，其中，m≤L。每個擴(kuò)展模塊1按照規(guī)則向后傳遞地址編號的同時，也接收傳送過來的地址信號，并作出相應(yīng)反應(yīng)。如果核心控制單元12接收到對應(yīng)的選通信號Xm，則主模塊BU與對應(yīng)級擴(kuò)展模塊1之間就建立通信鏈路，當(dāng)核心控制單元12收到的信號不是選通信號Xm時，所述通信鏈路被撤銷。此時，可以把序列中前m個二進(jìn)制代碼用作擴(kuò)展模塊的地址編碼，當(dāng)m＝L時，地址編碼的范圍最大。本發(fā)明較佳實(shí)施例中，定義m＝L，即指定XL作為擴(kuò)展模塊1選擇標(biāo)志。4.規(guī)則R指定序列中的元素XL+1作為擴(kuò)展模塊1的空閑標(biāo)志。規(guī)則定義每個擴(kuò)展模塊1收到空閑標(biāo)志XL+1時，其向后傳遞的地址編號便一直為該空閑標(biāo)志XL+1。這樣，主模塊BU上電后、建立鏈路之前和拆除鏈路之后都需給出空閑標(biāo)志XL+1，使所有擴(kuò)展模塊1的核心控制單元12都不再處理來自主模塊BU的通訊數(shù)據(jù)，并將通訊緩沖區(qū)清空。5.構(gòu)造一數(shù)據(jù)列表，存儲在所述主模塊BU中，用于指示所述主模塊BU選通對應(yīng)擴(kuò)展模塊表一這樣，PLC內(nèi)獲得選擇標(biāo)志XL的擴(kuò)展模塊1是唯一的。擴(kuò)展模塊上電后進(jìn)入空閑狀態(tài)，建立鏈路之后表明擴(kuò)展模塊被選中，將根據(jù)主模塊BU的命令進(jìn)行配置查詢、輸入輸出讀寫等操作，否則將繼續(xù)處于空閑狀態(tài)。主模塊BU建立鏈路之后，完成訪問或訪問異常時將拆除鏈路，此時擴(kuò)展模塊1重新回到空閑狀態(tài)，等待下一次通信。根據(jù)上述定義的規(guī)則R，主模塊BU準(zhǔn)備向第i級擴(kuò)展模塊發(fā)起連接時，將給出地址編號XL-i+1；第一級擴(kuò)展模塊得到地址編號XL-i+1后按照規(guī)則R形成XL-i+2向后傳遞，以此類推，第i級擴(kuò)展模塊將得到地址編號XL并按照規(guī)則R形成XL+1向后傳遞，而后級擴(kuò)展模塊將一直得到信號XL+1。這樣，擴(kuò)展模塊中只有第i級擴(kuò)展模塊被選通。本發(fā)明較佳實(shí)施例中，根據(jù)規(guī)則可定義的有窮集S＝{1000，0100，0010，0001，0000}，及序列1000，0100，0010，0001，0000。序列中的元素都為4位二進(jìn)制代碼，且序列中沒有重復(fù)元素。根據(jù)規(guī)則定義的一種變換的集合為R＝{(1000，0100)，(0100，0010)，(0010，0001)，(0001，0000)，(0000，0000)}。我們指定0001作為擴(kuò)展模塊1的選擇標(biāo)志，指定0000作為擴(kuò)展模塊1的空閑標(biāo)志。根據(jù)上述規(guī)則構(gòu)造一電路作為地址傳遞單元11(如圖3所示)。本較佳實(shí)施例中假設(shè)核心控制單元12為上升沿選通。其中，地址傳遞單元11都包括串聯(lián)連接在擴(kuò)展母線上的4條輸入尋址線和4條輸出尋址線。第M條輸入尋址線與第(M-1)條輸出尋址線相連，2≤M≤4；第1條輸入尋址線與所述核心控制單元12的中斷輸入端相連。且第1條輸入地址線輸入的信號對應(yīng)序列中二進(jìn)制代碼的第一位?？芍捎谩坝乙撇僮鳌眮砻枋鲆?guī)則R。根據(jù)上述定義，如圖3所示，這樣，當(dāng)一個擴(kuò)展模塊的地址傳遞單元的輸入端輸入為0001時，其核心控制單元的中斷輸入端的輸入便為1，從而選通對應(yīng)的擴(kuò)展模塊。當(dāng)主模塊BU輸出的地址信號為0000時，所有擴(kuò)展模塊的核心控制單元都不再處理來自主模塊BU的通訊數(shù)據(jù)，并將通訊緩沖區(qū)清空，主模塊BU到擴(kuò)展模塊的鏈路被拆除。表二所示為擴(kuò)展模塊與主模塊BU尋址時輸出的地址信號的對應(yīng)表。通過進(jìn)行查表，主模塊BU就可以根據(jù)訪問需求給出地址。表二根據(jù)上表，當(dāng)主模塊BU需要訪問第三級擴(kuò)展模塊時，就需給出地址0100。這時，第一級擴(kuò)展模塊得到0100，第二級擴(kuò)展模塊得到0010，第三級擴(kuò)展模塊得到0001，第四級擴(kuò)展模塊得到0000。根據(jù)先前的定義，第三級擴(kuò)展模塊被主模塊BU選中。在本發(fā)明的其它實(shí)施例中，可在圖3電路的基礎(chǔ)上采用其它的有窮集S及序列實(shí)現(xiàn)本發(fā)明控制。其原理與上述相同。在本發(fā)明的其它實(shí)施例中，也可定義“右移位數(shù)大于1”、“左移操作”等移位變換編碼實(shí)現(xiàn)本發(fā)明。在“左移一位操作”規(guī)則下，地址傳遞單元11可都包括4條輸入地址線和4條輸出地址線。其中，第M條輸入地址線與第(M+1)條輸出地址線相連，1≤M≤3；第4條輸入地址線與核心控制單元12的中斷輸入端相連。且第4條輸入地址線輸入的信號對應(yīng)序列中二進(jìn)制代碼的第四位。當(dāng)然，還可定義左移位數(shù)大于1的規(guī)則實(shí)現(xiàn)本發(fā)明，其中地址傳遞單元11的電路結(jié)構(gòu)與上述電路相似。因此，不能以規(guī)則R的具體定義、以及地址傳遞單元11中接線端子的固定連接方式限定本發(fā)明的保護(hù)范圍。如圖4所示，在本發(fā)明的另一較佳實(shí)施例中，擴(kuò)展模塊1中還包括串聯(lián)連接在輸入端口與核心控制單元12之間地址識別單元13，用于對輸入的地址信號進(jìn)行識別，使得當(dāng)所述識別電路的輸入信號為選擇標(biāo)志Xm時，m≤L，其輸出一位二進(jìn)制選通信號(0或1)到對應(yīng)擴(kuò)展模塊的核心控制單元，當(dāng)其輸入信號為空閑標(biāo)志XL+1時，其輸出一位二進(jìn)制關(guān)閉信號(1或0)到所述核心控制單元。本較佳實(shí)施例中定義m＝L，即指定XL作為選擇標(biāo)志。本發(fā)明中，地址傳遞單元11和地址識別單元13可由門電路構(gòu)成，也可集成在CPLD(復(fù)雜可編程邏輯器件)或FPGA(現(xiàn)場可編程門陣列)中，也可把地址傳遞單元11和地址識別單元13與其它功能模塊共同集成到門電路或CPLD或FPGA中。本發(fā)明的其它實(shí)施例中，可將地址傳遞單元11、地址識別單元13和核心控制單元12集成在一個門電路或復(fù)雜可編程邏輯器件或可編程門陣列中實(shí)現(xiàn)。我們先定義有窮集S＝{000，001，010，011，100，101，110，111}，及序列000，001，010，011，100，101，110，111。定義規(guī)則R為一種變換的集合，R＝{(000，001)，(001，010)，(010，011)，(011，100)，(100，101)，(101，110)，(110，111)，(111，111)}?？捎谩凹?操作”來描述規(guī)則R。我們指定110作為擴(kuò)展模塊1的選擇標(biāo)志，指定111作為擴(kuò)展模塊1的空閑標(biāo)志。如圖5所示，根據(jù)上述規(guī)則涉及的地址傳遞單元11的電路由四個與門、四個非門、四個或門組成。本較佳實(shí)施例中假設(shè)核心控制單元12為下降沿選通。定義F[2..0]作為擴(kuò)展模塊的前端尋址信號，R[2..0]為擴(kuò)展模塊的后端尋址信號，這兩個信號的2到0位分別對應(yīng)集合S中元素二進(jìn)制碼的2到0位。其中，nINT與對應(yīng)擴(kuò)展模塊1中的核心控制單元12的中斷輸入端相連，也可由CPLD或FPGA通過硬件邏輯處理。與nINT信號相連的兩個非門、兩個與門構(gòu)成了本發(fā)明所述地址識別單元13。與R0到R2信號、以及F0到F2信號相連的所有與門、非門和或門構(gòu)成了本發(fā)明所述地址傳遞單元11。由圖可知，R2=F2+F0F1，R0=F1F2+F0-,]]>符合上述規(guī)則的定義。根據(jù)上述定義，當(dāng)一個擴(kuò)展模塊的地址傳遞單元的輸入端輸入為110時，其核心控制單元的中斷輸入端的輸入信號nINT便為0，從而選通對應(yīng)的擴(kuò)展模塊。當(dāng)主模塊BU輸出的地址信號為111時，nINT為1，擴(kuò)展模塊的核心控制單元都不再處理來自主模塊BU的通訊數(shù)據(jù)，并將通訊緩沖區(qū)清空，主模塊BU到擴(kuò)展模塊的鏈路被拆除。表三所示為擴(kuò)展模塊與主模塊尋址時輸出的地址信號的對應(yīng)表。通過進(jìn)行查表，主模塊BU就可以根據(jù)訪問需求給出地址。圖5的所示電路即可以用分離元器件來實(shí)現(xiàn)，也可以使用CPLD(復(fù)雜可編程邏輯器件)或FPGA(現(xiàn)場可編程門陣列)集成實(shí)現(xiàn)。表三<tablesid="table3"num="003"><tablewidth="692">擴(kuò)展模塊編號主模塊尋址時應(yīng)給出的地址1110210131004011501060017000空閑時111</table></tables>根據(jù)上表，當(dāng)主模塊BU需要訪問第三級擴(kuò)展模塊時，就需給出地址100。這時，第一級擴(kuò)展模塊得到100，第二級擴(kuò)展模塊得到101，第三級擴(kuò)展模塊得到110，第四到第七級擴(kuò)展模塊得到111。根據(jù)先前的定義，第三級擴(kuò)展模塊被主模塊BU選中。在本發(fā)明的其它實(shí)施例中，可采用其它的有窮集S及序列，或二進(jìn)制代碼與一固定值的二進(jìn)制代碼求和，或二進(jìn)制代碼與一固定值的二進(jìn)制代碼求差、8421碼，BCD碼等計(jì)算機(jī)編碼規(guī)則實(shí)現(xiàn)本發(fā)明控制。其原理與上述相似。根據(jù)對應(yīng)規(guī)則可選擇對應(yīng)的門電路予以實(shí)現(xiàn)。因此，不能以規(guī)則R的具體定義、以及地址傳遞單元和地址識別單元的門電路的具體實(shí)現(xiàn)限定本發(fā)明的保護(hù)范圍。本發(fā)明中，各擴(kuò)展模塊之間可直接連接，也可經(jīng)RC網(wǎng)絡(luò)連接。所述RC網(wǎng)絡(luò)用于濾波。在本發(fā)明的其它實(shí)施例中，所述地址傳遞單元和地址識別單元可不封裝在擴(kuò)展模塊內(nèi)，地址傳遞單元和地址識別單元可單獨(dú)封裝為一個模塊，或分別封裝為模塊，在使用時通過擴(kuò)展母線與擴(kuò)展模塊及主模塊相連即可。綜上所述，本發(fā)明實(shí)現(xiàn)了對擴(kuò)展模塊的免編址設(shè)計(jì)，主模塊可以通過簡單尋址直接對擴(kuò)展模塊進(jìn)行訪問。權(quán)利要求1.一種可編程邏輯控制器擴(kuò)展模塊，包括核心控制單元，其特征在于還包括地址傳遞單元，所述地址傳遞單元用于將來自擴(kuò)展母線的地址信號按照一定規(guī)則變換后沿?cái)U(kuò)展母線繼續(xù)向后傳遞；所述地址信號的至少一部分還通過信號線傳送到所述核心控制單元。2.根據(jù)權(quán)利要求1所述的擴(kuò)展模塊，其特征在于還包括地址識別單元，串聯(lián)連接在所述地址傳遞單元的輸入端與核心控制單元之間，用于對所述地址信號的至少一部分進(jìn)行識別，當(dāng)判斷所述地址信號為所述擴(kuò)展模塊的選中信號時輸出選通信號到所述核心控制單元。3.根據(jù)權(quán)利要求1所述的擴(kuò)展模塊，其特征在于所述地址傳遞單元包括串聯(lián)連接在擴(kuò)展母線上的N條輸入尋址線和N條輸出尋址線，N≥2；其中，第M條輸入尋址線與第M-1條輸出尋址線相連，2≤M≤N；第1條輸入尋址線與所述核心控制單元相連，用于將所述地址信號傳送到所述核心控制單元。4.根據(jù)權(quán)利要求2所述的擴(kuò)展模塊，其特征在于所述地址傳遞單元和地址識別單元由門電路構(gòu)成或集成在復(fù)雜可編程邏輯器件或可編程門陣列中，或所述地址傳遞單元、地址識別單元和核心控制單元集成在復(fù)雜可編程邏輯器件或可編程門陣列中。5.一種基于權(quán)利要求1所述擴(kuò)展模塊的可編程邏輯控制器，包括主模塊、擴(kuò)展母線、以及通過所述擴(kuò)展母線與所述主模塊逐級連接的L個所述擴(kuò)展模塊，L≥2，其特征在于所述主模塊輸出的地址信號X1的至少一部分經(jīng)尋址信號線輸出到第一級擴(kuò)展模塊的核心控制單元，地址信號X1同時經(jīng)所述第一級擴(kuò)展模塊中的地址傳遞單元變換為地址信號X2后輸出到第二級擴(kuò)展模塊；當(dāng)L≥3時，所述第(h+1)級擴(kuò)展模塊輸出的地址信號Xh+2的至少一部分到第(h+2)級擴(kuò)展模塊的核心控制單元，地址信號Xh+2同時經(jīng)所述第(h+2)級擴(kuò)展模塊中的地址傳遞單元變換為地址信號Xh+3后輸出到第(h+3)級擴(kuò)展模塊；其中，1≤h≤(L-3)。6.根據(jù)權(quán)利要求5所述可編程邏輯控制器，其特征在于所述擴(kuò)展模塊中還包括串聯(lián)連接在所述地址傳遞單元的輸入端與核心控制單元之間的地址識別單元，用于對所述地址信號Xl的至少一部分進(jìn)行識別，當(dāng)判斷所述地址信號Xl為所述擴(kuò)展模塊的選中信號時輸出選通信號到所述核心控制單元；其中，1≤l≤L。7.一種基于權(quán)利要求5所述可編程邏輯控制器的硬件擴(kuò)展方法，其特征在于，該方法包括以下步驟A1，構(gòu)造二進(jìn)制代碼序列(q1，…，qn，qn+1，…qp)，所述序列中包括p個不相重復(fù)的元素；A2，構(gòu)造規(guī)則R，使得R(qn)＝qn+1，且R(qp)＝qp，n≤p-1；A3，根據(jù)所述規(guī)則R構(gòu)造所述地址傳遞單元，使得當(dāng)所述地址傳遞單元的輸入信號為qn時，其輸出信號為qn+1，且當(dāng)其輸入信號為qp時其輸出信號也為qp；所述地址傳遞單元由門電路構(gòu)成或集成在復(fù)雜可編程邏輯器件或可編程門陣列中。8.根據(jù)權(quán)利要求7所述的可編程邏輯控制器硬件擴(kuò)展方法，其特征在于，進(jìn)一步包括構(gòu)造一地址識別單元，使得當(dāng)所述識別電路的輸入信號為qp-1時，其輸出一位二進(jìn)制選通信號到對應(yīng)擴(kuò)展模塊的核心控制單元，當(dāng)其輸入信號為非qp-1時，其輸出一位二進(jìn)制關(guān)閉信號到所述核心控制單元；所述地址識別單元由門電路構(gòu)成或集成在復(fù)雜可編程邏輯器件或可編程門陣列中。9.根據(jù)權(quán)利要求8所述的可編程邏輯控制器硬件擴(kuò)展方法，其特征在于，進(jìn)一步包括構(gòu)造一主模塊輸出信號與被選通的擴(kuò)展模塊的對應(yīng)列表，存儲在所述主模塊中，用于指示所述主模塊選通對應(yīng)擴(kuò)展模塊；其中，第一級擴(kuò)展模塊對應(yīng)地址信號為qp-1，第n級擴(kuò)展模塊對應(yīng)地址信號為qp-n，第L級擴(kuò)展模塊對應(yīng)地址信號為q1，1＜n＜L。10.一種可編程邏輯控制器，其特征在于包括主模塊、通訊總線、以及通過所述通訊總線與所述主模塊逐級連接的L個所述擴(kuò)展模塊，L≥2，其特征在于還包括L個與所述擴(kuò)展模塊一一對應(yīng)的地址傳遞單元和地址識別單元；所述地址傳遞單元用于對接收到的地址信號按照一定規(guī)則變換后輸出；所述地址識別單元用于對所述地址信號進(jìn)行識別，當(dāng)判斷所述地址信號為所述擴(kuò)展模塊的選中信號時輸出選通信號到對應(yīng)擴(kuò)展模塊的核心控制單元；所述第一地址傳遞單元的輸入端與所述主模塊相連，同時通過第一地址識別單元與第一級擴(kuò)展模塊的核心控制單元相連；所述第k地址傳遞單元的輸入端與第k-1地址傳遞單元的輸出端相連，同時通過第k地址識別單元與第k級擴(kuò)展模塊的核心控制單元相連；其中，2≤k≤L。全文摘要本發(fā)明涉及可編程邏輯控制器，特別涉及一種可編程邏輯控制器、其擴(kuò)展模塊和其硬件擴(kuò)展方法。一種可編程邏輯控制器擴(kuò)展模塊，核心控制單元，其特征在于還包括地址傳遞單元，所述地址傳遞單元用于將來自擴(kuò)展母線的地址信號按照一定規(guī)則變換后沿?cái)U(kuò)展母線繼續(xù)向后傳遞；所述地址信號的至少一部分還通過信號線傳送到所述核心控制單元。本發(fā)明還公開了一種可編程邏輯控制器、以及一種可編程邏輯控制器硬件擴(kuò)展方法。本發(fā)明可實(shí)現(xiàn)在逐級相連的主模塊與擴(kuò)展模塊間的免編址設(shè)計(jì)，可以支持主模塊對擴(kuò)展模塊的直接訪問；主模塊可根據(jù)自身需要隨時撤銷尋址信號，啟動新的鏈路或重建鏈路，有效地支持?jǐn)U展模塊訪問的實(shí)時性。文檔編號G05B19/05GK1936744SQ20061006324公開日2007年3月28日申請日期2006年10月20日優(yōu)先權(quán)日2006年10月20日發(fā)明者曲峰申請人:艾默生網(wǎng)絡(luò)能源有限公司