一種基于pci-e總線的北斗b碼授時(shí)同步裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于授時(shí)技術(shù)領(lǐng)域，具體涉及一種利用北斗導(dǎo)航衛(wèi)星接收標(biāo)準(zhǔn)衛(wèi)星時(shí)間信息并通過PC1-E總線接口給計(jì)算機(jī)提供B碼授時(shí)的時(shí)間同步裝置。
【背景技術(shù)】
[0002]時(shí)間作為物質(zhì)運(yùn)動(dòng)的一個(gè)基本物理參考量，在社會(huì)各個(gè)領(lǐng)域有著廣泛的應(yīng)用，其中衛(wèi)星導(dǎo)航、電力同步采樣系統(tǒng)往往對(duì)時(shí)間的精準(zhǔn)度有很高的要求。傳統(tǒng)的授時(shí)方式是采用GPS衛(wèi)星導(dǎo)航提供標(biāo)準(zhǔn)時(shí)間碼信息，通過嵌入式單片機(jī)解出時(shí)間信息并通過異步串行接口發(fā)送至電腦上位機(jī)。此授時(shí)方式的不足之處在于GPS導(dǎo)航衛(wèi)星雖然精度高，但是其系統(tǒng)單一，可靠性不高，還存在授權(quán)問題，如果得不到授權(quán)會(huì)出現(xiàn)部分系統(tǒng)癱瘓的情況，并且采用異步串行接口與電腦相連，接口繁瑣，無法與電腦一體化。
[0003]與本實(shí)用新型專利最為接近的已有技術(shù)是中國科學(xué)院國家授時(shí)中心的劉軍良等于2009年在第十九界全國測控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)上提出的“基于PCI總線的GPS授時(shí)卡設(shè)計(jì)”，其技術(shù)方案如圖1所示:包括MPU微處理單元1、雙端口存儲(chǔ)器2、PCI接口 3、計(jì)算機(jī)4、GPS接收模塊5、鎖相環(huán)倍頻模塊6、CPLD可編程器件7。GPS接收模塊5輸出時(shí)間信號(hào)通過串口送至MPU微處理單元I進(jìn)行時(shí)間信息處理，同時(shí)產(chǎn)生的10KPPS信號(hào)進(jìn)入鎖相環(huán)倍頻模塊6，模塊6負(fù)責(zé)將10KPPS信號(hào)與GPS秒脈沖信號(hào)的上升沿不斷的對(duì)齊，并且輸出20MPPS信號(hào)作為CPLD可編程器件7的時(shí)鐘源。MPU微處理單元I將GPS接收模塊5接收的信號(hào)解調(diào)成UTC時(shí)間并轉(zhuǎn)化為北京時(shí)間，將北京時(shí)間信息傳輸至雙端口存儲(chǔ)器2，計(jì)算機(jī)4能夠隨時(shí)通過PCI接口 3讀取到當(dāng)前北京時(shí)間。
[0004]該技術(shù)存在的問題是:并沒有解決GPS的授權(quán)安全問題；且PCI總線需要從芯片組中引出大量引腳，導(dǎo)致主板布線難度增大，與PC1-E相比其帶寬窄和傳輸速度慢，使得計(jì)算機(jī)逐漸淘汰PCI總線插槽。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)存在的問題，提供一種基于PC1-E總線的北斗B碼授時(shí)同步裝置。
[0006]為實(shí)現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本實(shí)用新型通過以下技術(shù)方案實(shí)現(xiàn):
[0007]一種基于PC1-E總線的北斗B碼授時(shí)同步裝置，該裝置包括北斗接收模塊、FPGA可編程邏輯器、PC1-E接口和計(jì)算機(jī)，所述北斗接收模塊連接并向FPGA可編程邏輯器傳輸GPRMC定位信息，所述FPGA可編程邏輯器通過PC1-E接口連接計(jì)算機(jī)，所述FPGA可編程邏輯器中虛擬出一 RAM存儲(chǔ)器，F(xiàn)PGA可編程邏輯器解調(diào)出的相應(yīng)時(shí)區(qū)時(shí)間存入此虛擬的RAM存儲(chǔ)器中，并且通過相應(yīng)的觸發(fā)信號(hào)觸發(fā)PC1-E接口中斷讀取此RAM存儲(chǔ)器中的時(shí)區(qū)時(shí)間給計(jì)算機(jī)。
[0008]進(jìn)一步的，所述FPGA可編程邏輯器包括相互連接的衛(wèi)星時(shí)間解碼模塊和主控制模塊，所述主控制模塊虛擬出一個(gè)雙口 RAM存儲(chǔ)器模塊，所述衛(wèi)星時(shí)間解碼模塊接收GPRMC定位信息，解出UTC時(shí)間并轉(zhuǎn)化為北京時(shí)間寫入雙口 RAM存儲(chǔ)器模塊中；所述PC1-E接口包括PC1-E接口芯片、PC1-E總線和配置存儲(chǔ)器，所述PC1-E總線連接PC1-E接口芯片，所述PC1-E接口芯片連接配置存儲(chǔ)器，所述主控制模塊連接PC1-E接口芯片，主控制模塊發(fā)出PPS觸發(fā)信號(hào)觸發(fā)PC1-E接口芯片進(jìn)入中斷程序，所述PC1-E接口芯片通過地址數(shù)據(jù)信號(hào)通路讀取雙口 RAM存儲(chǔ)器模塊里面的北京時(shí)間信息并通過PC1-E總線傳遞給計(jì)算機(jī)。
[0009]進(jìn)一步的，所述北斗接收模塊采用N303北斗模塊。
[0010]進(jìn)一步的，所述FPGA可編程邏輯器采用EP2C5T144C8N芯片。
[0011]進(jìn)一步的，所述PC1-E接口芯片采用CH368芯片。
[0012]本實(shí)用新型的有益效果是:
[0013]本實(shí)用新型采用北斗衛(wèi)星接收模塊，安全性高，PC1-E總線比PCI引腳少，板子布線簡易，且?guī)捲龃螅瑐鬏斔俾侍岣?，具有靈活的擴(kuò)展性。
【附圖說明】
[0014]圖1是已有技術(shù)的結(jié)構(gòu)示意框圖；
[0015]圖2是本實(shí)用新型的結(jié)構(gòu)示意框圖；
[0016]圖3是圖2中FPGA可編程邏輯器內(nèi)部結(jié)構(gòu)示意框圖；
[0017]圖4是圖2中PC1-E接口 10的結(jié)構(gòu)示意框圖；
[0018]圖5是FPGA可編程邏輯器與PC1-E接口內(nèi)部連接結(jié)構(gòu)框圖。
[0019]圖中標(biāo)號(hào)說明:1、MPU微處理單元，2、雙端口存儲(chǔ)器，3、PCI接口，4、計(jì)算機(jī)，5、GPS接收模塊，6、鎖相環(huán)倍頻模塊，7、CPLD可編程器件，8、北斗接收模塊，9、FPGA可編程邏輯器，10、PC1-E接口，11、計(jì)算機(jī)，12、GPRMC定位信息，13、衛(wèi)星時(shí)間解碼模塊，14、雙口 RAM存儲(chǔ)器模塊，15、主控制模塊，16、地址數(shù)據(jù)信號(hào)通路，17、PPS觸發(fā)信號(hào)，18、PC1-E接口芯片，
19、PC1-E總線，20、配置存儲(chǔ)器。
【具體實(shí)施方式】
[0020]下面將參考附圖并結(jié)合實(shí)施例，來詳細(xì)說明本實(shí)用新型。
[0021]參照?qǐng)D2所示，一種基于PC1-E總線的北斗B碼授時(shí)同步裝置，該裝置包括北斗接收模塊8、FPGA可編程邏輯器9、PC1-E接口 10和計(jì)算機(jī)11，所述北斗接收模塊8連接并向FPGA可編程邏輯器9傳輸GPRMC定位信息12，所述FPGA可編程邏輯器9通過PC1-E接口10連接計(jì)算機(jī)11，所述FPGA可編程邏輯器9中虛擬出一 RAM存儲(chǔ)器，F(xiàn)PGA可編程邏輯器9解調(diào)出的相應(yīng)時(shí)區(qū)時(shí)間存入此虛擬的RAM存儲(chǔ)器中，并且通過相應(yīng)的觸發(fā)信號(hào)觸發(fā)PC1-E接口 10中斷讀取此RAM存儲(chǔ)器中的時(shí)區(qū)時(shí)間給計(jì)算機(jī)11。
[0022]參照?qǐng)D3所示，所述FPGA可編程邏輯器9包括相互連接的衛(wèi)星時(shí)間解碼模塊13和主控制模塊15，所述主控制模塊15虛擬出一個(gè)雙口 RAM存儲(chǔ)器模塊14，所述衛(wèi)星時(shí)間解碼模塊13接收GPRMC定位信息12，解出UTC時(shí)間并轉(zhuǎn)化為北京時(shí)間寫入雙口 RAM存儲(chǔ)器模塊14中；
[0023]參照?qǐng)D4所示，所述PC1-E接口 10包括PC1-E接口芯片18、PCI_E總線19和配置存儲(chǔ)器20，所述PC1-E總線19連接PC1-E接口芯片18，所述PC1-E接口芯片18連接配置存儲(chǔ)器20，剛上電時(shí)PC1-E接口芯片18讀取配置存儲(chǔ)器20里面的配置信息，主控制模塊15連接PC1-E接口芯片18，主控制模塊15發(fā)出PPS觸發(fā)信號(hào)17觸發(fā)PC1-E接口芯片18進(jìn)入中斷程序，PC1-E接口芯片18通過地址數(shù)據(jù)信號(hào)通路16讀取雙口 RAM存儲(chǔ)器模塊14里面的北京時(shí)間信息并通過PC1-E總線19傳遞給計(jì)算機(jī)11。
[0024]所述北斗接收模塊8采用N303北斗模塊。
[0025]所述FPGA可編程邏輯器9采用EP2C5T144C8N芯片。
[0026]所述PC1-E接口芯片18采用CH368芯片。
[0027]本實(shí)用新型原理:北斗接收模塊8接收到衛(wèi)星信號(hào)并將GPRMC定位信息12發(fā)送給FPGA可編程邏輯器9，F(xiàn)PGA可編程邏輯器9內(nèi)部解出UTC時(shí)間變轉(zhuǎn)換為北京時(shí)間存入雙口RAM存儲(chǔ)器模塊14，F(xiàn)PGA可編程邏輯器9產(chǎn)生的PPS觸發(fā)信號(hào)17觸發(fā)PC1-E接口芯片18中斷讀取雙口 RAM存儲(chǔ)器模塊14中的北京時(shí)間給計(jì)算機(jī)11。
[0028]以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不用于限制本實(shí)用新型，對(duì)于本領(lǐng)域的技術(shù)人員來說，本實(shí)用新型可以有各種更改和變化。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于PC1-E總線的北斗B碼授時(shí)同步裝置，其特征在于，該裝置包括北斗接收模塊(8)、FPGA可編程邏輯器(9)、PC1-E接口(10)和計(jì)算機(jī)(11)，所述北斗接收模塊(8)連接并向FPGA可編程邏輯器(9)傳輸GPRMC定位信息(12)，所述FPGA可編程邏輯器(9)通過PC1-E接口( 10 )連接計(jì)算機(jī)(11)，所述FPGA可編程邏輯器(9 )中虛擬出一 RAM存儲(chǔ)器，F(xiàn)PGA可編程邏輯器(9)解調(diào)出的相應(yīng)時(shí)區(qū)時(shí)間存入此虛擬的RAM存儲(chǔ)器中，并且通過相應(yīng)的觸發(fā)信號(hào)觸發(fā)PC1-E接口( 10)中斷讀取此RAM存儲(chǔ)器中的時(shí)區(qū)時(shí)間給計(jì)算機(jī)(11)。
2.根據(jù)權(quán)利要求1所述的基于PC1-E總線的北斗B碼授時(shí)同步裝置，其特征在于，所述FPGA可編程邏輯器(9)包括相互連接的衛(wèi)星時(shí)間解碼模塊(13)和主控制模塊(15)，所述主控制模塊(15)虛擬出一個(gè)雙口 RAM存儲(chǔ)器模塊(14)，所述衛(wèi)星時(shí)間解碼模塊(13)接收GPRMC定位信息(12)，解出UTC時(shí)間并轉(zhuǎn)化為北京時(shí)間寫入雙口 RAM存儲(chǔ)器模塊(14)中； 所述PC1-E接口( 10)包括PC1-E接口芯片(18),PC1-E總線(19)和配置存儲(chǔ)器(20)，所述PC1-E總線(19)連接PC1-E接口芯片(18)，所述PC1-E接口芯片(18)連接配置存儲(chǔ)器(20 )，所述主控制模塊(15)連接PC1-E接口芯片(18 )，主控制模塊(15 )發(fā)出PPS觸發(fā)信號(hào)(17 )觸發(fā)PC1-E接口芯片(18 )進(jìn)入中斷程序，所述PC1-E接口芯片(18 )通過地址數(shù)據(jù)信號(hào)通路(16)讀取雙口 RAM存儲(chǔ)器模塊(14)里面的北京時(shí)間信息并通過PC1-E總線(19)傳遞給計(jì)算機(jī)(11)。
3.根據(jù)權(quán)利要求1所述的基于PC1-E總線的北斗B碼授時(shí)同步裝置，其特征在于，所述北斗接收模塊(8)采用N303北斗模塊。
4.根據(jù)權(quán)利要求2所述的基于PC1-E總線的北斗B碼授時(shí)同步裝置，其特征在于，所述FPGA可編程邏輯器(9)采用EP2C5T144C8N芯片。
5.根據(jù)權(quán)利要求2所述的基于PC1-E總線的北斗B碼授時(shí)同步裝置，其特征在于，所述PC1-E接口芯片(18)采用CH368芯片。
【專利摘要】本實(shí)用新型是一種基于PCI-E總線的北斗B碼授時(shí)同步裝置，該裝置包括北斗接收模塊、FPGA可編程邏輯器、PCI-E接口和計(jì)算機(jī)，所述北斗接收模塊連接并向FPGA可編程邏輯器傳輸GPRMC定位信息，所述FPGA可編程邏輯器通過PCI-E接口連接計(jì)算機(jī)，所述FPGA可編程邏輯器中虛擬出一RAM存儲(chǔ)器，F(xiàn)PGA可編程邏輯器解調(diào)出的相應(yīng)時(shí)區(qū)時(shí)間存入此虛擬的RAM存儲(chǔ)器中，并且通過相應(yīng)的觸發(fā)信號(hào)觸發(fā)PCI-E接口中斷讀取此RAM存儲(chǔ)器中的時(shí)區(qū)時(shí)間給計(jì)算機(jī)。本實(shí)用新型采用北斗衛(wèi)星接收模塊，安全性高，PCI-E總線比PCI引腳少，板子布線簡易，且?guī)捲龃螅瑐鬏斔俾侍岣?，具有靈活的擴(kuò)展性。
【IPC分類】G04R20-02
【公開號(hào)】CN204595454
【申請(qǐng)?zhí)枴緾N201520269485
【發(fā)明人】王軍, 張福第, 孫兆友, 杜博軍, 唐彬, 王磊
【申請(qǐng)人】蘇州科技學(xué)院
【公開日】2015年8月26日
【申請(qǐng)日】2015年4月30日