一種多模多頻基帶芯片管腳控制電路和控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及衛(wèi)星導(dǎo)航基帶芯片設(shè)計(jì)領(lǐng)域，具體涉及一種多模多頻基帶芯片管腳控制電路和控制方法。
【背景技術(shù)】
[0002]隨著GNSS(GlobalNavigat1n Satellite System,全球?qū)Ш叫l(wèi)星系統(tǒng))技術(shù)的快速發(fā)展和應(yīng)用需求的不斷提高，利用多系統(tǒng)信號(hào)進(jìn)行聯(lián)合定位的多模GNSS系統(tǒng)表現(xiàn)出了極大的優(yōu)勢(shì)。多模多頻接收機(jī)可同時(shí)接收多個(gè)頻率的衛(wèi)星信號(hào)，利用多系統(tǒng)聯(lián)合定位技術(shù)，使定位精度和可靠性得到更大的提高，迅速成為導(dǎo)航領(lǐng)域的研究和應(yīng)用熱點(diǎn)。
[0003]在基帶芯片與射頻芯片分離的衛(wèi)星導(dǎo)航接收機(jī)中，射頻芯片負(fù)責(zé)射頻收發(fā)、頻率合成、功率放大及模數(shù)轉(zhuǎn)換，輸出中頻基帶信號(hào)?；鶐酒?fù)責(zé)信號(hào)處理和協(xié)議處理?；鶐酒O(shè)計(jì)時(shí)，中頻基帶信號(hào)經(jīng)芯片PIN引腳及芯片DIE(從晶圓上切割出來的待進(jìn)行封裝的一塊具有完整功能的裸芯片)的管腳輸入以進(jìn)行后續(xù)處理。
[0004]當(dāng)使用基帶芯片與射頻芯片進(jìn)行板級(jí)或模塊開發(fā)時(shí)，不同廠家的射頻芯片輸出的中頻信號(hào)采樣時(shí)鐘與采樣數(shù)據(jù)時(shí)序要求不同，另外若板級(jí)系統(tǒng)開發(fā)中PCB(PrintedCircuit Board，印制電路板)信號(hào)走線比較長(zhǎng)使信號(hào)延時(shí)較大，導(dǎo)致有的需要用采樣時(shí)鐘上升沿采樣，有的需要用采樣時(shí)鐘下降沿采樣。若采用固定時(shí)鐘邊沿采樣可能引起誤采樣導(dǎo)致數(shù)據(jù)出錯(cuò)。
[0005]目前單頻率的中頻基帶信號(hào)數(shù)據(jù)位寬為2比特?5比特，對(duì)共M個(gè)頻率信號(hào)的多模多頻接收機(jī)基帶芯片，為支持最優(yōu)性能及保證射頻芯片兼容性，通常需要共5*M比特位寬的基帶信號(hào)數(shù)據(jù)輸入。如典型的多模多頻基帶芯片支持3個(gè)頻率中頻信號(hào)輸入時(shí)，需要16個(gè)比特的信號(hào)輸入(還需提供采樣時(shí)鐘)。但芯片PIN引腳資源非常寶貴，尤其是對(duì)尺寸要求更高的接收機(jī)模塊希望基帶芯片尺寸盡量小，相應(yīng)的芯片封裝的PIN引腳盡可能少。如一種典型的面積為5mm*5mm、支持三個(gè)頻率信號(hào)的基帶芯片PIN引腳共44個(gè)，而分配給基帶信號(hào)輸入的PIN引腳可能只有10個(gè)左右。若固定選擇部分芯片DIE的管腳封裝在芯片的PIN引腳，則又限制了芯片處理功能或性能，甚至某些功能或性能無法實(shí)現(xiàn)。因此我們需要一種占用盡可能少的PIN引腳又不影響系統(tǒng)功能或性能的管腳控制方法。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是提供解決基帶芯片中頻信號(hào)可用PIN引腳較少而影響多模多頻系統(tǒng)功能或性能的問題的多模多頻基帶芯片管腳控制電路和控制方法。
[0007]本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下:
[0008]—種多模多頻基帶芯片管腳控制電路，包括:
[0009]N個(gè)上升沿觸發(fā)器，用于用采樣時(shí)鐘RF_CLK對(duì)M個(gè)頻道輸入的共N比特信號(hào)RF_DIN(O)?RF_DIN(N-1)進(jìn)行上升沿采樣，得到信號(hào)din(0)_pos?din(N-l)_pos;
[0010]N個(gè)下降沿觸發(fā)器，用于用采樣時(shí)鐘RF_CLK對(duì)輸入的N比特射頻信號(hào)RF_DIN(0)?RF_DIN(N-1)進(jìn)行下降沿采樣，得到信號(hào)din(0)_neg?din(N-l)_neg;
[ΟΟ?? ] 還包括N個(gè)二選一數(shù)據(jù)選擇器，信號(hào)din (O )_pos和din (O )_neg分別輸入一個(gè)二選一數(shù)據(jù)選擇器的兩個(gè)數(shù)據(jù)輸入端，相應(yīng)的采樣時(shí)鐘邊沿選擇控制信號(hào)edge(0)_Sel輸入二選一數(shù)據(jù)選擇器的選擇端，用于對(duì)數(shù)據(jù)進(jìn)行二選一選擇，選擇后得到的信號(hào)為a(0);
[0012]信號(hào)din(l)_p0S?din(N-l)_pos分別輸入不同的二選一數(shù)據(jù)選擇器數(shù)據(jù)輸入端，信號(hào)din(l)_neg?din(N-l)_neg分別輸入相應(yīng)的二選一數(shù)據(jù)選擇器的另一個(gè)數(shù)據(jù)輸入端，采樣時(shí)鐘邊沿選擇控制信號(hào)6(^6(1)_861?6(^6(1'|-1)_861分別輸入相應(yīng)的二選一數(shù)據(jù)選擇器的選擇端，對(duì)數(shù)據(jù)進(jìn)行二選一選擇，選擇后得到的信號(hào)為a( I)?a(N_l);
[0013]還包括N個(gè)N選一數(shù)據(jù)選擇器，所述所有N選一數(shù)據(jù)選擇器的N個(gè)數(shù)據(jù)輸入端輸入的信號(hào)均為a(0)?a(N-l)，選擇端輸入信號(hào)分別為pin(0)_sel?pin(N-l)_sel，輸出的信號(hào)分別為dout(O)?dout(N-l)，再對(duì)應(yīng)各頻道輸入信號(hào)的位寬，分為M個(gè)頻道輸出，為Ch(O)data?ch(M_l)data。
[0014]本發(fā)明的有益效果是:
[0015](I)本發(fā)明對(duì)射頻芯片(或射頻芯片DIE)輸出的中頻信號(hào)可以選擇采樣時(shí)鐘上升沿或下降沿采樣，且每個(gè)信號(hào)比特的時(shí)鐘沿采樣選擇均獨(dú)立控制。如此可實(shí)現(xiàn)多個(gè)射頻芯片(或射頻芯片DIE)的兼容。
[0016](2)管腳控制電路輸出的每個(gè)信號(hào)比特可選擇任一個(gè)中頻輸入信號(hào)比特，可以減少基帶芯片最終封裝所占用的引腳(PIN)，也減少芯片DIE在芯片封裝時(shí)PIN引腳位置設(shè)計(jì)工作量，同時(shí)既可兼容多比特位寬的射頻信號(hào)，也可避免基帶芯片在多芯片DIE封裝或者單基帶芯片應(yīng)用時(shí)芯片管腳位置分配錯(cuò)誤導(dǎo)致不能工作的問題。
[0017]因此，本發(fā)明提出的管腳控制電路使基帶芯片的易用性、射頻芯片兼容性得到很大的提高，同時(shí)可減少芯片DIE封裝時(shí)的PIN引腳數(shù)量，且功能基本不受影響。
[0018]在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。
[0019]進(jìn)一步的，所述M個(gè)頻道輸入的共N比特信號(hào)，為射頻信號(hào)或?yàn)轭A(yù)先采集的回放數(shù)據(jù)。進(jìn)一步的，本發(fā)明還包括I個(gè)二選一數(shù)據(jù)選擇器，所述二選一數(shù)據(jù)選擇器的一個(gè)數(shù)據(jù)輸入端連接任意一個(gè)N選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出端，另一個(gè)數(shù)據(jù)輸入端輸入邏輯電平“I”，控制端輸入數(shù)據(jù)有效指示控制信號(hào)dvld_sel，輸出中頻信號(hào)數(shù)據(jù)有效指示信號(hào)dout_Vld;
[0020]當(dāng)外接射頻信號(hào)時(shí)，控制信號(hào)dvlcLsel為1，輸出信號(hào)dout_Vld為邏輯電平“1”，表示射頻信號(hào)數(shù)據(jù)始終有效；當(dāng)外接回放數(shù)據(jù)時(shí)，控制信號(hào)dvld_sel為0，輸出信號(hào)dout_Vld為二選一數(shù)據(jù)選擇器數(shù)據(jù)輸入端輸入的回放數(shù)據(jù)信號(hào)，表示回放數(shù)據(jù)有效。采用上述進(jìn)一步方案的有益效果是:管腳控制電路對(duì)其中任一個(gè)信號(hào)比特可復(fù)用為數(shù)據(jù)有效指示，在使用預(yù)先采集的數(shù)據(jù)進(jìn)行回放以驗(yàn)證基帶芯片功能時(shí)，對(duì)回放數(shù)據(jù)進(jìn)行精準(zhǔn)控制。如此不占用額外管腳卻又可實(shí)現(xiàn)數(shù)據(jù)回放驗(yàn)證功能。
[0021]進(jìn)一步的，所述N為自然數(shù)，且不大于20。
[0022]進(jìn)一步的，所述M為自然數(shù)，且不大于5。一種多模多頻基帶芯片管腳控制方法，包括以下步驟:
[0023 ] (I)用采樣時(shí)鐘RF_CLK對(duì)M個(gè)頻道輸入的共N比特信號(hào)RF_D IN(O)?RF_D IN (14)進(jìn)行上升沿采樣，得到信號(hào)din(0)_pos?din(N-l)_pos;
[0024]用采樣時(shí)鐘RF_CLK對(duì)M個(gè)頻道輸入的的共N比特信號(hào)RF_DIN(0)?RF_DIN(14)進(jìn)行下降沿采樣，得到信號(hào)din(0)_neg?din(N-l)_neg;
[0025](2)利用采樣時(shí)鐘邊沿選擇控制信號(hào)edge(0)_Sel?edge(N-l)_Sel分別對(duì)信號(hào)(1;[11(0)_口08?(1;[11(1^-1)_口0 8和信號(hào)(1;[11(0)_1168?(1;[11(1^-1 )_neg 進(jìn)行二選一得到信號(hào)a (I)?a(N_l)；
[0026](3)分別利用管腳位置選擇信號(hào)口;[11(0)_861?口;[11(1'|-1)_861對(duì)信號(hào)3(1)?3(1'|-1)進(jìn)行選擇，經(jīng)過N次選擇，得到輸出信號(hào)dout(O)?dout(N-l)，再對(duì)應(yīng)各輸入射頻芯片輸入信號(hào)的位寬，分為M個(gè)頻道輸出，為ch(0)data?ch(M_l)data。
[0027]進(jìn)一步的，所述M個(gè)頻道輸入的共N比特信號(hào)，為射頻信號(hào)或?yàn)轭A(yù)先采集的回放數(shù)據(jù)。
[0028]進(jìn)一步的，本發(fā)明還包括利用數(shù)據(jù)有效指示控制信號(hào)dvlcLsel對(duì)輸出信號(hào)dout(O)?dout(N-l)中的任一個(gè)和邏輯電平“I”進(jìn)行選擇，輸出中頻信號(hào)數(shù)據(jù)有效指示信號(hào)dout_vld的步驟；
[0029]當(dāng)外接射頻信號(hào)時(shí)，控制信號(hào)dvlcLsel為1，輸出信號(hào)dout_Vld為邏輯電平“I”，表示射頻信號(hào)始終有效；當(dāng)外接回放數(shù)據(jù)時(shí)，控制信號(hào)dvlcLsel為0，輸出信號(hào)dout_Vld為進(jìn)行二選一的回放數(shù)據(jù)信號(hào)，表示回放數(shù)據(jù)有效。
[0030]進(jìn)一步的，所述N為自然數(shù)，且不大于20。
[0031]進(jìn)一步的，所述M為自然數(shù)，且不大于5。
[0032]一種基帶信號(hào)處理芯片，包括上述的多模多頻基帶芯片管腳控制電路和基帶處理模塊，所述的多模多頻基帶芯片管腳控制電路和基帶處理模塊電性連接，
[0033]所述基帶處理模塊向多模多頻基帶芯片發(fā)送采樣時(shí)鐘邊沿選擇控制信號(hào)edge(0)_sel?edge(N_l )_sel和管腳位置選擇信號(hào)pin(0)_sel?pin(N_l )_sel ；
[0034]所述多模多頻基帶芯片管腳控制電路向基帶處理模塊發(fā)送處理后的M個(gè)頻道共N比特信號(hào) ch(0)data ?ch(M_l )data。
[0035]進(jìn)一步的，所述基帶處理模塊還向多模多頻基帶芯片管腳控制電路發(fā)送數(shù)據(jù)有效指示控制信號(hào)dvlcLsel，所述多模多頻基帶芯片管腳控制電路向基帶處理模塊發(fā)送中頻信號(hào)數(shù)據(jù)有效指示信號(hào)dout_vld。
【附圖說明】
[0036]圖1為不使用管腳控制芯片的射頻芯片和基帶芯片連接示意圖；
[0037]圖2為管腳控制電路在整個(gè)基帶芯片中的位置；
[0038]圖3為管腳控制電路信號(hào)輸入輸出示意圖；
[0039]圖4為管腳控制電路的工作原理示意圖。
[0040]附圖中，各標(biāo)號(hào)所代表的部件列表如下:
[0041]I?15為上升沿觸發(fā)器；16?30為下降沿觸發(fā)器；31?45為二選一選一數(shù)據(jù)選擇器，46?61為十五選一數(shù)據(jù)選擇器。
【具體實(shí)施方式】
[0042]以下結(jié)合附圖對(duì)本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)