電壓檢測電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種電壓檢測電路(VoltageDetector)。
【背景技術(shù)】
[0002]電壓檢測器在集成電路中被廣泛應(yīng)用，如在系統(tǒng)級芯片(System On Chip，S0C)應(yīng)用中就需要采用電壓檢測電路檢測外部電源電壓，功耗、面積是電壓檢測器的重要指標之一。如圖1所示，是現(xiàn)有電壓檢測電路的結(jié)構(gòu)示意圖；被檢測的電壓源VDDA50通過電阻Rl和R2分壓形成檢測電壓VDET后和參考電壓VREF進行比較，比較通過比較器(CMP) 101實現(xiàn)，比較器采用工作電壓源VDDA15，比較器的輸出端輸出檢測信號VD_0UT。
[0003]圖1的電壓檢測可以用公式表示如下:
[0004]VDDA50 X R2/ (R1+R2)即VDET與VREF比較，如果VDET大于等于VREF，則輸出邏輯高即VD_0UT為I ;如果VDET小于VREF，則輸出邏輯低即VD_0UT為O。
[0005]現(xiàn)有技術(shù)中由于需要采用兩個電阻分壓，電阻Rl和R2的總和由被檢測電壓源VDDA50和電阻Rl和R2路徑上的參考電流決定，用公式表示為:R1+R2 = VDDA50/IREF12，IREF12表示流過電阻Rl和R2路徑上的參考電流，設(shè)VDDA50 = 5V IREF = I μ A，則需要5Μ的電阻。在集成電路中，電阻會占用過多的器件面積。在半導(dǎo)體制造中，器件的面積越小，就能在單位面積上形成更多的器件，從而能提高集成度，最終減少成本。所以，電阻過大的面積會使制造成本增加。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是提供一種電壓檢測電路，能節(jié)約電阻面積，提高集成度，降低成本。
[0007]為解決上述技術(shù)問題，本發(fā)明提供的電壓檢測電路包括:
[0008]參考電流源路徑，提供參考電流。
[0009]第一鏡像路徑和第二鏡像路徑，都為所述參考電流源路徑的鏡像路徑，所述第一鏡像路徑輸出的第一電流和所述第二鏡像路徑輸出的第二電流都為所述參考電流的鏡像電流。
[0010]第一 PMOS管和第二 PMOS管，所述第一 PMOS管的柵極和漏極、所述第二 PMOS管的柵極連接在一起并都和所述第一鏡像路徑連接；所述第一 PMOS管的源極連接第一電壓源。
[0011]所述第二 PMOS管的漏極連接所述第二鏡像路徑，所述第二 PMOS管的源極通過第一電阻連接到第二電壓源，所述第二電壓源為被測電壓源。
[0012]反相器的輸入端連接所述第二 PMOS管的漏極，所述反相器的輸出端為檢測信號的輸出端。
[0013]當所述被測電壓源的電壓為觸發(fā)點電壓時，所述第二 PMOS管的源極電壓取值為等于所述第一電壓源的第一電壓，所述反相器的輸出端輸出低電平的所述檢測信號，所述第一電阻的大小設(shè)置為所述觸發(fā)點電壓和所述第一電壓的差除以所述第二電流。
[0014]進一步的改進是，所述參考電流源路徑包括第一 NMOS管，所述第一鏡像路徑包括第二 NMOS管，所述第二鏡像路徑包括第三NMOS管。
[0015]所述第一 NMOS管的漏極輸入所述參考電流。
[0016]所述第一 NMOS管的漏極和柵極、所述第二 NMOS管的柵極和所述第三NMOS管的柵極連接在一起。
[0017]所述第一 NMOS管的源極、所述第二 NMOS管的源極和所述第三NMOS管的源極都接地。
[0018]所述第一 PMOS管的漏極連接所述第二 NMOS管的漏極。
[0019]所述第二 PMOS管的漏極連接所述第三NMOS管的漏極。
[0020]進一步的改進是，所述第一電流和所述第二電流大小相等。
[0021]進一步的改進是，所述第一電流和所述第二電流大小都等于所述參考電流的大小。
[0022]進一步的改進是，所述參考電流大小為I微安。
[0023]進一步的改進是，當所述被測電壓源的電壓大于所述觸發(fā)點電壓時，所述第二PMOS管的源極電壓大于所述第一電壓源的第一電壓，所述反相器的輸出端輸出低電平的所述檢測信號；當所述被測電壓源的電壓小于所述觸發(fā)點電壓時，所述第二 PMOS管的源極電壓小于所述第一電壓源的第一電壓，所述反相器的輸出端輸出高電平的所述檢測信號。
[0024]進一步的改進是，所述被測電壓源的電壓的正常值為5V，所述觸發(fā)點電壓為
2.5V，所述第一電壓為1.5V。
[0025]本發(fā)明不需要采用多個電阻串聯(lián)形成的分壓路徑，僅需一個參考電流源路徑、兩個鏡像路徑、由第一 PMOS管和第二 PMOS管組成的共柵放大器、一個電阻即可實現(xiàn)電壓檢測，將檢測的電壓輸入到反相器即可在反相器的輸出端輸出檢測信號；可知本發(fā)明中僅需采用一個電阻，且該電阻為觸發(fā)點電壓和第一電壓的差除以第二電流，觸發(fā)點電壓和第一電壓的差比被測電壓源的正常電壓值要小，故本發(fā)明電路中采用的電阻要小于現(xiàn)有技術(shù)中的總電阻的大小，這能節(jié)約電阻面積，提高集成度，降低成本。
【附圖說明】
[0026]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0027]圖1是現(xiàn)有電壓檢測電路的結(jié)構(gòu)示意圖；
[0028]圖2是本發(fā)明實施例電壓檢測電路的結(jié)構(gòu)示意圖。
【具體實施方式】
[0029]如圖2所示，是本發(fā)明實施例電壓檢測電路的結(jié)構(gòu)示意圖，本發(fā)明實施例電壓檢測電路包括:
[0030]參考電流源路徑，提供參考電流IREF。
[0031]第一鏡像路徑和第二鏡像路徑，都為所述參考電流源路徑的鏡像路徑，所述第一鏡像路徑輸出的第一電流和所述第二鏡像路徑輸出的第二電流都為所述參考電流IREF的鏡像電流。
[0032]第一 PMOS管Pl和第二 PMOS管P2，所述第一 PMOS管Pl的柵極和漏極、所述第二PMOS管P2的柵極連接在一起并都和所述第一鏡像路徑連接；所述第一 PMOS管Pl的源極連接第一電壓源VDDA15。由圖2可以看出，第一 PMOS管Pl和第二 PMOS管P2組成共柵放大器。
[0033]所述第二 PMOS管P2的漏極連接所述第二鏡像路徑，所述第二 PMOS管P2的源極通過第一電阻R連接到第二電壓源VDDA50，所述第二電壓源VDDA50為被測電壓源。