對于大的數(shù)據(jù)集的存儲器受限的自由表面多次波預(yù)測方法
【技術(shù)領(lǐng)域】
[0001] 所公開的實現(xiàn)一般涉及地震數(shù)據(jù)處理，具體而言，涉及用于在現(xiàn)場可編程門陣列 處對地震數(shù)據(jù)執(zhí)行一個或多個操作的系統(tǒng)和方法。
【背景技術(shù)】
[0002] 現(xiàn)場可編程門陣列（FPGA)是可以通過使用PCI Express、InfiniBand或其他連 接而作為協(xié)處理器被包括到基于CPU的主機環(huán)境中的集成電路。當(dāng)前，在市場上有為諸如 高性能的計算之類的應(yīng)用開發(fā)的帶有24或者甚至48千兆字節(jié)的存儲器的FPGA協(xié)處理器。 FPGA協(xié)處理器內(nèi)的巨大的存儲器的量使所產(chǎn)生的協(xié)處理器成為作為用于地震數(shù)據(jù)處理應(yīng) 用的計算加速和/或用于快速數(shù)據(jù)存儲的設(shè)備的好的候選。

【發(fā)明內(nèi)容】

[0003] 根據(jù)下面所描述的一些實現(xiàn)，地震數(shù)據(jù)處理方法在具有存儲了多塊經(jīng)壓縮的地震 道的存儲器的FPGA協(xié)處理器處執(zhí)行。該方法包括：從主機接收對于處理地震道的預(yù)定義的 組的請求，所述請求包括塊位置信息和地震道記錄頭信息；根據(jù)所述塊位置信息，識別所述 存儲器中的所述多塊經(jīng)壓縮的地震道中的一塊或多塊；解壓縮被識別的所述一塊或多塊中 的每一塊以檢索一個或多個地震道，由此形成地震數(shù)據(jù)的多個解壓縮的道；根據(jù)所述地震 道記錄頭信息，選擇地震數(shù)據(jù)的所述多個解壓縮的道中的全部或一部分；通過對所述地震 數(shù)據(jù)應(yīng)用一個或多個預(yù)定義操作，處理地震數(shù)據(jù)的所述多個解壓縮的道中的所述全部或所 述一部分；以及，將經(jīng)處理的地震數(shù)據(jù)返回到所述主機。
[0004] 在一些實現(xiàn)中，地震道的所述預(yù)定義的組用于預(yù)測源和接收器之間的地震道內(nèi)的 自由表面多次波（surface-related multiple)。例如，在由所述源和所述接收器定義的區(qū) 域內(nèi)收集地震道的所述預(yù)定義的組。所述主機被配置成通過從所述源和所述接收器之間的 所述地震道減去經(jīng)處理的地震數(shù)據(jù)，生成所述源和所述接收器之間的基本上無自由表面多 次波的地震道。
[0005] 在一些實現(xiàn)中，所述一個或多個預(yù)定義操作包括對地震數(shù)據(jù)的解壓縮的道應(yīng)用正 常時差，對地震數(shù)據(jù)的解壓縮的道執(zhí)行快速傅里葉變換（FFT)，當(dāng)與地震數(shù)據(jù)的相應(yīng)一對 解壓縮的道對應(yīng)的道信息滿足預(yù)定義的條件時卷積所述相應(yīng)一對解壓縮的道，以及堆積 (stack)地震數(shù)據(jù)的多個解壓縮的道。在一些情況下，用于卷積地震數(shù)據(jù)的所述相應(yīng)一對解 壓縮的道的預(yù)定義的條件是，地震數(shù)據(jù)的兩個解壓縮的道的源或接收器位置對應(yīng)于一個向 下反射點，使得地震數(shù)據(jù)的所述兩個解壓縮的道的卷積生成與所述向下反射點相關(guān)聯(lián)的自 由表面多次波的預(yù)測。在一些情況下，從相同塊的經(jīng)壓縮的地震道中檢索到地震數(shù)據(jù)的所 述相應(yīng)一對解壓縮的道。在一些其他情況下，從兩個不同塊的經(jīng)壓縮的地震道中檢索到地 震數(shù)據(jù)的所述相應(yīng)一對解壓縮的道。
[0006] 在一些實現(xiàn)中，不同塊的經(jīng)壓縮的地震道使用不同的解壓縮參數(shù)組來解壓縮，所 述不同的解壓縮參數(shù)組被包括在從所述主機到所述FPGA協(xié)處理器的所述請求中。
[0007] 在一些實現(xiàn)中，經(jīng)壓縮的地震道中的每一塊都包括地震數(shù)據(jù)的多個道，其相關(guān)聯(lián) 的中點坐標(biāo)在地球的表面上的預(yù)定義的二維區(qū)域內(nèi)。
[0008] 根據(jù)下面所描述的一些實現(xiàn)，地震數(shù)據(jù)處理方法由主機和FPGA協(xié)處理器執(zhí)行。主 機確定用于目標(biāo)地震道的多對地震道的位置信息，所述多對地震道用于預(yù)測所述目標(biāo)地震 道中的相干噪聲。接著，主機將所述多對地震道的位置信息發(fā)送到FPGA協(xié)處理器，F(xiàn)PGA協(xié) 處理器的存儲器存儲了多塊經(jīng)壓縮的地震道。FPGA協(xié)處理器根據(jù)所述多對地震道的位置信 息，訪問存儲器中的所述多塊中的經(jīng)壓縮的地震道塊，解壓縮所識別的經(jīng)壓縮的地震道塊， 并從解壓縮的地震道塊中檢索所述多對地震道。FPGA協(xié)處理器對檢索到的多對地震道應(yīng)用 一個或多個預(yù)定義的操作，以生成所述目標(biāo)地震道中的相干噪聲的估計，并將相干噪聲的 估計從FPGA協(xié)處理器返回到主機。最后，主機從所述目標(biāo)地震道減去相干噪聲的估計。
[0009] 在一些實現(xiàn)中，相干噪聲是自由表面多次波。
[0010] 在一些實現(xiàn)中，每一對地震道的位置信息都識別與兩個地震道相關(guān)聯(lián)的兩個 源-接收器對的相應(yīng)位置，所述兩個源-接收器對的相應(yīng)位置對應(yīng)于地球的表面上的三個 位置，包括與目標(biāo)地震道相關(guān)聯(lián)的源-接收器對的相應(yīng)位置以及源-接收器對之間的向下 反射點的位置。
[0011] 在一些實現(xiàn)中，所述一個或多個預(yù)定義的操作包括對地震數(shù)據(jù)的解壓縮的道應(yīng)用 正常時差，對地震數(shù)據(jù)的解壓縮的道執(zhí)行FFT，當(dāng)與地震數(shù)據(jù)的相應(yīng)一對解壓縮的道對應(yīng)的 道信息滿足預(yù)定義的條件時卷積所述相應(yīng)一對解壓縮的道，以及堆積地震數(shù)據(jù)的多個解壓 縮的道。
[0012] 在一些實現(xiàn)中，用于卷積地震數(shù)據(jù)的所述相應(yīng)一對解壓縮的道的預(yù)定義的條件 是，地震數(shù)據(jù)的兩個解壓縮的道的源或接收器位置對應(yīng)于一個向下反射點，使得地震數(shù)據(jù) 的所述兩個解壓縮的道的卷積生成與所述向下反射點相關(guān)聯(lián)的自由表面多次波的預(yù)測。
[0013] 在一些實現(xiàn)中，從相同塊的經(jīng)壓縮的地震道中檢索到地震數(shù)據(jù)的所述相應(yīng)一對解 壓縮的道。
[0014] 根據(jù)下面所描述的一些實現(xiàn)，被配置成用于地震數(shù)據(jù)處理的FPGA協(xié)處理器包括 存儲器，其中在所述存儲器中有多塊經(jīng)壓縮的地震道；并且包括地震數(shù)據(jù)處理邏輯器。地震 數(shù)據(jù)處理邏輯器被配置成從主機接收對于處理地震道的預(yù)定義的組的請求，所述請求包括 塊位置信息和地震道記錄頭信息。地震數(shù)據(jù)處理邏輯器進一步被配置成根據(jù)所述塊位置信 息，訪問所述多塊經(jīng)壓縮的地震道中的一塊或多塊。地震數(shù)據(jù)處理邏輯器進一步被配置成 將被訪問的所述一塊或多塊中的每一塊都解壓縮為一個或多個地震道，由此形成地震數(shù)據(jù) 的多個解壓縮的道。地震數(shù)據(jù)處理邏輯器進一步被配置成根據(jù)所述地震道記錄頭信息，選 擇地震數(shù)據(jù)的所述多個解壓縮的道中的全部或一部分。地震數(shù)據(jù)處理邏輯器進一步被配置 成通過對地震數(shù)據(jù)應(yīng)用一個或多個預(yù)定義操作來處理地震數(shù)據(jù)的所述多個解壓縮的道中 的所述全部或所述一部分，并且將經(jīng)處理的地震數(shù)據(jù)返回到所述主機。
[0015] 在一些實現(xiàn)中，地震道的所述預(yù)定義的組用于預(yù)測源和接收器之間的地震道內(nèi)的 自由表面多次波。
[0016] 在一些實現(xiàn)中，所述一個或多個預(yù)定義的操作包括對地震數(shù)據(jù)的解壓縮的道應(yīng)用 正常時差，對地震數(shù)據(jù)的解壓縮的道執(zhí)行FFT，當(dāng)與地震數(shù)據(jù)的相應(yīng)一對解壓縮的道對應(yīng)的 道信息滿足預(yù)定義的條件時卷積所述相應(yīng)一對解壓縮的道，以及堆積地震數(shù)據(jù)的多個解壓 縮的道。
[0017] 另一實施例提供方法。該方法包括在主機處為目標(biāo)地震道確定多對地震道的位置 信息，其中所述多對地震道用于預(yù)測目標(biāo)地震道中的相干噪聲。從主機向FPGA協(xié)處理器發(fā) 送所述多對地震道的位置信息。在FPGA協(xié)處理器的存儲器中有多塊經(jīng)壓縮的地震道。在 FPGA協(xié)處理器處，根據(jù)所述多對地震道的位置信息，訪問存儲器中的所述多塊經(jīng)壓縮的地 震道中的塊。在FPGA協(xié)處理器處，解壓縮被訪問的經(jīng)壓縮的地震道塊，從解壓縮的地震道 塊中檢索所述多對地震道。在FPGA協(xié)處理器處，對檢索到的所述多對地震道應(yīng)用一個或多 個預(yù)定義的操作，以生成結(jié)果。從FPGA協(xié)處理器向主機返回結(jié)果。由主機為目標(biāo)地震道進 一步處理結(jié)果。在一些實施例中，結(jié)果是從FPGA協(xié)處理器到主機的相干噪聲的估計，進一 步的處理包括從目標(biāo)地震道減去相干噪聲的估計。
【附圖說明】
[0018] 由于下面的參考附圖進行的本發(fā)明的各種方面的詳細(xì)描述，本發(fā)明的如前所描述 的實現(xiàn)以及額外的實現(xiàn)將被更清楚地理解。在附圖的多個視圖中，類似的參考編號表示對 應(yīng)的部分。
[0019] 圖1是示出了在典型的海上地震數(shù)據(jù)采集設(shè)置中如何生成自由表面多次波的框 圖。
[0020] 圖2A和2B是示出了如何使用僅初次波（primary)地震道來預(yù)測自由表面多次波 的框圖。
[0021] 圖3A到3D是示出了如何使用3-D地震道來預(yù)測自由表面多次波的框圖。
[0022] 圖4A到4C是示出了根據(jù)一些實現(xiàn)的用于處理地震數(shù)據(jù)的基于FPGA的體系結(jié)構(gòu) 的框圖。
[0023] 圖5A和5B是示出了根據(jù)一些實現(xiàn)的主機如何與FPGA協(xié)處理器進行交互以便對 存儲在FPGA協(xié)處理器的存儲器中的地震數(shù)據(jù)集執(zhí)行預(yù)定義操作的流程圖。
【具體實施方式】
[0024] 圖1是示出了在典型的海上地震數(shù)據(jù)采集設(shè)置中如何生成自由表面多次波的框 圖。在此簡化的地質(zhì)模型中，有海面10、海底20以及地下的地質(zhì)界面30。在海面10上部 署源60/接收器70對，用于收集地震數(shù)據(jù)的道。如圖所示，來自源60的地震波向下傳播到 地下，地震波的一部分由界面30反射，并在點65到達海面10。地震波的此部分當(dāng)由點65 處的接收器收集時被稱為"初次波40"。由于海水和空氣之間的密度的顯著差異，因此，地 震波的在點65處到達海面10的一部分被反射到海水中，接著被海底20反射，最后由接收 器70捕捉，由此在由接收器70生成的地震道中形成自由表面多次波。
[0025] 自由表面多次波是海上地震數(shù)據(jù)中的導(dǎo)入類型的相干噪聲，其會不利地影響來自 地震數(shù)據(jù)的成像結(jié)果。開發(fā)了許多消除或至少衰減來自海上地震數(shù)據(jù)的自由表面多次波的 方法，其中一種是使用地震數(shù)據(jù)中的初次波來預(yù)測自由表面多次波，接著從包括初次波和 多次波的地震數(shù)據(jù)中減去預(yù)測的多次波。圖2A和2B是示出了如何使用僅初次波地震道來 預(yù)測自由表面多次波的框圖。如圖2A所示，源60和接收器70之間的自由表面多次波可以 被分成兩個初次波，源60和向下反射點（DRP) 110(假設(shè)在DRP 110處有接收器）之間的 第一初次波，以及DRP 110 (假設(shè)在DRP 110處有源）和接收器70之間的第二初次波。換 言之，給定與源60和DRP 110的對相關(guān)聯(lián)的地震道fA(t) 100-1和與DRP 110和接收器70 的對相關(guān)聯(lián)的地震道fB (t) 100-2,包括源60和接收器70之間的自由表面多次波的地震道 f；ut(t)可以按如下方式，通過卷積這兩個地震道來生成：
[0026] fout