專利名稱:集成電路制造中用于俄歇電子能譜的樣品的處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路及用于制造半導(dǎo)體器件的工藝。更具體而言，本發(fā)明提供了一種方法和裝置，用于在集成電路的制造中制備俄歇電子能譜(Auger Electronic Spectrometer，AES)的樣品，但是應(yīng)當認識到，本發(fā)明具有更廣闊的應(yīng)用范圍。僅作為示例，這些樣品制備技術(shù)可以導(dǎo)致識別出顆粒狀污染物和/或殘留物，這些污染物和/或殘留物導(dǎo)致器件產(chǎn)率降低和其他的可靠性問題。
背景技術(shù)：
集成電路已經(jīng)從單個硅晶片上制備的少數(shù)互連器件發(fā)展成為數(shù)以百萬計的器件。傳統(tǒng)集成電路提供的性能和復(fù)雜度遠遠超出了最初的預(yù)想。為了在復(fù)雜度和電路密度(即，在給定的芯片面積上能夠封裝的器件數(shù)目)方面獲得進步，最小器件的特征尺寸(又被稱為器件“幾何圖形”)伴隨每一代集成電路的發(fā)展而變得更小。
日益增加的電路密度不僅提高了集成電路的性能和復(fù)雜度，還給消費者提供了更低的成本。集成電路或芯片制造設(shè)備可能花費數(shù)億，甚至數(shù)十億美元。每種制造設(shè)備都有一定的晶片產(chǎn)量，每個晶片在其上都有一定數(shù)目的集成電路。因此，通過使集成電路的各個器件更小，可以在每個晶片上制作更多的器件，從而增大了制造設(shè)備的輸出量。使器件更小是非常有挑戰(zhàn)性的，這是因為集成制造中所使用的每種工藝都是有極限的。也就是說，給定工藝一般只能工作到某一特征尺寸，然后就需要改變工藝或器件布圖。另外，由于器件要求越來越快的設(shè)計，所以在某些傳統(tǒng)的工藝和材料上存在工藝極限。
存在基于給定特征尺寸的限制的工藝示例是用于集成電路的鍵合焊盤(bonding pad)結(jié)構(gòu)的形成。這種鍵合焊盤結(jié)構(gòu)經(jīng)常利用鋁金屬層形成，在鋁金屬層上利用光刻技術(shù)圖案化。這種鋁金屬層經(jīng)常會被殘留粒子和/或其他雜質(zhì)污染。這些粒子和/或雜質(zhì)導(dǎo)致器件產(chǎn)率降低和其他可靠性問題。可以在本說明書特別是下文中找到集成電路的這些和其他的限制。
從以上內(nèi)容可以看出，希望獲得一種用于處理半導(dǎo)體器件的改進技術(shù)。

發(fā)明內(nèi)容根據(jù)本發(fā)明，提供了集成電路及用于制造半導(dǎo)體器件的工藝。更具體而言，本發(fā)明提供了一種方法和裝置，用于在集成電路的制造中制備俄歇電子能譜(Auger Electronic Spectrometer，AES)的樣品，但是應(yīng)當認識到，本發(fā)明具有更廣闊的應(yīng)用范圍。僅作為示例，這些樣品制備技術(shù)可以導(dǎo)致識別出顆粒狀污染物和/或殘留物，這些污染物和/或殘留物導(dǎo)致器件產(chǎn)率降低和其他的可靠性問題。
在特定實施例中，本發(fā)明提供了一種在集成電路制造中用于分析樣品的方法，集成電路例如是MOS晶體管、專用集成電路、存儲器器件、微處理器、片上系統(tǒng)。該方法包括提供一塊集成電路芯片，所述集成電路芯片具有圍繞有鈍化材料的焊盤區(qū)。焊盤區(qū)具有至少一個感興趣區(qū)域。在特定實施例中，術(shù)語“圍繞”可以指整體圍繞或部分圍繞，并且不應(yīng)當脫離其普通含義。在優(yōu)選實施例中，焊盤區(qū)具有暴露的鍵合焊盤，其基本由含鋁材料制成。該方法包括利用阻隔材料覆蓋包括感興趣區(qū)域在內(nèi)的焊盤區(qū)的第一部分。該方法包括在焊盤區(qū)的第二部分上形成金屬層，同時阻隔材料保護了第一部分。該方法還包括移去阻隔材料以暴露包括感興趣區(qū)域在內(nèi)的焊盤區(qū)的第一部分。該方法對金屬層施加電壓差以從焊盤區(qū)的第一部分吸引走一個或多個帶電粒子，并對包括感興趣區(qū)域在內(nèi)的焊盤區(qū)進行能譜分析。
在可替換特定實施例中，本發(fā)明提供了一種在集成電路制造中用于分析樣品的方法，集成電路例如是MOS晶體管、專用集成電路、存儲器器件、微處理器、片上系統(tǒng)。該方法包括提供一塊集成電路芯片，所述集成電路芯片具有表面區(qū)域，所述表面區(qū)域具有至少一個感興趣區(qū)域，如鍵合焊盤。該方法包括利用阻隔材料覆蓋包括感興趣區(qū)域在內(nèi)的表面區(qū)域的第一部分。該方法還在表面區(qū)域的第二部分上形成金屬層，同時阻隔材料保護了第一部分。該方法移去阻隔材料以暴露包括感興趣區(qū)域在內(nèi)的表面區(qū)域的第一部分。該方法還對金屬層施加電壓差以從表面區(qū)域的第一部分吸引走一個或多個帶電粒子。該方法還對包括感興趣區(qū)域在內(nèi)的表面區(qū)域進行能譜分析。
在另一個可替換特定實施例中，本發(fā)明提供了一種用于樣品處理以用于集成電路的制造的裝置。該裝置具有夾持器裝置。臺耦合到夾持器裝置。在優(yōu)選實施例中，臺能夠夾持待分析樣品的一部分。該裝置還具有可操作地耦合到臺以阻隔樣品的一部分的護罩。護罩能夠相對于樣品移動以阻隔樣品的一個或多個部分。在特定實施例中，護罩位于軌道構(gòu)件上，并且可以沿軌道構(gòu)件從第一空間位置移動到第二空間位置。
在特定實施例中，根據(jù)本領(lǐng)域普通技術(shù)人員的知識使用了術(shù)語“俄歇電子能譜(AES)”。術(shù)語AES是一種可用來通過檢測俄歇電子的能量識別表面的元素組分的技術(shù)，這是普通含義的解釋。在特定實施例中，俄歇電子發(fā)射通常通過以電子束轟擊樣品來激發(fā)。俄歇電子能量是發(fā)射出電子的元素所特有的。根據(jù)特定實施例，俄歇電子能譜可用于分析表面、薄膜和界面。在T.A.Carlson的“Photoelectron and Auger Spectroscopy”(Plenum出版社，紐約，1975)和A.W.Czanderna的“Methods of SurfaceAnalysis”(Elsevier，紐約，1975)以及其他來源中可以找到使用AES的技術(shù)的另外細節(jié)。
本發(fā)明與傳統(tǒng)技術(shù)相比有許多優(yōu)點。例如，本技術(shù)提供了一種容易使用基于傳統(tǒng)技術(shù)的工藝的方式。在某些實施例中，該方法提供了每個晶片上更高的器件產(chǎn)率。另外，該方法提供的工藝與傳統(tǒng)的工藝技術(shù)完全兼容，而不需要對傳統(tǒng)設(shè)備和工藝作出實質(zhì)修改。優(yōu)選地，根據(jù)特定實施例，本發(fā)明提供了一種識別顆粒狀污染物和/或殘留物的改進技術(shù)，這些污染物和/或殘留物可能導(dǎo)致器件故障和/或其他可靠性問題。取決于實施例，可以實現(xiàn)這些優(yōu)點中的一個或多個。在本說明書特別是下文中將更詳細的描述這些和其他的優(yōu)點。
參考隨后的詳細說明和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點。
圖1的簡化圖示出了根據(jù)本發(fā)明實施例的圖案化的金屬層的頂視圖；圖1A和1B是根據(jù)本發(fā)明實施例的圖案化的金屬層的側(cè)視圖和頂視圖；圖2的簡化圖示出了根據(jù)本發(fā)明實施例的處理圖案化的金屬層的方法；圖2A是根據(jù)本發(fā)明實施例的包括缺陷的圖案化的金屬層的簡化頂視圖；圖3a～3c和圖4a1～4b2是圖案化的金屬層的方法的實驗結(jié)果的照片的頂視圖；以及圖5至圖8圖示了根據(jù)本發(fā)明實施例的焊盤掩模工具。
具體實施方式根據(jù)本發(fā)明，提供了集成電路及用于制造半導(dǎo)體器件的工藝。更具體而言，本發(fā)明提供了一種方法和裝置，用于在集成電路的制造中制備俄歇電子能譜(Auger Electronic Spectrometer，AES)的樣品，但是應(yīng)當認識到，本發(fā)明具有更廣闊的應(yīng)用范圍。僅作為示例，這些樣品制備技術(shù)可以導(dǎo)致識別出顆粒狀污染物和/或殘留物，這些污染物和/或殘留物導(dǎo)致器件產(chǎn)率降低和其他的可靠性問題。作為背景信息，我們已經(jīng)發(fā)現(xiàn)焊盤表面質(zhì)量是半導(dǎo)體工業(yè)中常常被監(jiān)視的項目。即，焊盤表面質(zhì)量經(jīng)常被監(jiān)視以發(fā)現(xiàn)焊盤表面上的污染物或殘留物，這些污染物或殘留物經(jīng)常會帶來一系列鍵合問題，如鍵合能力和較差的電接觸。在許多表面分析工具中，AES(俄歇電子能譜)經(jīng)常被用于焊盤表面組分分析，這是由于其具有表面靈敏(例如，最高達3～50埃)、空間分辨率較好和快速元素識別的特征。隨著器件尺寸變得越來越小，AES存在許多局限。
僅作為示例，充電效應(yīng)是AES分析在焊盤分析期間會面臨的問題，充電效應(yīng)常導(dǎo)致元素峰移位，更嚴重的會導(dǎo)致所需能譜的失真。我們還知道AES通過其特定的俄歇電子峰位置來識別元素，并且電子束是俄歇電子的激發(fā)源。當主電子束掃描焊盤表面和周圍的鈍化層時，由于芯片中的大部分焊盤未接地并且鈍化材料不是導(dǎo)電材料，所以大量的電子可能累積在該表面上并形成負電位，這會阻止俄歇電子從焊盤表面的溢出，并導(dǎo)致前述的充電效應(yīng)。
在過去，已經(jīng)發(fā)展了多種方法來試圖減少AES分析所遇到的充電效應(yīng)。一些方法包括在整個樣品表面上涂覆鉑(Pt)、以鋁箔包封樣品、以低能離子激發(fā)樣品表面等等。然而，這些方法中的每一種都有其缺點。例如，Pt涂層可能損壞分析表面，或者表面上實際存在的元素信號可能被大量的Pt信號峰削弱或干擾。利用鋁箔包封某些結(jié)構(gòu)具有低成功率。低能離子中和經(jīng)常需要額外的花費。在特定實施例中，我們提出了一種用于AES分析的可減少AES分析期間的充電效應(yīng)的方法和裝置，該方法和裝置在集成電路的制造中是容易實現(xiàn)的、成本劃算的、有效的，并且對分析表面基本無損壞?？梢栽诒菊f明書特別是下文中找到本方法和裝置的另外細節(jié)。
圖1的簡化圖示出了根據(jù)本發(fā)明實施例的圖案化的金屬層的頂視圖105。該圖僅是示例，不應(yīng)當用來限制所附權(quán)利要求
的范圍。本領(lǐng)域普通技術(shù)人員應(yīng)當認識到許多變化、修改和替換。如圖所示，從頂視圖看，圖案化的金屬層包括焊盤區(qū)域111，其包括一個或多個焊盤缺陷113。在特定實施例中，焊盤區(qū)域包括鋁鍵合焊盤或其他類似結(jié)構(gòu)。根據(jù)特定實施例，缺陷可以是任何顆粒狀污染物和/或殘留物。根據(jù)特定實施例，圖案化的金屬層位于半導(dǎo)體襯底上，半導(dǎo)體襯底包括覆蓋的表面區(qū)域。根據(jù)特定實施例，本發(fā)明使用了鉑薄膜101和鋁箔109，鋁箔充當阻隔層。參考圖1A和1B，本方法減少了電子121的影響，電子121覆蓋在圖案化的金屬層的表面上，該表面包括焊盤區(qū)域和外圍區(qū)域?？梢栽诒菊f明書特別是下文中找到本方法的另外細節(jié)。
根據(jù)本發(fā)明的實施例，一種用于分析集成電路器件的方法，包括測試方法，可以概括概況如下。
1.提供一塊集成電路芯片，所述集成電路芯片具有圍繞有鈍化材料的焊盤區(qū)；
2.利用阻隔材料覆蓋包括感興趣區(qū)域在內(nèi)的焊盤區(qū)的第一部分；3.在焊盤區(qū)的第二部分上形成金屬層，同時阻隔材料保護了第一部分；4.移去阻隔材料以暴露包括感興趣區(qū)域在內(nèi)的焊盤區(qū)的第一部分；5.對金屬層施加電壓差以從焊盤區(qū)的第一部分吸引走一個或多個帶電粒子；6.對包括感興趣區(qū)域在內(nèi)的焊盤區(qū)進行能譜分析；以及7.按所需的執(zhí)行其他步驟。
上述步驟序列提供了一種根據(jù)本發(fā)明實施例的方法。如圖所示，該方法使用了包括利用AES分析技術(shù)來測試焊盤區(qū)缺陷以用于集成電路的制造的方式的步驟組合。也可以提供其他可替換的實施例，其中在不脫離所附權(quán)利要求
范圍的情況下加入了某些步驟、去除了一個或多個步驟或者以不同的順序提供了一個或多個步驟。可以在本說明書特別是下文中找到本方法和結(jié)構(gòu)的細節(jié)。
圖2的簡化圖示出了根據(jù)本發(fā)明實施例的處理圖案化的金屬層的方法。該圖僅是示例，不應(yīng)當用來限制所附權(quán)利要求
的范圍。本領(lǐng)域普通技術(shù)人員應(yīng)當認識到許多變化、修改和替換。在特定實施例中，本發(fā)明提供了在集成電路的制造中用于分析樣品200的方法，集成電路例如是MOS晶體管、專用集成電路、存儲器器件、微處理器、片上系統(tǒng)。該方法包括提供一塊集成電路芯片。集成電路芯片具有圍繞有鈍化材料201的焊盤區(qū)205。在特定實施例中，鈍化材料可以包括覆蓋有氮化硅層的氧化層。焊盤區(qū)具有至少一個感興趣區(qū)域，該區(qū)域?qū)⒗肁ES技術(shù)進行測試。在特定實施例中，術(shù)語“圍繞”可以指整體圍繞或部分圍繞，并且不應(yīng)當脫離其普通含義。在優(yōu)選實施例中，焊盤區(qū)具有暴露的鍵合焊盤，其基本由含鋁材料制成。當然，也可以有其他的變化、修改和替換。
在特定實施例中，焊盤區(qū)包括一個或多個缺陷207。根據(jù)特定實施例，這一個或多個缺陷可以包括殘留物材料和/或顆粒狀污染物。取決于特定實施例，顆粒狀污染物可以是中性的和/或帶電的。顆粒狀污染物的尺寸可以從約100微米到約100納米，或者更小。當然，也可以有其他的變化、修改和替換。
再次參考圖2，該方法包括利用阻隔材料211覆蓋包括感興趣區(qū)域在內(nèi)的焊盤區(qū)的第一部分。阻隔材料可以是任何屏蔽材料，其可以阻隔包括一個或多個缺陷在內(nèi)的暴露的焊盤區(qū)的第一部分。在特定實施例中，阻隔材料是含鋁材料薄片或其他類似材料。當然，也可以有其他的變化、修改和替換。
該方法包括在焊盤區(qū)的第二部分上形成金屬層215，同時阻隔材料保護了第一部分。在特定實施例中，金屬層可以是任何適當?shù)膶?dǎo)電材料，如鉑、鉻、碳和鋁等其他一種或多種材料。在優(yōu)選實施例中，鉑是厚度約為50?；蚋〉谋?。在特定實施例中，鉑經(jīng)常利用濺射工藝形成。
該方法還包括移去阻隔材料以暴露包括感興趣區(qū)域231在內(nèi)的焊盤區(qū)的第一部分。如圖所示，根據(jù)特定實施例，感興趣區(qū)域包括一個或多個缺陷。該方法對已形成的金屬層217施加電壓差219以從焊盤區(qū)的第一部分吸引走一個或多個帶電粒子。一旦電子被吸引走，該方法就對包括感興趣區(qū)域在內(nèi)的焊盤區(qū)進行能譜分析。由于電子已基本消除，所以AES分析不會由于電子而產(chǎn)生不正確的讀數(shù)等等。當然，也可以有其他的變化、修改和替換。
在特定實施例中，該方法還可以重復(fù)上述步驟中的一步或多步，以減少和/或消除任何充電影響。即，為了消除來自于周圍的鈍化材料的充電效應(yīng)，本方法可以沿其他的三個空間方向(例如，依次旋轉(zhuǎn)90、180和270度)重復(fù)，并在焊盤上形成方形的無鉑涂層的分析區(qū)域，如圖2A所示。如圖所示，根據(jù)特定實施例，周圍區(qū)域221包括金屬涂層，而焊盤區(qū)沒有這種金屬涂層。
圖3a～3c和圖4a1～4b2是根據(jù)本發(fā)明實施例的方法的實驗結(jié)果的照片的頂視圖。這些圖僅是示例，不應(yīng)當用來限制所附權(quán)利要求
的范圍。本領(lǐng)域普通技術(shù)人員應(yīng)當認識到許多變化、修改和替換。如圖所示，圖3a～3c示出了在鉑涂覆之前和之后的樣品照片。其中圖3a顯示了在鋁箔涂覆之前的樣品照片，圖3b顯示了在鋁箔涂覆之后的樣品照片，以及圖3c顯示了在涂覆后并移去鋁箔的樣品照片。圖4a1～圖4b2示出了具有和不具有Pt涂層的樣品的AES結(jié)果。其中，圖4a1和a2是受到充電效應(yīng)影響的樣品照片及分析圖，圖4b1和b2是不受充電效應(yīng)影響的樣品照片及分析圖，如圖所示，沒有充電影響的分析圖示了各個峰，這各個峰很清楚并且容易理解。當然，也可以有其他的變化、修改和替換。
取決于實施例，可以獲得一個或多個以下的優(yōu)點。
1.對電荷效應(yīng)減少來說簡單、成本劃算、有效；2.在被分析的焊盤表面上不產(chǎn)生損壞或干擾信號；3.節(jié)省了AES樣品準備的時間。
根據(jù)特定實施例，基于該方法，我們設(shè)計了“焊盤掩模工具”來制作焊盤掩模以分析焊盤表面。可以在本說明書特別是下文中找到本工具的另外細節(jié)。
圖5至圖8圖示了根據(jù)本發(fā)明實施例的焊盤掩模工具。這些圖僅是示例，不應(yīng)當用來限制所附權(quán)利要求
的范圍。本領(lǐng)域普通技術(shù)人員應(yīng)當認識到許多變化、修改和替換。如圖5所示，根據(jù)特定實施例，我們的焊盤掩模工具500至少由四部分組成護罩501、軌道503、樣品夾持器507用于放置樣品505、和底座509。參考圖6，根據(jù)特定實施例，護罩由至少六部分組成A、B、C、D、E和F。取決于實施例，護罩可以包括更少或更多部分。如圖所示，根據(jù)特定實施例，D用來沿軌道粗略移動護罩。在特定實施例中，E是螺桿，用來將護罩固定在軌道上。根據(jù)特定實施例，C可以是螺桿或其他機構(gòu)。根據(jù)特定實施例，調(diào)節(jié)C可以確保B和D以一定精度相對移動。根據(jù)實施例，A和B可以是集成模塊，或者A被設(shè)計為插入到B上的溝槽中。A是護罩的關(guān)鍵部分，其前端必須足夠薄和堅固。其厚度可以為約5μm或其他尺寸。不需要為特殊形狀，并且其可以設(shè)計為圖示的形狀。F用來將護罩固定在軌道上以進行移動。軌道被設(shè)計為圖7中的形狀700。其上開有溝槽以用于護罩的部分F的插入和移動。
參考圖8，根據(jù)特定實施例，樣品臺由四部分組成A、B、C和D。根據(jù)特定實施例，它們確保樣品隨機旋轉(zhuǎn)，并且能夠粗略或精確地向上和向下移動。樣品可以利用雙面粘膠帶附著到A，或者通過在A上設(shè)計夾子夾持到A。根據(jù)特定實施例，A可以相對于B粗略移動，并且也可以隨機旋轉(zhuǎn)。在移動或旋轉(zhuǎn)到其正確位置后，A可以利用螺栓扣接到B。B具有柱狀結(jié)構(gòu)，其下部是方形，上部是圓形。在其中間部分設(shè)計有兩個圓形盤。D固定在底座上，其上有一個方形孔。根據(jù)特定實施例，B的方形下部可以無間隙地插入到孔中，這確保了B只能向上和向下移動。根據(jù)特定實施例，D和C之間的接合利用螺栓和/或其他附著機構(gòu)實現(xiàn)。C上有把手。旋轉(zhuǎn)C可以使其相對于D精確移動。在B和C之間的滾珠調(diào)整B向上和向下傳動。從而實現(xiàn)了樣品的精確向上和向下移動。如圖所示，底座用來支撐并穩(wěn)定整個焊盤掩模工具。當然，也可以有其他的變化、修改和替換。
還應(yīng)當理解，這里所描述的示例和實施例只是出于示例性目的，本領(lǐng)域技術(shù)人員可以根據(jù)其進行各種修改或改變，這些修改或改變應(yīng)當包括在本申請和所附權(quán)利要求
的精神和范圍內(nèi)。
權(quán)利要求
1.一種在集成電路制造中用于分析樣品的方法k，所述方法包括提供一塊集成電路芯片，所述集成電路芯片具有圍繞有鈍化材料的焊盤區(qū)，所述焊盤區(qū)具有至少一個感興趣區(qū)域；利用阻隔材料覆蓋包括所述感興趣區(qū)域在內(nèi)的所述焊盤區(qū)的第一部分；在所述焊盤區(qū)的第二部分上形成金屬層，同時所述阻隔材料保護了所述第一部分；移去所述阻隔材料以暴露包括所述感興趣區(qū)域在內(nèi)的所述焊盤區(qū)的第一部分；對所述金屬層施加電壓差以從所述焊盤區(qū)的第一部分吸引走一個或多個帶電粒子；以及對包括所述感興趣區(qū)域在內(nèi)的所述焊盤區(qū)進行能譜分析。
2.如權(quán)利要求
1所述的方法，其中所述一個或多個帶電粒子是一個或多個電子。
3.如權(quán)利要求
1所述的方法，其中所述電壓差是接地。
4.如權(quán)利要求
1所述的方法，其中所述焊盤區(qū)包括鋁。
5.如權(quán)利要求
1所述的方法，其中所述鈍化材料包括覆蓋在二氧化硅層上的氮化硅層。
6.如權(quán)利要求
1所述的方法，其中所述金屬層包括鉑材料。
7.如權(quán)利要求
1所述的方法，其中所述金屬層的厚度約為50埃。
8.如權(quán)利要求
1所述的方法，其中所述阻隔材料是鋁膜。
9.如權(quán)利要求
1所述的方法，其中所述焊盤區(qū)是鍵合焊盤。
10.如權(quán)利要求
1所述的方法，其中所述感興趣區(qū)域包括一個缺陷。
11.一種在集成電路制造中用于分析樣品的方法，所述方法包括提供一塊集成電路芯片，所述集成電路芯片具有表面區(qū)域，所述表面區(qū)域具有至少一個感興趣區(qū)域；利用阻隔材料覆蓋包括所述感興趣區(qū)域在內(nèi)的所述表面區(qū)域的第一部分；在所述表面區(qū)域的第二部分上形成金屬層，同時所述阻隔材料保護了所述第一部分；移去所述阻隔材料以暴露包括所述感興趣區(qū)域在內(nèi)的所述表面區(qū)域的第一部分；對所述金屬層施加電壓差以從所述表面區(qū)域的第一部分吸引走一個或多個帶電粒子；以及對包括所述感興趣區(qū)域在內(nèi)的所述表面區(qū)域進行能譜分析。
12.如權(quán)利要求
11所述的方法，其中所述一個或多個帶電粒子是一個或多個電子。
13.如權(quán)利要求
11所述的方法，其中所述電壓差包括地電位。
14.如權(quán)利要求
11所述的方法，其中所述感興趣區(qū)域包括焊盤區(qū)，所述焊盤區(qū)包括鋁。
15.如權(quán)利要求
11所述的方法，其中所述感興趣區(qū)域圍繞有鈍化材料，所述鈍化材料包括覆蓋在二氧化硅層上的氮化硅層。
16.如權(quán)利要求
11所述的方法，其中所述金屬層包括鉑材料。
17.如權(quán)利要求
11所述的方法，其中所述金屬層的厚度約為50埃。
18.如權(quán)利要求
11所述的方法，其中所述阻隔材料是鋁膜。
19.如權(quán)利要求
11所述的方法，其中所述感興趣區(qū)域包括鍵合焊盤。
20.如權(quán)利要求
11所述的方法，其中所述感興趣區(qū)域包括一個缺陷。
21.一種用于樣品處理以用于集成電路的制造的裝置，所述裝置包括一個夾持器裝置；一個臺，耦合到所述夾持器裝置，所述臺能夠夾持待分析樣品的一部分；一個護罩，可操作地耦合到所述臺以阻隔所述樣品的一部分，所述護罩能夠相對于所述樣品移動以阻隔所述樣品的一個或多個部分。
22.如權(quán)利要求
21所述的裝置，其中所述護罩位于一個軌道構(gòu)件上，所述護罩可以沿所述軌道構(gòu)件從第一空間位置移動到第二空間位置。
23.如權(quán)利要求
21所述的裝置，其中護罩是鋁材料。
24.如權(quán)利要求
21所述的裝置，其中所述護罩是不銹鋼材料。
25.如權(quán)利要求
21所述的裝置，還包括圍繞整個樣品和護罩的封裝。
26.如權(quán)利要求
21所述的裝置，還包括濺射設(shè)備，所述濺射設(shè)備能夠在所述樣品的一個或多個暴露部分上沉積金屬材料，而所述樣品的其他部分被所述護罩阻隔。
27.如權(quán)利要求
21所述的裝置，其中所述夾持器裝置適合于以圓形方式旋轉(zhuǎn)所述臺。
28.如權(quán)利要求
21所述的裝置，其中所述夾持器裝置適合于以x-y-z方式移動所述臺。
專利摘要
本發(fā)明提供了一種在集成電路制造中用于分析樣品的方法，集成電路例如是MOS晶體管、專用集成電路、存儲器器件、微處理器、片上系統(tǒng)。該方法包括提供一塊集成電路芯片，其具有表面區(qū)域，該表面區(qū)域具有至少一個感興趣區(qū)域，如鍵合焊盤。該方法包括利用阻隔材料覆蓋包括感興趣區(qū)域在內(nèi)的表面區(qū)域的第一部分。該方法還在表面區(qū)域的第二部分上形成金屬層，同時阻隔材料保護了第一部分。該方法移去阻隔材料以暴露包括感興趣區(qū)域在內(nèi)的表面區(qū)域的第一部分。該方法還對金屬層施加電壓差以從表面區(qū)域的第一部分吸引走一個或多個帶電粒子。該方法還對包括感興趣區(qū)域在內(nèi)的表面區(qū)域進行能譜分析。
文檔編號G01N1/28GK1991346SQ200510133003
公開日2007年7月4日 申請日期2005年12月27日
發(fā)明者張啟華, 李明, 牛崇實, 廖炳隆 申請人:中芯國際集成電路制造(上海)有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan