本發(fā)明涉及慣性導(dǎo)航的控制，尤其涉及一種應(yīng)用于慣性導(dǎo)航的信息處理電路、裝置及系統(tǒng)。

背景技術(shù)：

1、目前，在慣性導(dǎo)航方面，為了滿足控制系統(tǒng)的需求及功能，在保證電路可靠性的基礎(chǔ)上，傳統(tǒng)fpga和dsp電路設(shè)計較復(fù)雜，成本高，集成度低，pcb尺寸較大，后期電路維護和維修相對較復(fù)雜。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供了一種應(yīng)用于慣性導(dǎo)航的信息處理電路、裝置及系統(tǒng)，以解決現(xiàn)有技術(shù)中存在的問題。

2、為了實現(xiàn)上述目的，本發(fā)明通過如下的技術(shù)方案來實現(xiàn)：

3、第一方面，本發(fā)明提供一種應(yīng)用于慣性導(dǎo)航的信息處理電路，包括：fpga最小系統(tǒng)、ddr3電路、flash電路和1553b模塊；

4、所述fpga最小系統(tǒng)包括fmql45t900芯片，所述ddr3電路與所述fmql45t900芯片的502bank引腳連接，所述flash電路與所述fmql45t900芯片的的qspi_if引腳連接，所述1553b模塊的一端與vpx連接器連接，所述1553b模塊的另一端與所述fmql45t900芯片連接。

5、可選地，還包括dc-dc電源模塊，所述dc-dc電源模塊的一端與vpx連接器連接，所述dc-dc電源模塊的另一端與所述fmql45t900芯片的電源引腳連接。

6、可選地，還包括同步rs485模塊，所述同步rs485模塊的一端與vpx連接器連接，所述同步rs485模塊的另一端與所述fmql45t900芯片連接。

7、可選地，所述同步rs485模塊包括第一glb2682m芯片和第二glb2682m芯片，所述第一glb2682m芯片通過差分信號端口clk_p和clk_n與vpx連接器進行信號收發(fā)，且所述第一glb2682m芯片通過發(fā)送使能和時鐘端口clk_en和tx_clk接收來自于fpga最小系統(tǒng)的i/o口的信號，所述第一glb2682m芯片通過接收時鐘端口rx_clk向fpga最小系統(tǒng)的i/o口發(fā)送信號；所述第二glb2682m芯片通過差分信號端口data_p和data_n與vpx連接器進行信號收發(fā)，且所述第二glb2682m芯片通過發(fā)送使能和數(shù)據(jù)端口data_en和tx_data接收來自于fpga最小系統(tǒng)的i/o口的信號，所述第二glb2682m芯片通過接收數(shù)據(jù)端口rx_data向fpga最小系統(tǒng)的i/o口發(fā)送信號。

8、可選地，所述1553b模塊包括收發(fā)器a路、收發(fā)器b路、變壓器a和變壓器b，所述收發(fā)器a路的一端與fmql45t900芯片的i/o口連接，所述收發(fā)器a路的另一端通過所述變壓器a與vpx連接器連接；所述收發(fā)器b路的一端與fmql45t900芯片的i/o口連接，所述收發(fā)器b路的另一端通過所述變壓器b與vpx連接器連接。

9、當(dāng)1553b模塊的發(fā)送禁止端txinh和接收使能rxen有效時，1553b模塊的rxa_p和rxa_n接收到外部指令，txb_p和txb_n才向外部發(fā)送相應(yīng)數(shù)據(jù)。

10、可選地，還包括和tsn模塊，所述tsn模塊的一端與vpx連接器連接，所述tsn模塊的另一端與所述fmql45t900芯片的gtx接口連接。

11、第二方面，本申請還提供一種應(yīng)用于慣性導(dǎo)航的信息處理裝置，包括如第一方面所述的信息處理電路。

12、第三方面，本申請還提供一種應(yīng)用于慣性導(dǎo)航的信息處理系統(tǒng)，包括如第一方面所述的信息處理電路；或者，包括如第二方面所述的信息處理裝置。

13、有益效果：

14、本申請?zhí)峁┑囊环N應(yīng)用于慣性導(dǎo)航的信息處理電路，選用一種內(nèi)置soc的fpga芯片，同時外圍的接口通信電路設(shè)計相對傳統(tǒng)接口通信電路進行了簡化，降低了成本且提高了控制系統(tǒng)信息處理裝置集成度。

技術(shù)特征：

1.一種應(yīng)用于慣性導(dǎo)航的信息處理電路，其特征在于，包括：fpga最小系統(tǒng)、ddr3電路、flash電路和1553b模塊；

2.根據(jù)權(quán)利要求1所述的應(yīng)用于慣性導(dǎo)航的信息處理電路，其特征在于，還包括dc-dc電源模塊，所述dc-dc電源模塊的一端與vpx連接器連接，所述dc-dc電源模塊的另一端與所述fmql45t900芯片的電源引腳連接。

3.根據(jù)權(quán)利要求1所述的應(yīng)用于慣性導(dǎo)航的信息處理電路，其特征在于，還包括同步rs485模塊，所述同步rs485模塊的一端與vpx連接器連接，所述同步rs485模塊的另一端與所述fmql45t900芯片連接。

4.根據(jù)權(quán)利要求3所述的應(yīng)用于慣性導(dǎo)航的信息處理電路，其特征在于，所述同步rs485模塊包括第一glb2682m芯片和第二glb2682m芯片，所述第一glb2682m芯片通過差分信號端口clk_p和clk_n與vpx連接器進行信號收發(fā)，且所述第一glb2682m芯片通過發(fā)送使能和時鐘端口clk_en和tx_clk接收來自于fpga最小系統(tǒng)的i/o口的信號，所述第一glb2682m芯片通過接收時鐘端口rx_clk向fpga最小系統(tǒng)的i/o口發(fā)送信號；所述第二glb2682m芯片通過差分信號端口data_p和data_n與vpx連接器進行信號收發(fā)，且所述第二glb2682m芯片通過發(fā)送使能和數(shù)據(jù)端口data_en和tx_data接收來自于fpga最小系統(tǒng)的i/o口的信號，所述第二glb2682m芯片通過接收數(shù)據(jù)端口rx_data向fpga最小系統(tǒng)的i/o口發(fā)送信號。

5.根據(jù)權(quán)利要求1所述的應(yīng)用于慣性導(dǎo)航的信息處理電路，其特征在于，所述1553b模塊包括收發(fā)器a路、收發(fā)器b路、變壓器a和變壓器b，所述收發(fā)器a路的一端與fmql45t900芯片的i/o口連接，所述收發(fā)器a路的另一端通過所述變壓器a與vpx連接器連接；所述收發(fā)器b路的一端與fmql45t900芯片的i/o口連接，所述收發(fā)器b路的另一端通過所述變壓器b與vpx連接器連接；

6.根據(jù)權(quán)利要求1所述的應(yīng)用于慣性導(dǎo)航的信息處理電路，其特征在于，還包括和tsn模塊，所述tsn模塊的一端與vpx連接器連接，所述tsn模塊的另一端與所述fmql45t900芯片的gtx接口連接。

7.一種應(yīng)用于慣性導(dǎo)航的信息處理裝置，其特征在于，包括如權(quán)利要求1-6中任一項所述的信息處理電路。

8.一種應(yīng)用于慣性導(dǎo)航的信息處理系統(tǒng)，其特征在于，包括如權(quán)利要求1-6中任一項所述的信息處理電路；或者，包括如權(quán)利要求7所述的信息處理裝置。

技術(shù)總結(jié)
本發(fā)明涉及慣性導(dǎo)航的控制技術(shù)領(lǐng)域，公開了一種應(yīng)用于慣性導(dǎo)航的信息處理電路、裝置及系統(tǒng)。應(yīng)用于慣性導(dǎo)航的信息處理電路，選用一種內(nèi)置SOC的FPGA芯片，同時外圍的接口通信電路設(shè)計相對傳統(tǒng)接口通信電路進行了簡化，降低了成本且提高了控制系統(tǒng)信息處理裝置集成度。

技術(shù)研發(fā)人員：王蓮英,唐瓊,吳瓊琴,郭劍鋒,周文杰,陽濤,陳靖航,劉燕鑫,劉奇峰
受保護的技術(shù)使用者：湖南航天機電設(shè)備與特種材料研究所
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6