本發(fā)明涉及集成電路的測(cè)試，且更特定來(lái)說(shuō)，涉及一種具有共享輸入/輸出引腳以縮短移位時(shí)間的掃描鏈。
背景技術(shù)：
：掃描架構(gòu)通常用于測(cè)試集成電路(ic)中的數(shù)字電路。典型的掃描架構(gòu)在測(cè)試圖案中掃描、利用測(cè)試圖案執(zhí)行操作且捕獲結(jié)果，接著掃描輸出結(jié)果，同時(shí)以重疊方式在下一個(gè)測(cè)試圖案中掃描。在許多低功率ic設(shè)計(jì)中，輸出緩沖器被限于較低速度操作以便省電。因此，總測(cè)試時(shí)間受限于由輸出緩沖器確定的掃描速度。技術(shù)實(shí)現(xiàn)要素：附圖說(shuō)明現(xiàn)在將僅通過(guò)實(shí)例方式且參考附圖描述根據(jù)本發(fā)明的特定實(shí)施例：圖1是具有掃描路徑的電路的框圖；圖2是掃描單元的框圖；圖3是圖1的掃描路徑的更詳細(xì)圖；圖4是實(shí)例io緩沖器的更詳細(xì)電路圖；圖5是圖3的掃描鏈電路的操作的時(shí)序圖；圖6是使用八個(gè)測(cè)試引腳的掃描路徑的框圖；及圖7是說(shuō)明掃描鏈的非重疊操作的流程圖。本實(shí)施例的其它特征從附圖及以下詳述中將是顯而易見(jiàn)的。具體實(shí)施方式現(xiàn)在將參考附圖詳細(xì)地描述本發(fā)明的特定實(shí)施例。各個(gè)圖中的相同元件為了一致性而由相同參考數(shù)字標(biāo)示。在本發(fā)明的實(shí)施例的以下詳述中，陳述數(shù)種特定細(xì)節(jié)以提供對(duì)本發(fā)明的透徹理解。然而，所屬領(lǐng)域的一般技術(shù)人員將明白，本發(fā)明可在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐。在其它實(shí)例下，尚未詳細(xì)描述眾所周知的特征以避免不必要地使描述變得復(fù)雜化。掃描架構(gòu)通常用于測(cè)試集成電路中的數(shù)字電路。如下文將更詳細(xì)地描述，本發(fā)明描述了一種將常規(guī)掃描架構(gòu)調(diào)整為其中輸出驅(qū)動(dòng)強(qiáng)度可限制輸出掃描速率且由此增加測(cè)試時(shí)間的高速掃描架構(gòu)的方法。本發(fā)明的實(shí)施例可充分利用非隔行掃描程序連同不對(duì)稱壓縮器解壓縮器(codec)架構(gòu)，其中所有可用掃描引腳在掃描加載模式期間用作輸入，同時(shí)相同掃描引腳在掃描卸載程序期間操作為掃描輸出。從輸入模式到輸出模式的轉(zhuǎn)變可由內(nèi)部邏輯模塊控制，所述內(nèi)部邏輯模塊基于序列/圖案檢測(cè)邏輯而起作用。在一些實(shí)施例中，可使用部分串行化器，而在其它實(shí)施例中，可能不需要串行化器。所述方法采用以下事實(shí)：雖然掃描輸出可能較為緩慢，但是當(dāng)作為掃描輸入操作時(shí)，輸入端口可以顯著更高頻率操作，所述頻率就自動(dòng)測(cè)試設(shè)備(ate)能力及/或其它設(shè)計(jì)要求而言可盡可能高。因此，掃描輸入數(shù)據(jù)可以較高頻率加載，而掃描輸出數(shù)據(jù)可以io(輸入/輸出)可處置的最大頻率卸載。以此方式，可縮短測(cè)試時(shí)間。圖1說(shuō)明掃描架構(gòu)的簡(jiǎn)圖，其說(shuō)明集成電路100內(nèi)的電路102在測(cè)試期間可如何配置到掃描鏈中。在正常的功能配置中，電路102可為ic100內(nèi)的功能電路，但是在測(cè)試配置中，其可如圖1中所示那樣呈現(xiàn)?？梢愿鞣N電路層級(jí)應(yīng)用掃描架構(gòu)。舉例來(lái)說(shuō)，圖1的掃描架構(gòu)可表示完整ic的測(cè)試，或其可表示ic內(nèi)的嵌入式知識(shí)產(chǎn)權(quán)(ip)核心子電路(例如dsp(數(shù)字信號(hào)處理器)或cpu(中央處理單元)核心子電路)的測(cè)試。掃描架構(gòu)可包含掃描路徑電路104、待測(cè)試邏輯電路108及經(jīng)由測(cè)試端口130到測(cè)試器110的連接路徑112、114、116、118、120。測(cè)試器110操作以：(1)經(jīng)由控制路徑114輸出控制以操作掃描路徑104；(2)經(jīng)由掃描輸入路徑118輸出串行測(cè)試刺激圖案到掃描路徑104；(3)經(jīng)由掃描輸出路徑120從掃描路徑104輸入序列測(cè)試響應(yīng)圖案；(4)經(jīng)由主輸入路徑112向邏輯108輸出并行測(cè)試刺激圖案；及(5)經(jīng)由主輸出路徑116從邏輯108輸出入并行測(cè)試響應(yīng)圖案。掃描路徑104操作以經(jīng)由路徑122向邏輯108輸出并行測(cè)試刺激圖案，且經(jīng)由路徑124從邏輯108輸入并行響應(yīng)圖案。通常，測(cè)試器110可通過(guò)以晶片層級(jí)探測(cè)裸片墊或通過(guò)接觸101處大體上指示的在將裸片組裝到例如封裝中之后耦合到測(cè)試端口130的封裝引腳而介接到掃描架構(gòu)。雖然展示了到邏輯108的主輸入112及主輸出116的測(cè)試器110連接，但是主輸入及輸出連接可通過(guò)掃描路徑104的擴(kuò)增而實(shí)現(xiàn)。舉例來(lái)說(shuō)，掃描路徑104可經(jīng)加長(zhǎng)以包含位于邏輯108的每一主輸入及主輸出上的邊界掃描單元。邊界掃描單元將分別經(jīng)由加寬的刺激總線122及響應(yīng)總線124提供到邏輯108的主輸入及來(lái)自邏輯108的主輸出。在一些實(shí)例中，邏輯108可由掃描路徑104充分測(cè)試使得沒(méi)有必要經(jīng)由測(cè)試器或經(jīng)由掃描路徑104的上述擴(kuò)增提供到邏輯108的主輸入及來(lái)自邏輯108的主輸出。舉例來(lái)說(shuō)，如果可通過(guò)結(jié)合主輸入及主輸出使用掃描路徑104來(lái)測(cè)試的邏輯電路108的量遠(yuǎn)小于可單獨(dú)通過(guò)掃描路徑104測(cè)試的邏輯電路108的量，那么可移除到邏輯108的主輸入及主輸出連接而不顯著影響邏輯電路108的測(cè)試。為了簡(jiǎn)化本發(fā)明的描述，將假設(shè)邏輯電路108僅使用掃描路徑104充分測(cè)試，即，不需要主輸入112及主輸出116。然而，顯然也可使用到測(cè)試器或到經(jīng)擴(kuò)增掃描路徑104的主輸入及主輸出連接(如上所述)是顯而易見(jiàn)的。圖2說(shuō)明可在掃描路徑104中使用的典型掃描單元的實(shí)例。掃描單元可包含觸發(fā)器(ff)204及多路復(fù)用器202。在電路100的正常配置期間，多路復(fù)用器202及ff204接收控制輸入scan_en210及scanck212以經(jīng)由路徑206從邏輯108輸入功能數(shù)據(jù)且經(jīng)由路徑216輸出功能數(shù)據(jù)。在正常配置中，到ff204的scanck通常是功能時(shí)鐘，且scan_en信號(hào)經(jīng)設(shè)置使得ff始終對(duì)經(jīng)由路徑206來(lái)自邏輯108的功能數(shù)據(jù)計(jì)時(shí)。在掃描測(cè)試的序列期間，多路復(fù)用器202及ff204接收控制輸入scan_en210及scanck212以經(jīng)由路徑206從邏輯108捕獲測(cè)試響應(yīng)數(shù)據(jù)、將數(shù)據(jù)從掃描輸入路徑208移位到掃描輸出路徑214，且經(jīng)由路徑216施加測(cè)試刺激數(shù)據(jù)到邏輯108。在測(cè)試配置中，到ff204的scanck是測(cè)試時(shí)鐘且scan_en信號(hào)經(jīng)操作以允許從邏輯108捕獲響應(yīng)數(shù)據(jù)且將數(shù)據(jù)從掃描輸入208移位到掃描輸出214。在測(cè)試配置期間，scan_en可由測(cè)試器110經(jīng)由路徑114控制。scanck也可由測(cè)試器控制，或其可由另一源控制，例如功能時(shí)鐘源。為了簡(jiǎn)化操作描述的目的，將假設(shè)scanck由測(cè)試器控制。多個(gè)掃描單元的掃描輸入208及掃描輸出214經(jīng)連接以形成串行掃描路徑104。掃描路徑104中的多個(gè)掃描單元的刺激路徑216及響應(yīng)路徑206分別在掃描路徑104與邏輯108之間形成刺激總線連接路徑122及響應(yīng)總線連接路徑124。從此掃描單元描述中得知，在正常功能配置與測(cè)試配置之間共享使用ff。在通過(guò)掃描路徑104的掃描操作期間，來(lái)自每一掃描單元的刺激輸出216具有波紋，因?yàn)榇碳ぢ窂?16連接到掃描輸出路徑214。此波紋可導(dǎo)致到邏輯108的所有輸入在掃描操作期間有源地改變狀態(tài)。使到邏輯108的輸入具有波紋導(dǎo)致邏輯108中的互連件及柵電容耗電。返回參考圖1，掃描控制器130可為許多類型的掃描控制器電路中的任一者。下文簡(jiǎn)要地討論可由掃描控制器130表示的掃描控制器的一些類型的兩個(gè)實(shí)例。在一種實(shí)現(xiàn)方式中，掃描控制器130可表示ieee標(biāo)準(zhǔn)1149.1的測(cè)試存取端口(tap)控制器電路、標(biāo)準(zhǔn)測(cè)試存取端口及邊界掃描架構(gòu)，其通常稱為jtag(聯(lián)合測(cè)試行動(dòng)組)。替代地，測(cè)試端口130可符合ieee1149.7，其是1149.1的精簡(jiǎn)引腳計(jì)數(shù)版本。jtag1149.1及1149.7的簡(jiǎn)要描述是由維基百科在2015年11月5日收入的“聯(lián)合測(cè)試行動(dòng)組”(以引用方式并入本文中)提供。在另一實(shí)現(xiàn)方式中，掃描控制器130可表示關(guān)于第5,526,365號(hào)美國(guó)專利的圖17所述的邊界輸入/輸出串行化器(bios)，其用于控制對(duì)并行掃描路徑的掃描存取。第5,526,365號(hào)美國(guó)專利中的描述以引用方式并入在本文中。在另一實(shí)施例中，可使用另一已知或后期開(kāi)發(fā)的測(cè)試存取端口設(shè)計(jì)。如今，存在可合成掃描架構(gòu)并將其插入到ic中的許多測(cè)試合成廠商工具，所述掃描架構(gòu)在結(jié)構(gòu)上類似于圖1中所示的掃描架構(gòu)。此“按鈕”掃描插入工具的使用是定制掃描設(shè)計(jì)的有吸引力的替代物，因?yàn)椤鞍粹o”掃描插入工具是自動(dòng)過(guò)程。如將描述，本發(fā)明提供了一種調(diào)整這些合成掃描架構(gòu)使得其可在慢速i/o下以理想的高速模式操作的方法。利用共享io引腳調(diào)整掃描架構(gòu)使其適于低功率操作的過(guò)程也容易自動(dòng)化。圖3是圖1的掃描路徑的更詳細(xì)圖，其中說(shuō)明允許兩種不同的掃描操作模式的細(xì)節(jié)。返回參考圖1，在此實(shí)例中，解壓縮器邏輯331及壓縮器邏輯332可為測(cè)試端口130的部分。解壓縮器邏輯331從外部測(cè)試系統(tǒng)(例如圖1中的測(cè)試器110)接收數(shù)據(jù)和控制信號(hào)流，且基于由測(cè)試端口130支持的測(cè)試協(xié)議將所述流分離為圖1中說(shuō)明的不同數(shù)據(jù)及控制路徑112、114及118。以類似方式，壓縮器132接收數(shù)據(jù)路徑116及120，且將其組合成提供到外部測(cè)試系統(tǒng)(例如測(cè)試器110)的數(shù)據(jù)流。如上文更詳細(xì)地描述，用于壓縮及解壓縮測(cè)試圖案數(shù)據(jù)及結(jié)果數(shù)據(jù)的協(xié)議可為當(dāng)前已知的協(xié)議(例如，ieee1149.1、1149.7、bios等)或后期開(kāi)發(fā)的協(xié)議。各種已知或后期開(kāi)發(fā)的技術(shù)可用于測(cè)試圖案壓縮/解壓縮。舉例來(lái)說(shuō)，可使用各種類型的編碼，例如：統(tǒng)計(jì)代碼、行程代碼或哥倫布碼。其它實(shí)施方案可基于例如xor網(wǎng)絡(luò)、混合圖案、edt(嵌入確定性測(cè)試技術(shù))或掃描鏈的再用。其它實(shí)施方案可基于例如測(cè)試圖案壓縮及/或重疊。測(cè)試圖案可由外部測(cè)試器或atpg壓縮且接著由解壓縮器331使用一種技術(shù)解壓縮，而結(jié)果數(shù)據(jù)可由壓縮器332使用相同或不同壓縮技術(shù)壓縮。通常，掃描鏈可含有幾打、幾百或甚至幾千個(gè)掃描單元。通常，長(zhǎng)鏈可劃分為若干更小鏈，其接著各自耦合到解壓縮器331及壓縮器332且并行操作，如此處說(shuō)明。在此實(shí)例中，為了簡(jiǎn)單起見(jiàn)，每一掃描鏈304中僅說(shuō)明四個(gè)掃描單元，但是應(yīng)理解的是，每一掃描鏈304可包含類似于掃描單元200的幾十個(gè)或幾百個(gè)掃描單元。在此實(shí)例中，將集成電路上的四個(gè)引腳及相關(guān)緩沖器電路341到344分配給掃描io緩沖器。所有四個(gè)掃描引腳可用于在io控制信號(hào)351的控制下在掃描測(cè)試的第一階段期間以測(cè)試圖案掃描。由于測(cè)試圖案數(shù)據(jù)從測(cè)試器110傳遞到ic100，解串行化器360可用于將在每一輸入緩沖器341到344上接收的每一測(cè)試圖案數(shù)據(jù)流劃分為兩個(gè)不同的數(shù)據(jù)流以形成在此實(shí)例中提供到解壓縮器331的八個(gè)測(cè)試圖案數(shù)據(jù)流。解壓縮器331接著將測(cè)試圖案數(shù)據(jù)分給各個(gè)掃描鏈304，其中返回參考圖2，所述測(cè)試圖案數(shù)據(jù)接著通過(guò)在掃描時(shí)鐘212操作持續(xù)一定時(shí)段的同時(shí)斷言scan_en信號(hào)210而移位通過(guò)每一掃描鏈。一旦整個(gè)測(cè)試數(shù)據(jù)圖案被掃描到掃描鏈304中，就可將scan_en信號(hào)210解除斷言，且可執(zhí)行掃描時(shí)鐘212的一或多個(gè)循環(huán)以使得將來(lái)自邏輯108的響應(yīng)數(shù)據(jù)加載到掃描路徑中。在每一測(cè)試期間執(zhí)行足夠數(shù)目的時(shí)鐘循環(huán)以輸入所有刺激到邏輯108且從邏輯108獲得所有響應(yīng)。在每一測(cè)試間隔期間，時(shí)鐘循環(huán)的數(shù)目可僅僅為1以用于執(zhí)行停留測(cè)試，或?yàn)閮蓚€(gè)或兩個(gè)以上以用于執(zhí)行順序全速測(cè)試。在掃描鏈304中已捕獲到來(lái)自邏輯108的響應(yīng)之后，接著可通過(guò)再次斷言scan_en信號(hào)210且操作掃描時(shí)鐘212持續(xù)一定時(shí)段來(lái)掃描輸出響應(yīng)數(shù)據(jù)。此實(shí)例中，壓縮器332可用于將來(lái)自多個(gè)掃描鏈304的響應(yīng)數(shù)據(jù)壓縮到僅四個(gè)響應(yīng)數(shù)據(jù)流。io緩沖器341到344由io控制信號(hào)351配置以在掃描輸出過(guò)程期間作為輸出緩沖器操作。ic100內(nèi)部的狀態(tài)機(jī)350可用于控制io緩沖器的操作。取決于測(cè)試引腳是如何分配在ic100上的，狀態(tài)機(jī)350可以不同方式實(shí)施。在一些實(shí)施例中，外部測(cè)試引腳可分配給scan_en信號(hào)210，所述外部測(cè)試引腳允許測(cè)試器110控制此信號(hào)。如果scan_en引腳在外部，那么狀態(tài)機(jī)350可檢測(cè)scan_en的斷言邊緣且接著將io緩沖器配置為輸入模式。當(dāng)外部測(cè)試器希望卸載掃描鏈時(shí)，外部測(cè)試器可將scan_en信號(hào)解除斷言且狀態(tài)機(jī)350可接著將io緩沖器配置為輸出模式。如果scan_en信號(hào)不具有經(jīng)分配外部測(cè)試引腳，那么在裝置第一次進(jìn)入掃描測(cè)試模式期間(例如復(fù)位操作之后)，可將io緩沖器置于輸入模式中。狀態(tài)機(jī)350接著可監(jiān)測(cè)輸入測(cè)試圖案流中的一或多者直到觀察到指定測(cè)試圖案為止，且接著響應(yīng)于檢測(cè)到指定圖案而將io緩沖器配置為輸出緩沖器。在狀態(tài)機(jī)350內(nèi)部或可由狀態(tài)機(jī)350存取的計(jì)數(shù)器352可接著用于對(duì)預(yù)定義循環(huán)數(shù)目進(jìn)行計(jì)數(shù)以確定移出操作何時(shí)完成。此時(shí)，狀態(tài)機(jī)350接著可觸發(fā)io控制信號(hào)351以再次將io緩沖器配置為輸入模式。當(dāng)io緩沖器在輸入模式中時(shí)，狀態(tài)機(jī)350可再次針對(duì)一或多個(gè)指定圖案監(jiān)測(cè)測(cè)試圖案數(shù)據(jù)流，所述圖案表示待由狀態(tài)機(jī)350起始的特定動(dòng)作或操作模式。圖4是可表示io緩沖器341到344中的任一者的實(shí)例雙向io緩沖器440的更詳細(xì)電路圖。在此實(shí)例中，輸入緩沖器441是當(dāng)io控制信號(hào)350為低時(shí)活動(dòng)的三態(tài)裝置，而輸出緩沖器442是當(dāng)io控制信號(hào)350為高時(shí)活動(dòng)的三態(tài)裝置。緩沖器441的輸入及緩沖器442的輸出可耦合到墊445，其是ic100上的結(jié)合墊。測(cè)試引腳444是ic100上耦合到結(jié)合墊445的外部引腳。雖然圖4中說(shuō)明了簡(jiǎn)易三態(tài)緩沖器，但是也可針對(duì)io緩沖器341到344使用其它已知或后期開(kāi)發(fā)的io緩沖器。在一些實(shí)施例中，輸入緩沖器可一直保持活動(dòng)，其中例如僅輸出緩沖器啟用及禁用。雖然io控制信號(hào)351被說(shuō)明為高以啟用輸出緩沖器442且被說(shuō)明為低以啟用輸入緩沖器441，但是在其它實(shí)施例中，這可顛倒。通過(guò)緩沖器的傳播延遲通常包含“慣性延遲”分量。慣性延遲是被驅(qū)動(dòng)的電容負(fù)載及緩沖器試圖對(duì)電容負(fù)載充電時(shí)所述緩沖器的電阻的函數(shù)。在低功率ic中，輸出緩沖器的驅(qū)動(dòng)容量可受到限制以節(jié)約操作功率。然而，輸入緩沖器可得到極小負(fù)載，且因此能夠以顯著高于輸出緩沖器的速度操作。本發(fā)明的實(shí)施例可充分利用輸入緩沖器的固有速度優(yōu)點(diǎn)。圖5是圖3的掃描鏈電路的操作的時(shí)序圖。在此實(shí)例中，掃描啟用信號(hào)210可由測(cè)試器110或由內(nèi)部狀態(tài)機(jī)350斷言(設(shè)置為低邏輯電平)持續(xù)一定時(shí)段501，如上文更詳細(xì)地描述。在時(shí)段501期間，io控制信號(hào)351將io緩沖器341到344配置為輸入模式。再次參考圖3，接著將掃描測(cè)試圖案數(shù)據(jù)置于ic100的四個(gè)測(cè)試引腳上，且接著掃描時(shí)鐘212可在到掃描鏈304的測(cè)試圖案數(shù)據(jù)中掃描。因?yàn)檩斎刖彌_器的負(fù)載較輕且在輸入側(cè)上時(shí)鐘與數(shù)據(jù)之間的相對(duì)延遲(而非通過(guò)輸入緩沖器的絕對(duì)延遲)確定計(jì)時(shí)速率，所以可以較高速率對(duì)在測(cè)試引腳上接收的數(shù)據(jù)進(jìn)行計(jì)時(shí)。舉例來(lái)說(shuō)，再次參考圖3，數(shù)據(jù)可以100mhz的速率在四個(gè)外部測(cè)試引腳上接收、以50mhz解串行化為八個(gè)流，且接著使用以50mhz操作的掃描時(shí)鐘移位到八個(gè)掃描鏈中。雖然為了清楚起見(jiàn)此處說(shuō)明了時(shí)段501期間的八個(gè)數(shù)據(jù)位，但是每一序列中通常將包含更大數(shù)目的測(cè)試圖案數(shù)據(jù)位。一旦完整的測(cè)試圖案被掃描到掃描鏈304中，可在外部測(cè)試器110的控制下或在內(nèi)部狀態(tài)機(jī)350的控制下將掃描啟用信號(hào)210解除斷言，且可在時(shí)段502期間執(zhí)行一或多個(gè)時(shí)鐘循環(huán)。如上所述，一或多個(gè)時(shí)鐘循環(huán)可用于捕獲一組結(jié)果數(shù)據(jù)。接著，在時(shí)段503期間再次斷言掃描啟用信號(hào)210，io控制信號(hào)351經(jīng)設(shè)置以將io緩沖器341到344配置為輸出模式，且掃描時(shí)鐘212經(jīng)循環(huán)以掃描輸出結(jié)果數(shù)據(jù)到外部測(cè)試器。返回參考圖3，舉例來(lái)說(shuō)，可以較緩慢掃描時(shí)鐘頻率(例如，15mhz)從掃描鏈移出結(jié)果數(shù)據(jù)。表1說(shuō)明其中加載及卸除操作重疊的常規(guī)掃描鏈操作與本文中所述的其中加載及卸除操作不重疊的改進(jìn)機(jī)制之間的比較。如上文更詳細(xì)地描述，在重疊操作期間，總操作頻率可受限于輸出緩沖器的速度。在非重疊操作期間，加載操作可使用所有測(cè)試引腳以輸入緩沖器的最大速度進(jìn)行，而在卸載操作期間，可以輸出緩沖器的較低速度使用所有測(cè)試引腳。與常規(guī)方法相比，取決于加載頻率與卸載頻率的比率k，所提出的方法提供測(cè)試時(shí)間的約25％到40％改進(jìn)。使用不對(duì)稱codec架構(gòu)連同任選部分解串行化器，可將所有壓縮器輸出直接帶到io上。在非重疊輸入期間，4:8解串行化器可將內(nèi)部移頻降低到外部移位時(shí)鐘的一半。這兩種特征均可增加測(cè)試時(shí)間節(jié)約。表1-4:8解串行化器下的重疊操作與非重疊操作之間的測(cè)試時(shí)間的比較表2提供對(duì)掃描數(shù)據(jù)分配四個(gè)測(cè)試引腳的ic中的重疊操作與非重疊操作之間的測(cè)試時(shí)間的實(shí)例。圖3中說(shuō)明非重疊操作的細(xì)節(jié)。如表2中所示，當(dāng)執(zhí)行重疊操作時(shí)，將兩個(gè)測(cè)試引腳用于數(shù)據(jù)輸入且將兩個(gè)測(cè)試引腳使用數(shù)據(jù)輸出。假設(shè)輸出緩沖器被限于約15mhz操作，那么從掃描鏈卸載40,000位的響應(yīng)數(shù)據(jù)將花費(fèi)約665ms。在卸載過(guò)程期間掃描下一個(gè)測(cè)試的測(cè)試圖案，因此平均來(lái)說(shuō)，加載及卸載時(shí)間重疊。在此情況中，具有40,000位圖案的總測(cè)試花費(fèi)約668ms。重疊非重疊外部加載頻率30mhz100mhz外部卸載頻率15mhz15mhz內(nèi)部加載頻率7.5mhz(133ns/位)50mhz內(nèi)部卸載頻率7.5mhz(133ns/位)15mhz圖案計(jì)數(shù)4000040000鏈長(zhǎng)128個(gè)掃描單元/鏈128個(gè)掃描單元/鏈加載時(shí)間665ms102.4ms卸載時(shí)間665ms重疊337.82ms測(cè)試時(shí)間668ms440.32ms節(jié)約(％)35.5％表2-4:8解串行化器下的重疊操作與非重疊操作之間的測(cè)試時(shí)間的實(shí)例使用本文中所述的非重疊機(jī)制，40,000位測(cè)試圖案的加載可使用所有四個(gè)測(cè)試引腳。假設(shè)測(cè)試器能夠使用，那么可使用100mhz的外頻加載測(cè)試圖案。4:8解串行化器接著將數(shù)據(jù)速率轉(zhuǎn)換為用作時(shí)鐘頻率中的移頻的50mhz，從而導(dǎo)致約102ms的加載時(shí)間。在使用掃描輸入測(cè)試圖案執(zhí)行測(cè)試之后，接著使用以15mhz操作的所有四個(gè)測(cè)試引腳掃描輸出被捕獲的結(jié)果數(shù)據(jù)，這花費(fèi)約338ms。在此實(shí)例中，總測(cè)試時(shí)間為約440ms，其比重疊實(shí)例快約35.5％。圖6是使用具有共享io緩沖器的八個(gè)測(cè)試引腳(如641到648處指示)的掃描路徑的框圖。在具有八個(gè)輸入引腳的此實(shí)例中，未提供解串行化器。解壓縮器631從測(cè)試引腳641到648接收八個(gè)測(cè)試圖案數(shù)據(jù)流且將其提供到掃描鏈。壓縮器632接著接收所捕獲的測(cè)試結(jié)果數(shù)據(jù)，且當(dāng)測(cè)試引腳641到648由狀態(tài)機(jī)650配置為輸出緩沖器時(shí)，將八個(gè)數(shù)據(jù)流提供到測(cè)試引腳641到648，如上文更詳細(xì)地描述。圖7是說(shuō)明集成電路中的掃描鏈的非重疊操作的流程圖。如上文關(guān)于圖1到6更詳細(xì)地描述，遍及集成電路形成702掃描鏈。使用并行操作的一組輸入/輸出(i/o)引腳在集成電路上的測(cè)試端口處從外部測(cè)試器(例如，參考圖1的測(cè)試器110)接收704用于掃描鏈的測(cè)試圖案。在各個(gè)實(shí)施例中，例如，可存在四個(gè)掃描數(shù)據(jù)引腳，例如關(guān)于圖3的io引腳341到344、關(guān)于圖6的八個(gè)io引腳641到648，或更少或更多引腳。使用以第一速率操作的移位時(shí)鐘將測(cè)試圖案掃描706到掃描鏈中?？商峁┙獯谢饕詫⑼獠繙y(cè)試引腳上接收到的測(cè)試圖案流劃分為額外流。舉例來(lái)說(shuō)，4:8解串行化器(例如解串行化器360)可從在四個(gè)輸入緩沖器341到344上接收的四個(gè)流中產(chǎn)生八個(gè)測(cè)試圖案數(shù)據(jù)流。將測(cè)試圖案提供708到耦合到掃描鏈的組合邏輯電路，例如參考圖1的組合邏輯108。在掃描鏈中捕獲710來(lái)自組合邏輯的對(duì)測(cè)試圖案的響應(yīng)圖案。如上所述，可執(zhí)行一或多個(gè)時(shí)鐘循環(huán)以識(shí)別例如“停留”問(wèn)題或速度相關(guān)問(wèn)題。使用以比第一速率慢的第二速率操作的移位時(shí)鐘從掃描鏈掃描712響應(yīng)圖案。舉例來(lái)說(shuō)，在圖3中說(shuō)明的實(shí)例中，掃描輸入速率是50mhz，而掃描輸出速率是15mhz。使用并行操作的相同組的i/o引腳將響應(yīng)圖案提供714到外部測(cè)試器。以此方式，可使用所有測(cè)試掃描引腳移入測(cè)試圖案，且可使用所有測(cè)試掃描引腳移出響應(yīng)圖案。本文中所述的非重疊方案允許完全共享分配到ic上的測(cè)試端口的所有數(shù)據(jù)掃描引腳，而無(wú)需來(lái)自外部測(cè)試器的任何雙向控制。加載測(cè)試圖案及卸載所捕獲測(cè)試結(jié)果的速率是獨(dú)立的，且可基于輸入緩沖器及輸出緩沖器的能力而選擇。不需要具有時(shí)鐘循環(huán)的額外控制信號(hào)觸發(fā)。非重疊方案可經(jīng)縮放以結(jié)合少到最多兩個(gè)數(shù)據(jù)引腳使用，然而，許多數(shù)據(jù)引腳也是可用的。重疊方案可與用于半導(dǎo)體處理的當(dāng)前自動(dòng)測(cè)試設(shè)備(ate)兼容。其它實(shí)施例雖然已參考說(shuō)明性實(shí)施例描述了本發(fā)明，但是所述描述不旨在以限制意義解釋。所屬領(lǐng)域的技術(shù)人員在參考此描述之后將明白本發(fā)明的各個(gè)其它實(shí)施例。舉例來(lái)說(shuō)，雖然“觸發(fā)器”是用于描述掃描鏈的元件，但是各種類型的狀態(tài)保存電路也可用作掃描鏈中的元件。舉例來(lái)說(shuō)，以下類型的觸發(fā)器是典型的：d類型、jk、rs、t(觸發(fā))等。雖然邏輯108在本文中被描述為“組合的”，但是在各個(gè)實(shí)施例中，邏輯108內(nèi)也可包含各種鎖存器、寄存器或其它狀態(tài)保存電路。遍及描述及權(quán)利要求書(shū)使用某些術(shù)語(yǔ)以指代特定系統(tǒng)組件。所屬領(lǐng)域的技術(shù)人員將明白，數(shù)字系統(tǒng)中的組件可由不同名稱提及及/或可以本文中未展示的方式組合，而不脫離所述功能性。本文獻(xiàn)并不希望區(qū)分名稱不同但功能相同的組件。在下文論述及權(quán)利要求書(shū)中，術(shù)語(yǔ)“包含”及“包括”是以開(kāi)放式方式使用，且因此應(yīng)被解釋為意味著“包含但不限于…”。并且，術(shù)語(yǔ)“耦合”及其衍生物旨在意指間接、直接、光學(xué)及/或無(wú)線電連接。因此，如果第一裝置耦合到第二裝置，那么可通過(guò)直接電連接、通過(guò)經(jīng)由其它裝置及連接進(jìn)行的間接電連接、通過(guò)光學(xué)電連接及/或通過(guò)無(wú)線電連接來(lái)進(jìn)行所述連接。雖然方法步驟在本文中是以連續(xù)方式呈現(xiàn)及描述，但是所示且所述的步驟中的一或多者可省略、重復(fù)、同時(shí)執(zhí)行及/或以不同于圖中所示及/或本文中所述的次序的次序執(zhí)行。因此，本發(fā)明的實(shí)施例不應(yīng)被視為限于圖中所示及/或本文中所述的步驟的特定次序。因此，預(yù)期所附權(quán)利要求書(shū)將涵蓋落在本發(fā)明的真實(shí)范圍及精神內(nèi)的實(shí)施例的任何此類修改。當(dāng)前第1頁(yè)12