本發(fā)明涉及質子旋進類傳感器技術領域，特別涉及提高質子旋進類傳感器調諧精度和信噪比的方法及系統(tǒng)。

背景技術：

質子旋進類磁力儀是一種用于測量緩慢變化的弱磁場或恒定弱磁場的磁場測量儀器，其傳感器即質子旋進類傳感器為電感元件。測量原理是利用一定的激發(fā)條件讓電感所在溶液中的質子處于激活狀態(tài)，拆去激發(fā)條件后質子會圍繞穩(wěn)定外磁場即地球磁場做拉莫爾旋進運動，產(chǎn)生FID(Free Induction Decay)信號，其旋進頻率正比于外部磁場；故，利用電感感應FID信號，將其放大、整形并測量出頻率，即可得到外部磁場值。與其他磁場測量技術相比，質子旋進類磁力儀具有高精度、高靈敏度等特點，被廣泛應用與空間探測、近地表探測、海洋探測、地磁場測量、軍事技術等領域。由于FID信號的信噪比是衡量測頻精度的重要因素，因此，為增加傳感器輸出FID信號的信噪比，提高測頻精度，需將可變電容與傳感器并聯(lián)，進行調諧，此可變電容即為調諧電容。

目前，絕大多數(shù)質子旋進類磁力儀采用的傳感器調諧方案為掃描法、預置電容法、盲目自動跟蹤法和二次測量自動跟蹤調諧法。而所有方法的核心工作原理相同：激發(fā)傳感器，切換調諧電容，檢測輸出FID信號的峰值電壓，最大峰值電壓處對應的調諧電容容值就是傳感器的調諧值；唯一不同之處在于檢測峰值電壓的手段。中國專利CN103995298A公布了一種優(yōu)化選擇質子磁力儀配諧電容的方法，在該專利中，首先確定一個固定的調諧電容容值，然后逐次調節(jié)來確定最終調諧電容容值。

現(xiàn)有的質子旋進類磁力儀在傳感器調諧算法的設計上仍存在以下問題：1)調諧速度普遍較慢，大約需幾秒鐘，野外實際測量時，當磁場強度變化較大時，往往需要重新對傳感器進行調諧，給用戶帶來很大的不便。2)由于質子旋進類磁力儀輸出的未配諧FID信號極其微弱，很容易受噪音信號干擾，信噪比較低，一旦儀器處于干擾較大的環(huán)境，易出現(xiàn)頻譜分析誤差較大造成“失調”，致使儀器無法正常工作。

技術實現(xiàn)要素：

本發(fā)明目的是提供一種提高質子旋進類傳感器調諧精度的方法及系統(tǒng)和一種提高質子旋進類傳感器信噪比的方法及系統(tǒng)，解決現(xiàn)有技術中存在的上述問題。

本發(fā)明解決上述技術問題的技術方案如下：

一種提高質子旋進類傳感器調諧精度的方法，包括如下步驟：

步驟1，激勵傳感器輸出第一FID信號；

步驟2，激勵完成后等待預設時間，采集所述第一FID信號，生成離散數(shù)據(jù)；

步驟3，根據(jù)所述離散數(shù)據(jù)構建空間矩陣，并采用SVD(奇異值分解)算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)；

步驟4，采用FFT(快速傅氏變換)算法處理所述重構數(shù)據(jù)，獲取所述第一FID信號頻譜中最大峰值電壓對應的第一頻率值；

步驟5，將所述傳感器的電感值和所述第一頻率值代入LC諧振公式求解第一電容值，并將與所述傳感器并聯(lián)的調諧電容的容值由零切換為所述第一電容值。

本發(fā)明的有益效果是：采用由SVD算法和FFT算法相結合的方法實現(xiàn)質子旋進類傳感器的調諧，有效克服了現(xiàn)有調諧算法調諧速度慢、干擾環(huán)境下調諧精度低、易出現(xiàn)失調現(xiàn)象等缺陷；在減少調諧時間的同時，提高質子旋進類傳感器的調諧精度，可實現(xiàn)寬測量范圍對調諧電容的選擇，提高后期測量信號的信噪比，應用于質子旋進類磁力儀、光泵磁力儀和核磁共振質子旋進FID信號成像儀等依靠質子旋進類傳感器的儀器中，有效提高儀器性能。

在上述技術方案的基礎上，本發(fā)明還可以做如下改進。

進一步，所述步驟3包括如下步驟：

步驟31，根據(jù)如下第一公式構建空間矩陣；

所述第一公式如下：

其中，所述D_m為所述空間矩陣，所述{x₁,x₂,x₃…x_n,x_n+1…x_n+m-1}為所述離散數(shù)據(jù)；

步驟32，采用SVD算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)。

進一步，還包括步驟6，再次激勵傳感器輸出第二FID信號，激勵完成后等待預設時間，獲取所述第二FID信號的第二頻率值；將所述傳感器的電感值和所述第二頻率值代入LC諧振公式求解第二電容值，并將所述調諧電容的容值由所述第一電容值切換為所述第二電容值。

采用上述進一步方案的有益效果是：在上述一次調諧的基礎上，進行二次調諧，進一步提高質子旋進類傳感器調諧精度。

進一步，所述步驟2具體包括激勵完成后等待預設時間，將所述第一FID信號進行放大，采集放大后的所述第一FID信號，生成所述離散數(shù)據(jù)；

所述步驟6中獲取所述第二FID信號的第二頻率值具體包括將所述第二FID信號依次進行放大和整形，根據(jù)整形后的所述第二FID信號獲取所述第二FID信號的第二頻率值。

采用上述進一步方案的有益效果是：對FID信號進行放大和/或整形，進一步提高質子旋進類傳感器調諧精度。

本發(fā)明的另一技術方案如下：

一種提高質子旋進類傳感器信噪比的方法，采用上述一種提高質子旋進類傳感器調諧精度的方法，還包括步驟7，再次激勵傳感器輸出第三FID信號，激勵完成后等待預設時間，對所述第三FID信號進行放大，以所述第二頻率值作為中心頻率對放大后的所述第三FID信號進行濾波，并對濾波后的所述第三FID信號進行整形，獲取整形后的所述第三FID信號的第三頻率值，將所述第三頻率值作為所述傳感器探測到的FID信號的頻率。

本發(fā)明的有益效果是：基于上述二次調諧過程中獲取的第二頻率值對FID信號進行濾波，在提高調諧精度的同時，減少電路帶寬，進一步提高質子旋進類傳感器信噪比。

本發(fā)明的另一技術方案如下：

一種提高質子旋進類傳感器調諧精度的系統(tǒng)，包括控制器、激勵電路、采集器和調諧電路；

所述控制器，其用于驅動激勵電路激勵傳感器輸出第一FID信號；激勵完成后等待預設時間，驅動采集器采集所述第一FID信號，生成離散數(shù)據(jù)；根據(jù)所述離散數(shù)據(jù)構建空間矩陣，并采用SVD算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)；采用FFT算法處理所述重構數(shù)據(jù)，獲取所述第一FID信號頻譜中最大峰值電壓對應的第一頻率值；將所述傳感器的電感值和所述第一頻率值代入LC諧振公式求解第一電容值，并驅動調諧電路將與所述傳感器并聯(lián)的調諧電容的容值由零切換為所述第一電容值；

所述激勵電路，其用于在所述控制器的驅動下激勵傳感器輸出第一FID信號；

所述采集器，其用于在所述控制器的驅動下采集所述第一FID信號，生成離散數(shù)據(jù)；

所述調諧電路，其用于在所述控制器的驅動下將與所述傳感器并聯(lián)的調諧電容的容值由零切換為所述第一電容值。

在上述技術方案的基礎上，本發(fā)明還可以做如下改進。

進一步，所述控制器包括空間矩陣生成模塊和SVD去噪模塊；

所述空間矩陣生成模塊，其用于根據(jù)如下第一公式構建空間矩陣；

所述第一公式如下：

其中，所述D_m為所述空間矩陣，所述{x₁,x₂,x₃…x_n,x_n+1…x_n+m-1}為所述離散數(shù)據(jù)；

所述SVD去噪模塊，其用于采用SVD算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)。

進一步，還包括FPGA(現(xiàn)場可編程門陣列)；

所述控制器，其還用于再次驅動激勵電路激勵傳感器輸出第二FID信號，激勵完成后等待預設時間，驅動FPGA測量所述第二FID信號的第二頻率值；將所述傳感器的電感值和所述第二頻率值代入LC諧振公式求解第二電容值，并驅動調諧電路將所述調諧電容的容值由所述第一電容值切換為所述第二電容值；

所述激勵電路，其還用于在所述控制器的驅動下激勵傳感器輸出第二FID信號；

所述FPGA，其用于在所述控制器的驅動下測量所述第二FID信號的第二頻率值；

所述調諧電路，其還用于在所述控制器的驅動下將所述調諧電容的容值由所述第一電容值切換為所述第二電容值。

進一步，還包括放大電路和比較電路；

所述放大電路，其用于激勵完成后等待預設時間，將所述第一FID信號進行放大，用于所述采集器采集；其還用于激勵完成后等待預設時間，將所述第二FID信號進行放大，用于所述比較電路整形；

所述比較電路，其用于將放大后的所述第二FID信號進行整形，用于所述FPGA測量；

所述控制器為STM32，所述采集器為ADC采集器。

采用上述進一步方案的有益效果是：采用ADC采集器、STM32和FPGA相結合的高速度采集與處理硬件架構，在增加質子旋進類傳感器調諧精度的同時，有效保證調諧速度。

本發(fā)明的另一技術方案如下：

一種提高質子旋進類傳感器信噪比的系統(tǒng)，包括上述一種提高質子旋進類傳感器調諧精度的系統(tǒng)，還包括窄帶濾波電路；

所述控制器，其還用于再次驅動激勵電路激勵傳感器輸出第三FID信號；其還用于將所述窄帶濾波電路的中心頻率設置為所述第二頻率值；其還用于驅動FPGA測量整形后的所述第三FID信號的第三頻率值，并將所述第三頻率值作為所述傳感器探測到的FID信號的頻率輸出；

所述放大電路，其還用于激勵完成后等待預設時間，對所述第三FID信號進行放大，用于所述窄帶濾波電路濾波；

所述窄帶濾波電路，其用于以所述第二頻率值作為中心頻率對放大后的所述第三FID信號進行濾波，用于所述比較電路整形；

所述比較電路，其還用于對濾波后的所述第三FID信號進行整形，用于所述FPGA測量；

所述FPGA，其還用于在所述控制器的驅動下測量整形后的所述第三FID信號的第三頻率值。

附圖說明

圖1為本發(fā)明一種提高質子旋進類傳感器調諧精度的方法的流程圖；

圖2為本發(fā)明一種提高質子旋進類傳感器信噪比的系統(tǒng)的原理框圖；

圖3為ADC采集器采集到的經(jīng)放大電路放大未調諧的FID信號未經(jīng)處理的頻譜圖；

圖4為ADC采集器采集到的經(jīng)放大電路放大未調諧的FID信號經(jīng)自相關算法處理后的頻譜圖；

圖5為ADC采集器采集到的經(jīng)放大電路放大未調諧的FID信號經(jīng)本發(fā)明SVD算法處理后所得重構數(shù)據(jù)組成的頻譜圖。

具體實施方式

以下結合附圖對本發(fā)明的原理和特征進行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。

如圖1所示，為本發(fā)明實施例1所述一種提高質子旋進類傳感器調諧精度的方法，包括如下步驟：

步驟1，激勵傳感器輸出第一FID信號；

步驟2，激勵完成后等待預設時間，采集所述第一FID信號，生成離散數(shù)據(jù)；

步驟3，根據(jù)所述離散數(shù)據(jù)構建空間矩陣，并采用SVD算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)；

步驟4，采用FFT算法處理所述重構數(shù)據(jù)，獲取所述第一FID信號頻譜中最大峰值電壓對應的第一頻率值；

步驟5，將所述傳感器的電感值和所述第一頻率值代入LC諧振公式求解第一電容值，并將與所述傳感器并聯(lián)的調諧電容的容值由零切換為所述第一電容值。

其中，所述LC諧振公式如下所示：

其中，所述f₀、L和C分別為頻率變量、電感變量和電容變量。

根據(jù)傳感器類型的不同，利用激勵電路向傳感器所在溶液輸入不同頻率脈沖信號來激勵傳感器輸出FID信號，具體實施中激勵時間為400ms，激勵完成后等待5ms后,采集FID信號，利于排除電路振蕩所產(chǎn)生的干擾。

SVD算法也叫奇異值分解法，是一種數(shù)據(jù)特征提取的有效方法，基于非線性濾波方法，其分解的值反映數(shù)據(jù)的內在屬性，因此可以實現(xiàn)小目標檢測中的背景抑制和去噪問題。SVD算法已經(jīng)被成功的引入到地球物理的信噪分離技術中，與其它去噪方法比較，去噪效果好，且有效信號畸變小。質子旋進類傳感器輸出的FID信號處理隸屬于地球物理的信噪分離，也屬于小目標檢測中的背景抑制和去噪問題，因此采用SVD算法對FID信號進行去噪，能夠獲得很好的去噪效果。

本發(fā)明實施例2所述一種提高質子旋進類傳感器調諧精度的方法，在實施例1的基礎上，所述步驟3包括如下步驟：

步驟31，根據(jù)如下第一公式構建空間矩陣；

所述第一公式如下：

其中，所述D_m為所述空間矩陣，所述{x₁,x₂,x₃…x_n,x_n+1…x_n+m-1}為所述離散數(shù)據(jù)；所述D_m中每一個行向量對應空間矩陣中的一個點。

步驟32，采用SVD算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)。

本發(fā)明實施例3所述一種提高質子旋進類傳感器調諧精度的方法，在實施例1或2的基礎上，還包括步驟6，再次激勵傳感器輸出第二FID信號，激勵完成后等待預設時間，獲取所述第二FID信號的第二頻率值；將所述傳感器的電感值和所述第二頻率值代入LC諧振公式求解第二電容值，并將所述調諧電容的容值由所述第一電容值切換為所述第二電容值。

本發(fā)明實施例4所述一種提高質子旋進類傳感器調諧精度的方法，在實施例3的基礎上，所述步驟2具體包括激勵完成后等待預設時間，將所述第一FID信號進行放大，采集放大后的所述第一FID信號，生成所述離散數(shù)據(jù)；

所述步驟6中獲取所述第二FID信號的第二頻率值具體包括將所述第二FID信號依次進行放大和整形，根據(jù)整形后的所述第二FID信號獲取所述第二FID信號的第二頻率值。

本發(fā)明實施例5所述一種提高質子旋進類傳感器信噪比的方法，在實施例4的基礎上，還包括步驟7，再次激勵傳感器輸出第三FID信號，激勵完成后等待預設時間，對所述第三FID信號進行放大，以所述第二頻率值作為中心頻率對放大后的所述第三FID信號進行濾波，并對濾波后的所述第三FID信號進行整形，獲取整形后的所述第三FID信號的第三頻率值，將所述第三頻率值作為所述傳感器探測到的FID信號的頻率。

如圖2所示，為本發(fā)明實施例1所述一種提高質子旋進類傳感器調諧精度的系統(tǒng)，包括控制器、激勵電路、采集器和調諧電路；

所述控制器，其用于驅動激勵電路激勵傳感器輸出第一FID信號；激勵完成后等待預設時間，驅動采集器采集所述第一FID信號，生成離散數(shù)據(jù)；根據(jù)所述離散數(shù)據(jù)構建空間矩陣，并采用SVD算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)；采用FFT算法處理所述重構數(shù)據(jù)，獲取所述第一FID信號頻譜中最大峰值電壓對應的第一頻率值；將所述傳感器的電感值和所述第一頻率值代入LC諧振公式求解第一電容值，并驅動調諧電路將與所述傳感器并聯(lián)的調諧電容的容值由零切換為所述第一電容值；

所述激勵電路，其用于在所述控制器的驅動下激勵傳感器輸出第一FID信號；

所述采集器，其用于在所述控制器的驅動下采集所述第一FID信號，生成離散數(shù)據(jù)；

所述調諧電路，其用于在所述控制器的驅動下將與所述傳感器并聯(lián)的調諧電容的容值由零切換為所述第一電容值。

本發(fā)明實施例2所述一種提高質子旋進類傳感器調諧精度的系統(tǒng)，在實施例1的基礎上，所述控制器包括空間矩陣生成模塊和SVD去噪模塊；

所述空間矩陣生成模塊，其用于根據(jù)如下第一公式構建空間矩陣；

所述第一公式如下：

其中，所述D_m為所述空間矩陣，所述{x₁,x₂,x₃…x_n,x_n+1…x_n+m-1}為所述離散數(shù)據(jù)；

所述SVD去噪模塊，其用于采用SVD算法對所述空間矩陣進行奇異值分解以剔除噪聲，獲得重構數(shù)據(jù)。

本發(fā)明實施例3所述一種提高質子旋進類傳感器調諧精度的系統(tǒng)，在實施例1或2的基礎上，還包括FPGA；

所述控制器，其還用于再次驅動激勵電路激勵傳感器輸出第二FID信號，激勵完成后等待預設時間，驅動FPGA測量所述第二FID信號的第二頻率值；將所述傳感器的電感值和所述第二頻率值代入LC諧振公式求解第二電容值，并驅動調諧電路將所述調諧電容的容值由所述第一電容值切換為所述第二電容值；

所述激勵電路，其還用于在所述控制器的驅動下激勵傳感器輸出第二FID信號；

所述FPGA，其用于在所述控制器的驅動下測量所述第二FID信號的第二頻率值；

所述調諧電路，其還用于在所述控制器的驅動下將所述調諧電容的容值由所述第一電容值切換為所述第二電容值。

本發(fā)明實施例4所述一種提高質子旋進類傳感器調諧精度的系統(tǒng)，在實施例3的基礎上，還包括放大電路和比較電路；

所述放大電路，其用于激勵完成后等待預設時間，將所述第一FID信號進行放大，用于所述采集器采集；其還用于激勵完成后等待預設時間，將所述第二FID信號進行放大，用于所述比較電路整形；

所述比較電路，其用于將放大后的所述第二FID信號進行整形，用于所述FPGA測量；

所述控制器為STM32，所述采集器為ADC采集器。由于FID信號呈指數(shù)衰減，因此必須設置合適的A/D采樣率和采樣點數(shù)，已知地球磁場范圍為20,000nT～100,000nT，根據(jù)磁旋比公式可得到FID信號的頻率范圍為850Hz～4,300Hz，故，具體實施例中，設置ADC采集器的采樣率為10kHz，采樣點數(shù)為2048個點，采集信號時間約為205ms，頻率分辨率為10kHz/2048＝4.88Hz。

本發(fā)明實施例5所述一種提高質子旋進類傳感器信噪比的系統(tǒng)，在實施例4的基礎上，還包括窄帶濾波電路；

所述控制器，其還用于再次驅動激勵電路激勵傳感器輸出第三FID信號；其還用于將所述窄帶濾波電路的中心頻率設置為所述第二頻率值；其還用于驅動FPGA測量整形后的所述第三FID信號的第三頻率值，并將所述第三頻率值作為所述傳感器探測到的FID信號的頻率輸出；

所述放大電路，其還用于激勵完成后等待預設時間，對所述第三FID信號進行放大，用于所述窄帶濾波電路濾波；

所述窄帶濾波電路，其用于以所述第二頻率值作為中心頻率對放大后的所述第三FID信號進行濾波，用于所述比較電路整形；

所述比較電路，其還用于對濾波后的所述第三FID信號進行整形，用于所述FPGA測量；

所述FPGA，其還用于在所述控制器的驅動下測量整形后的所述第三FID信號的第三頻率值。

圖3、圖4和圖5依次為調諧電容為零時，ADC采集器采集到的經(jīng)放大電路放大未調諧的FID信號未經(jīng)處理的頻譜、此FID信號經(jīng)現(xiàn)有自相關算法(Auto Correlation)處理后的頻譜和此FID信號經(jīng)本發(fā)明SVD算法處理后所得重構數(shù)據(jù)組成的頻譜；對比可發(fā)現(xiàn)經(jīng)本發(fā)明SVD算法處理后的頻譜更加鮮明，信噪比更高。

利用同一實驗平臺，對目前常用的基于峰值檢波法和自相關算法的調諧法與本發(fā)明基于SVD算法的二次調諧法進行調諧精度與速度的對比實驗，用微控制器STM32的定時器對三種調諧算法所用時間進行計時。根據(jù)實驗平臺的設計參數(shù)，在同一測試磁場環(huán)境中：測試地點磁場約為49,323nT，即2100Hz；傳感器諧振-3dB頻率范圍：2072Hz～2128Hz，傳感器電感值34mH，結合LC諧振公式得到調諧電容容值范圍：168nF～173nF。故，只要三種算法得到的調諧電容容值在此范圍內，即可說明調諧成功。在無干擾的環(huán)境中，分別對三種方法進行5次觀測，其結果如表1所示。

表1無干擾環(huán)境下三種方法的測量結果

由表1可以看出，從調諧的速度來看，由于三種算法均為順序程序結構，所以程序執(zhí)行時間為定值，峰值檢波法所用時間約為自相關算法和SVD算法的5倍；從調諧的精度來看，三種算法所得到的調諧電容值均在168nF～173nF范圍內，較為準確。因此可以說明，在無干擾的環(huán)境下，自相關算法和SVD算法的性能相當。

在干擾的環(huán)境中，分別對上述三種方法進行5次觀測，其結果如表2所示。

表2干擾環(huán)境下三種方法的測量結果

由表2可以看出，當外界環(huán)境具有干擾時，峰值檢波法和自相關算法的調諧精度明顯下降，得到的調諧電容容值會使質子旋進類傳感器出現(xiàn)失調現(xiàn)象，降低信號的信噪比，從而使得應用有質子旋進類傳感器的儀器無法正常工作；而SVD算法的測試結果沒有受到任何影響，調諧精度高、速度快、且具有重復性。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。