本發(fā)明涉及一種磁致伸縮傳感器，可以用于位移測量和液位測量，特別涉及一種僅使用單個計時模塊或計時芯片，實現(xiàn)對大于等于5個游標位置進行跟蹤測量的磁致伸縮傳感器。

背景技術：

磁致伸縮傳感器，英文名稱Magnetostrictive Sensor。是一種基于磁致伸縮魏德曼效應Wiedemann effect制成的傳感器。測量時，電子艙中的激勵模塊在敏感檢測元件磁致伸縮波導絲兩端施加一個查詢脈沖，該脈沖以光速在波導絲周圍形成周向安培環(huán)形磁場，該環(huán)形磁場與游標磁環(huán)的偏置永磁磁場發(fā)生耦合作用時，會在波導絲的表面形成魏德曼效應扭轉應力波，扭轉波以聲速由產(chǎn)生點向波導絲的兩端傳播，傳向末端的扭轉波被阻尼器件吸收，傳向激勵端的信號則被檢波裝置接收，電子艙中的微處理器模塊計算出查詢脈沖與接收信號間的時間差，再乘以扭轉應力波在波導材料中的傳播速度約2830m/s，即可計算出扭轉波發(fā)生位置與測量基準點間的距離，也即游標磁環(huán)在該瞬時相對于測量基準點間的絕對距離，從而實現(xiàn)對游標磁環(huán)位置的實時精確測量。

查詢脈沖是一種激勵電信號，以光速運動，在現(xiàn)有磁致伸縮傳感器量程不超過100米的情況下，信號傳輸時間都在us即微秒以下。而返回的扭力波是個超聲波信號，傳輸速度遠低于光速。

目前多磁環(huán)游標型磁致伸縮傳感器采用的技術方案，為了確保精度，對每個磁環(huán)游標配置了獨立的計時模塊或計時芯片，或者采用了多硬件通道的計時模塊或計時芯片，每個硬件通道對應一個磁環(huán)游標。

現(xiàn)有設計的問題在于不利于降低磁致伸縮傳感器價格。磁致伸縮傳感器本身作為一種高檔傳感器價格不菲，多磁環(huán)游標產(chǎn)品的價格就更貴。其增加的成本很大一部分就來自于專用計時模塊或計時芯片。在處理光信號和超聲信號的計時場合，因為時隙極短，高精度計時模塊或計時芯片比較昂貴，多塊計時模塊或計時芯片并行使用，或者單塊計時模塊或計時芯片帶有多個物理計時通道，價格就更高。

這樣因為成本價格因素，阻礙了多個磁環(huán)游標型磁致伸縮傳感器應用于更多測量領域，對本類傳感器的推廣應用很不利。

技術實現(xiàn)要素：

針對以上技術問題，本發(fā)明提出了一種單計時芯片多游標型磁致伸縮傳感器，所述傳感器述傳感器包括電子艙、測桿和磁環(huán)游標，測桿內有波導絲；

電子艙包括微處理器模塊、激勵控制模塊、驅動模塊、檢波模塊、放大模塊、整形模塊、通道信號分離模塊和輸出接口模塊；

微處理器模塊分別與通道信號分離模塊、激勵控制模塊、輸出接口模塊連接；

激勵控制模塊分別與微處理器模塊、驅動模塊連接；

驅動模塊分別與激勵控制模塊、波導絲連接；

波導絲分別與驅動模塊、檢波模塊連接；

檢波模塊分別與波導絲、放大模塊連接；

放大模塊分別與檢波模塊、整形模塊連接；

整形模塊分別與放大模塊、通道信號分離模塊連接；

通道信號分離模塊分別與整形模塊、微處理器模塊連接；

輸出接口模塊與微處理器模塊連接；

電子艙內還包括一個計時模塊或計時芯片，計時模塊或計時芯片與微處理器模塊、通道信號分離模塊連接，計時模塊或計時芯片只有一個硬件計時通道；

磁環(huán)游標依距離電子艙距離次序為F₁、F₂、……F_n，n為大于等于5的自然數(shù)，磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

測量時，微處理器模塊啟動計時模塊或計時芯片計時，微處理器模塊同時操縱激勵控制模塊發(fā)出的激勵脈沖信號被n個磁環(huán)游標感應 ，磁環(huán)游標按距電子艙的距離由近及遠順序感應，產(chǎn)生的n個回波信號依次被檢波模塊獲取，通道信號分離模塊實時通知計時模塊或計時芯片彈出當前讀數(shù)到寄存器，通道信號分離模塊區(qū)分信號來自于F₁、F₂、……F_n中具體對應磁環(huán)游標后，并通知微處理器模塊從計時模塊或計時芯片讀取當前讀數(shù)，微處理器模塊計算出對應磁環(huán)游標的位置。

作為前述磁致伸縮傳感器的衍生，計時模塊或計時芯片集成在微處理器模塊中。

作為前述磁致伸縮傳感器的衍生，通道信號分離模塊集成在微處理器模塊中。

所述微處理器模塊由不少于一個具備可編程能力的電子器件組成，所述電子器件具體形式包括單片機MCU、可編程邏輯控制器PLC、復雜可編程邏輯器件CPLD、現(xiàn)場可編程邏輯門陣列FPGA、基于X86或ARM或POWERPC或MIPS架構的通用CPU。

所述數(shù)據(jù)處理單元是微處理器模塊中的至少一塊按預設程序運作的集成電路。所述數(shù)據(jù)合成單元是微處理器模塊中的至少一個按預設程序運作的集成電路。所述測量控制單元是微處理器模塊中的至少一個按預設程序運作的集成電路。

微處理器模塊負責總控傳感器運作，是傳感器的大腦和中樞。它操縱激勵控制模塊，操縱其發(fā)出激勵信號參數(shù)。微處理器模塊控制計時模塊或計時芯片，控制其初始化、啟動計時、讀取數(shù)據(jù)、設定狀態(tài)、重啟等操作。微處理器模塊還接收通道信號分離模塊發(fā)來的指令和數(shù)據(jù)，由此跟蹤、計算、記錄指定磁環(huán)游標的位移信息。微處理器模塊計算后輸出游標位置信息到輸出接口模塊。

激勵控制模塊是一組電路。負責與微處理器模塊交互，并能按照微處理器模塊要求，設定激勵信號的波形、電壓、電流、上升沿時間、高電平時間、低電平時間和下降沿時間等參數(shù)。

驅動模塊是一組模擬電路，負責按照激勵控制模塊給定的參數(shù)，輸出相應的激勵信號，并將激勵信號傳輸?shù)讲▽Ыz上。

波導絲是用鎳-鐵或鎳-鎵稀土材料制成的金屬絲，是磁致伸縮魏特曼效應的載體，是傳感器的物理層。當激勵脈沖形成的環(huán)形磁場與游標磁環(huán)的偏置永磁磁場發(fā)生耦合作用時，會在波導絲的表面形成魏德曼效應扭轉應力波。該回波信號被檢波模塊接收。

檢波模塊是一種“聲-電”換能器件，負責將回波的超聲信號轉化為相應電壓和電流的電信號，并將該電信號傳遞到放大模塊。檢波模塊中包含一個感應線圈，該線圈的軸向具有通孔，波導絲被安裝在該孔的中心位置。感應線圈工作時，波導絲充當了鐵芯的功能。當波導絲中有機械波傳播時，波導絲作為鐵芯的磁導率發(fā)生改變，導致通過感應線圈的磁通量改變，感應線圈上產(chǎn)生感應電動勢，從而機械波信號被轉變成電信號。

放大模塊包括前置級的儀表放大器、帶通濾波器和后置級低噪聲運算放大器，負責將檢波模塊傳來的微弱電信號進行放大處理后成為瞬變的小波狀信號，該信號后續(xù)被傳輸?shù)叫盘栒文K。放大模塊中的前置級采用儀表放大器，可以去除微弱電信號中的共模干擾；帶通濾波器可以去除有用信號頻帶外的噪聲成分，提高信噪比；后置級采用低噪聲的運算放大器可以減少放大過程中引入的電子白噪聲。

整形模塊是一組模擬電路，負責將放大模塊傳來的電信號整形成方波信號，以供測量模塊使用。信號整形模塊由高速低功耗的比較器和單穩(wěn)態(tài)組成。最終將信號傳遞給通道信號分離模塊。

通道信號分離模塊是一種回波分析器，工作時通道信號分離模塊負責將不同磁環(huán)游標產(chǎn)生的不同回波信號分辨出來，傳輸給微處理器模塊。

至此從發(fā)出激勵信號到接收到所有磁環(huán)游標回波完成了一個完成的測量循環(huán)。計時模塊或計時芯片就像運動秒表一樣，自微處理器發(fā)出計時開始信號起，不停計時。當通道信號分離模塊收到第一個回波后，直接通過硬件級中斷或者類似的硬件手段，將計時模塊或計時芯片的讀數(shù)彈出到寄存器暫存，計時模塊或計時芯片繼續(xù)計時，并通知微處理器模塊寄存器中數(shù)值這是磁環(huán)游標F₁當前位置。由通道信號分離模塊通知計時模塊或計時芯片是因為計時模塊或計時芯片中計數(shù)脈沖的頻率太高，如果等CPU接收到通道信號分離模塊的中斷后，再向計時模塊或計時芯片提取讀數(shù)，浪費的CPU時鐘周期會帶來誤差，對傳感器的精度有負面影響。微處理器模塊扣除掉電信號傳輸時間以及器件處理時間等延遲后，計算出脈沖回波延波導絲回傳時間，再將該時間乘以超聲波速，就可以得到游標磁環(huán)F₁所在瞬時位置即絕對位置。隨后到來的是F₂ 激發(fā)的回波，通道信號分離模塊通知計時模塊或計時芯片的讀數(shù)彈出到寄存器暫存，計時模塊或計時芯片繼續(xù)計時，并通知微處理器模塊讀取寄存器中數(shù)值，計算磁環(huán)游標F₂當前位置。一直到磁環(huán)游標F_i激發(fā)的回波，i為大于等于3的自然數(shù)，通道信號分離模塊通知計時模塊或計時芯片的讀數(shù)彈出到寄存器暫存，計時模塊或計時芯片繼續(xù)計時，并通知微處理器模塊讀取寄存器中數(shù)值，計算磁環(huán)游標F_i當前位置。 最后是磁環(huán)游標F_n，激發(fā)的回波，n為大于等于5的自然數(shù)。通道信號分離模塊通知計時模塊或計時芯片的讀數(shù)彈出到寄存器暫存，計時模塊或計時芯片停止計時，并通知微處理器模塊讀取寄存器中數(shù)值，計算磁環(huán)游標F_n當前位置。至此完成一次完整的測量。

計時模塊或計時芯片是一種全數(shù)字式的測時裝置。其有多種結構。

一種結構為有一個精密穩(wěn)定的周期性脈沖源作為參考時鐘，測量時間間隔時讀取此間總共有多少個時鐘脈沖。比較依賴參考時鐘的精度。在精度要求不高的場合，可以采用基于CMOS的晶振。進一步提高頻率后，只能采用基于CML 或 LC的晶振。這種類型的計時模塊或計時芯片精度、耗能都與半導體集成電路工藝密切相關，一般講，更高精度工藝的性能更好，10nm工藝的性能比65納米更好，耗能更低?；A頻率可達5G~20Hz，延時在200ps。

另一種結構是基于延遲線技術的計時模塊或計時芯片。進一步的，還可以將一個時鐘周期以線性插值量化為更小的時隙，提高測量精度。其基本設計為在延遲線中每兩個基本的CMOS反向門組成一個延遲單元，每個門具有固定且相同的延時。起始脈沖信號沿延遲線傳播，當終止脈沖到來時，再通過D觸發(fā)器用低速的時鐘FREF將起始脈沖信號數(shù)據(jù)采出，并記錄進寄存器，計算經(jīng)過了多少個延時單元即可測得時間。

還有一種結構是在延遲線上繼續(xù)改進，將延時單元/延時緩沖用CMOS反相器替換，通過計算在所測的時間間隔中通過了多少個反相器，可將測量精度提高到原來的2倍。

測量時，從微處理器模塊操縱激勵控制模塊，操縱其發(fā)出激勵信號參數(shù)，引發(fā)驅動模塊發(fā)射激勵脈沖。同時微處理器模塊控制計時模塊或計時芯片啟動計時。激勵信號經(jīng)驅動模塊發(fā)出后，產(chǎn)生的回波信號經(jīng)過檢波、放大、整形后，傳遞到通道信號分離模塊。

通道信號分離模塊通知計時模塊或計時芯片彈出計數(shù)到寄存器，通知微處理器模塊從寄存器中讀取讀數(shù)。此時得到的全程時間t_w由數(shù)據(jù)合成單元負責處理_。t_w減去從微處理器模塊發(fā)出信號到電信號傳到游標磁環(huán)位置時間以及耗費在檢波模塊、放大模塊、整形模塊、通道信號分離模塊上的時間，即電信號傳輸及處理的總時間t_e，就得到回波信號行走時間t_s。將t_s乘以超聲波速度，就可以得到本次測量首個磁環(huán)游標的絕對位置或瞬時位移量。該絕對位置經(jīng)過數(shù)據(jù)處理單元編碼或D/A轉換后，傳遞給輸出接口模塊。由于激勵信號以光速運行，速度遠高于回波的機械波速，而傳感器不到百米的量程相對于光速只需微秒級傳輸時間，電信號處理時滯也極其有限，所以通常情況下t_e是個可忽略的微秒級時間，全程時間t_w約等于回波信號行走時間t_s。

繼續(xù)重復這一過程直到距離電子艙最遠的磁環(huán)游標產(chǎn)生的回波信號被捕捉完成。即所有磁環(huán)游標產(chǎn)生的回波信號被捕捉完成。這時將計時模塊或計時芯片重置為初始狀態(tài)，準備下一次測量。

輸出接口模塊是專用協(xié)議驅動芯片或者是一組D/A轉換電路，將位置信息專為485、SSI、Profibus、CAN等數(shù)字輸出，或轉為二線制或三線制電流/電壓模擬輸出。

測量過程中，信號的傳遞路徑為微處理器模塊→計時模塊或計時芯片和激勵控制模塊→驅動模塊→波導絲→檢波模塊→放大模塊→整形模塊→通道信號分離模塊→計時模塊或計時芯片→微處理器模塊→輸出接口模塊。

使用單個計時模塊或計時芯片對應多個磁環(huán)游標的方法，包括如下步驟：

步驟一：測量時，微處理器模塊控制操縱激勵控制模塊發(fā)出的激勵脈沖信號，同時啟動計時模塊或計時芯片計時；

步驟二：信號分離模塊接收到的第一個回波信號為距離電子艙最近的磁環(huán)游標F₁發(fā)出，信號分離模塊通知微處理器模塊后，微處理器模塊讀取當前計時模塊或計時芯片讀數(shù)，記錄后計算出磁環(huán)游標F₁當前位置；

步驟三：信號分離模塊接收到的第二個回波信號為磁環(huán)游標F₁后緊鄰的磁環(huán)游標F₂發(fā)出，信號分離模塊通知微處理器模塊后，微處理器模塊讀取當前計時模塊或計時芯片讀數(shù)，記錄后計算出磁環(huán)游標F₂當前位置；

步驟四：信號分離模塊接收到的第i個回波信號為磁環(huán)游標F_i發(fā)出，信號分離模塊通知微處理器模塊后，微處理器模塊讀取當前計時模塊或計時芯片讀數(shù)，記錄后計算出磁環(huán)游標F_i當前位置，i為大于等于3小于n的自然數(shù)；

步驟五：信號分離模塊接收到的第n個回波信號為磁環(huán)游標F_n發(fā)出，信號分離模塊通知微處理器模塊后，微處理器模塊讀取當前計時模塊或計時芯片讀數(shù)，記錄后計算出磁環(huán)游標F_n當前位置，n為大于等于5的自然數(shù)；

步驟六：微處理器模塊操縱計時模塊或計時芯片停止讀數(shù)，計時模塊或計時芯片回歸初始讀數(shù)歸零狀態(tài)，結束本次測量。

使用所述結構的磁致伸縮傳感器和測量方法，特別是使用了單通道計時模塊或計時芯片，通過構建虛擬通道，用單個單通道計時模塊或計時芯片模擬出了多個計時模塊或計時芯片和單個多通道計時模塊或計時芯片的效果，在保證精度的前提下將該部件的成本降至最低?？朔嗽疽虼胖律炜s傳感器價格過于昂貴造成無法應用的場景。

附圖說明

圖1為本發(fā)明模塊圖；

具體實施方式

為詳細說明本發(fā)明的技術內容、結構特征、實現(xiàn)的技術目的和技術效果，以下結合附圖和實施方式進行詳細說明。

實施例1：一種單計時芯片多游標型磁致伸縮傳感器，包括電子艙、測桿和磁環(huán)游標，測桿內有波導絲；電子艙包括微處理器模塊、激勵控制模塊、驅動模塊、檢波模塊、放大模塊、整形模塊、通道信號分離模塊和輸出接口模塊；電子艙內還包括一個計時模塊或計時芯片，計時模塊或計時芯片只有一個硬件計時通道；

微處理器模塊分別與通道信號分離模塊、激勵控制模塊、輸出接口模塊連接；

激勵控制模塊分別與微處理器模塊、驅動模塊連接；

驅動模塊分別與激勵控制模塊、波導絲連接；

波導絲分別與驅動模塊、檢波模塊連接；

檢波模塊分別與波導絲、放大模塊連接；

放大模塊分別與檢波模塊、整形模塊連接；

整形模塊分別與放大模塊、通道信號分離模塊連接；

通道信號分離模塊分別與整形模塊、微處理器模塊連接；

輸出接口模塊與微處理器模塊連接；

計時模塊或計時芯片與微處理器模塊、通道信號分離模塊連接；

磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅，共5個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、F₆，共6個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、F₆、F₇，共7個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、F₆、F₇、F₈，共8個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、……、F₈、F₉，共9個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、……、F₉、F₁₀，共10個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、……、F₁₀、F₁₁，共11個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、……、F₁₁、F₁₂，共12個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、……、F₁₂、F₁₃，共13個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、……、F₁₃、F₁₄，共14個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

可以進一步增加磁環(huán)游標數(shù)量，磁環(huán)游標依距離電子艙距離次序為F₁、F₂、、F₃、F₄、F₅、……、F₁₄、F₁₅，共15個磁環(huán)游標。磁環(huán)游標依次排列，相互之間先后位置不得交換逾越；

本實施例中的微處理器模塊采用16位PIC24 MCU，該單片機是Microchip公司生產(chǎn)的性能強勁的16位單片機。擁有16位數(shù)據(jù)位寬和24位指令位寬。單片機擁有16-bit DAC支持高達100 Ksps的采樣率，可以將游標磁環(huán)絕對位置數(shù)字信號精確轉為電壓信號或電流信號。單片機與變換電路配合即可實現(xiàn)0-5V, 0-10V, ±5V, ±10V電壓輸出和0-20mA, 4-20mA, 0-24mA電流輸出。

本實施例中用Maxim MAX487芯片為RS-485通信芯片。PIC單片機中的串行通信口USART與MAX487連接，可以工作于全雙工工作模式或半雙工異步工作模式，在通信上可根據(jù)需要進行選擇。多組IO口都可以作為一般的數(shù)據(jù)輸入與數(shù)據(jù)輸出使用，并且都具有特殊功能寄存器，可供用戶在編程上使用，也很好的方便了以后的擴展系統(tǒng)功能，這樣就實現(xiàn)了RS-485信號輸出。本單片機還有一個CAN總線接口，配合Microchip MCP2551收發(fā)器，支持高達1M波特率的CAN總線。

計時模塊或計時芯片符合高精度(<50ps)、低成本要求，使用Wave Union A方法在CycloneII系列FPGA器件EP2C35F484C6上實現(xiàn)了單通道、25ps時間精度的計時模塊?；跁r間內插的時間數(shù)字轉換器由粗時間和細時間測量組成。粗時間測量一般由系統(tǒng)時鐘驅動的累加器完成，細時間測量的方法有很多種，基于延遲鏈的細時間測量方法是將被測信號通過一條由多個延遲單元(bin)構成的延遲鏈，當系統(tǒng)時鐘上升沿鎖存延遲鏈時，信號在延遲鏈的傳播時間就是該信號前沿和系統(tǒng)時鐘上升沿的時間差，即細時間測量結果。

計時模塊或計時芯片基于FPGA進位鏈，其結構由N位加法器組成的進位鏈可以被看作一條由N個延遲單元組成的延遲鏈，每個延遲單元的延遲時間(bin寬)取決于每一位加法器的進位時間。由于實際得到的延遲鏈抽頭(tap)是D觸發(fā)器鎖存的結果，因此延遲時間還受到時鐘偏斜和加法器輸出端到寄存器輸入端走線延時的影響。令N位加法器的其中一個加數(shù)全為邏輯1，另一個加數(shù)的高N-1位為邏輯0，最低位連接被測信號?？臻e狀態(tài)下加法器的結果為N位邏輯1，當信號上升沿到達后，加法器開始由低位向高位依次進位，已進位的加法器輸出結果為邏輯0，其余加法器輸出結果仍為邏輯1，因此得到的延遲鏈抽頭是一個由邏輯O到邏輯1 跳變的N位序列。譯碼器將該N位序列(溫度計碼)轉換為01 跳變位置信息(二進制碼), 然后在查找表中獲取跳變位置對應的延遲時間。由于延遲單元的非一致性，每個延遲單元對應的延遲時間需要提前標定并保存在查找表中。粗時間與細時間測量結果經(jīng)過時間單位換算后即為單通道的時間測量結果。

Wave Union A方法的基本思想是使輸入信號的跳變沿可以激發(fā)出若干個01 或者10跳變沿(Wave Union).并將其注入延遲鏈，達到對輸入信號多次測量的效果。采用了雙沿WaveUnion A方法，該方法結構更簡單，且死時間小。首先對使用Wave Union A的延遲鏈進行標定，將兩個跳變沿所在bin的和看作一個虛擬的延遲單元。對比兩個標定結果可以發(fā)現(xiàn).Wave Union方法不僅顯著減弱了特大bin的影響，并且降低了平均bin寬，這兩點都將顯著提高了計時模塊或計時芯片精度。

計時模塊使用開關電源產(chǎn)生1.4V的電源，再將該電源通過一個低噪聲低壓差線性穩(wěn)壓器(low dropout regulator, LDO)為FPGA內核提供1. 2V的穩(wěn)定電壓。該芯片標稱輸出電壓噪聲低于25μV(均方根)，進位鏈由此受到的影響基本可以忽略。

進位鏈的延遲時間還受到FPGA溫度變化的影響。平均bin寬隨溫度的變化率為0.047 ps/CC)，在未作溫度補償?shù)那闆r下，測量精度會發(fā)生很大程度的惡化，F(xiàn)PGA溫度從30℃升高到80℃，測量精度從10 ps 降低到70ps。在磁致伸縮傳感器應用場合下，周圍環(huán)境溫度無法控制，因此需要采取一些措施補償溫度對延遲鏈的影響。本實施例采用更新查找表法。磁環(huán)游標位置轉換而來的測量信號本身是隨機的，且事例率足夠高，那么可以用測量信號不斷地標定延遲鏈，利用乒乓切換更新查找表。

以上所述，僅是本發(fā)明的較佳實施例而已，并非是對本發(fā)明保護范圍的限定，只要是采用本發(fā)明的技術方案，或者僅僅是通過本領域的普通技術人員都能作出的任何常規(guī)修改或等同變化，都落入本發(fā)明所要求保護的范圍之中。