本發(fā)明涉及信號(hào)處理領(lǐng)域的模擬源，尤其是數(shù)字相控陣天線系統(tǒng)中頻變頻和基帶處理部分的模擬源。技術(shù)背景現(xiàn)代雷達(dá)系統(tǒng)的日益復(fù)雜,使得在設(shè)計(jì)和調(diào)試?yán)走_(dá)系統(tǒng)的過(guò)程中,不可避免地需要雷達(dá)的回波信號(hào)。當(dāng)前雷達(dá)信號(hào)模擬技術(shù)逐步發(fā)展成熟,成為雷達(dá)技術(shù)的一個(gè)重要分支,雷達(dá)信號(hào)模擬器的研制更成為國(guó)內(nèi)外研究領(lǐng)域的熱門(mén)方向。數(shù)字相控陣天線系統(tǒng)在通信、雷達(dá)中廣泛應(yīng)用。雷達(dá)信號(hào)模擬器是模擬技術(shù)與雷達(dá)技術(shù)相結(jié)合的產(chǎn)物。它通過(guò)模擬的方法產(chǎn)生雷達(dá)回波信號(hào)，以便在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對(duì)雷達(dá)系統(tǒng)后級(jí)進(jìn)行調(diào)試。隨著現(xiàn)代雷達(dá)技術(shù)的日益發(fā)展，對(duì)模擬器(信號(hào)源的要求也越來(lái)越高，要求信號(hào)源的頻率應(yīng)越來(lái)越準(zhǔn)確與穩(wěn)定，整個(gè)系統(tǒng)性能的優(yōu)劣在很大程度上取決于信號(hào)源的性能。因此，對(duì)提高信號(hào)源性能的頻率合成器的研究也越來(lái)越受到關(guān)注，使其在短短的幾十年發(fā)生了兩次技術(shù)上的巨大飛躍?，F(xiàn)有技術(shù)雷達(dá)中頻模擬器可通常采用，1、直接頻率合成。直接頻率合成(DS是最早的頻率合成方法。它是諧波發(fā)生器、濾波器、倍頻器、分頻器和混頻器的組合，由一個(gè)或多個(gè)參考頻率來(lái)合成某個(gè)特定的頻率。直接頻率合成具有頻率變換快，頻率分辨率高，低相位噪聲和工作頻率高等優(yōu)點(diǎn)。但是它所采用的硬件設(shè)備要比其它方法多得多，結(jié)構(gòu)復(fù)雜，體積龐大。而且它的輸出端會(huì)出現(xiàn)無(wú)用寄生頻率，這就要求用高性能的濾波器，使得成本昂貴，這種缺點(diǎn)大大抵消了其在多功能、速度以及靈活性等方面的優(yōu)點(diǎn)。2、鎖相頻率合成。鎖相頻率合成(PLL或者稱之為間接頻率合成(IS完成了頻率合成技術(shù)的第一次飛躍。IS是建立在相位負(fù)反饋的理論基礎(chǔ)之上，主要利用鎖相環(huán)路的同步保持特性，近年來(lái)又引入變模分頻(也稱吞脈沖技術(shù)、小數(shù)分頻以及多環(huán)鎖相等新技術(shù)，性能已相當(dāng)完善，是目前應(yīng)用最廣泛的一種頻率合成技術(shù)。但其頻率分辨率與頻率轉(zhuǎn)換時(shí)間二者之間相互矛盾，難以兼顧，雖然采用上述新技術(shù)，但并未從根本上解決這一問(wèn)題，所以有些場(chǎng)合下必須輔以其它頻率合成技術(shù)方能滿足要求。3、DDS技術(shù)。隨著技術(shù)和器件水平的提高，使這種稱之為直接數(shù)字頻率合成的新的頻率合成技術(shù)得到了飛速的發(fā)展，它在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、高分辨率以及集成化等一系列性能指標(biāo)方面，已遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，完成了頻率合成技術(shù)的第二次飛躍。它具有許多傳統(tǒng)頻率合成方法所難以或根本無(wú)法獲得的優(yōu)點(diǎn)，但在DDS發(fā)展初期，由于受工作頻率低和不可避免的量化噪聲的影響，DDS技術(shù)未能受到重視。20世紀(jì)90年代至今，由于理論上的完善、工藝的提高、以及實(shí)現(xiàn)方式的簡(jiǎn)便化，促成了AD、Qualcomm和Stanford等公司一系列性能優(yōu)良的DDS器件不斷出現(xiàn)，一些芯片的工作頻率可達(dá)1GHz,頻率分辨率可達(dá)MHz,排除數(shù)字模擬轉(zhuǎn)換器DAC限制，雜散指標(biāo)可達(dá)-70db以下。利用這些專(zhuān)用芯片，惠普、泰克等公司開(kāi)始研制基于DDS的各種信號(hào)源。同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有頻率切換時(shí)間短、頻率分辨率高、相位變化連續(xù)、容易實(shí)現(xiàn)對(duì)輸出信號(hào)的多種調(diào)制等諸多優(yōu)點(diǎn)。正是由于DDS具有上述的諸多優(yōu)點(diǎn)，受到人們廣泛重視，成為頻率合成技術(shù)的發(fā)展方向。雷達(dá)中頻信號(hào)模擬器是一套結(jié)合數(shù)字模擬技術(shù)和現(xiàn)代雷達(dá)技術(shù)的高性能雷達(dá)信號(hào)模擬系統(tǒng)。該系統(tǒng)可用來(lái)實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波信號(hào)的模擬，可以模擬一個(gè)或多個(gè)靜止或運(yùn)動(dòng)目標(biāo)的回波，可以為雷達(dá)信號(hào)處理系統(tǒng)提供一套強(qiáng)有力的測(cè)試、調(diào)試工具。由于該模擬器工作性能的靈活性和穩(wěn)定性，其中心頻率、帶寬、時(shí)寬、時(shí)延、重頻等均可調(diào)，因此可以全方位多指標(biāo)地對(duì)雷達(dá)信號(hào)處理機(jī)進(jìn)行測(cè)試和調(diào)整，成為檢驗(yàn)雷達(dá)信號(hào)處理機(jī)穩(wěn)定正常工作的基本工具。各種體制的雷達(dá)信號(hào)，其調(diào)制方式和參數(shù)取值不同，產(chǎn)生的信號(hào)形式眾多。實(shí)時(shí)雷達(dá)中頻回波模擬器處理對(duì)象是通過(guò)陣列天線接收的信號(hào)。數(shù)字相控陣天線系統(tǒng)按照信號(hào)流程，首先由陣列天線接收信號(hào)，通過(guò)陣列天線、經(jīng)過(guò)射頻信道一次變頻，然后通過(guò)中頻變頻二次變頻、最后通過(guò)基帶處理生成的數(shù)字中頻信號(hào)作正交上變頻調(diào)制,輸出單邊帶的調(diào)制信號(hào)，已調(diào)數(shù)字信號(hào)經(jīng)高速D/A和模擬帶通濾波器轉(zhuǎn)換成高質(zhì)量的中頻模擬信號(hào)輸出。在進(jìn)行信號(hào)模擬時(shí),中頻變頻和基帶處理往往是在一起的，在開(kāi)發(fā)和調(diào)試這個(gè)部分的時(shí)候，需要為數(shù)字相控陣天線系統(tǒng)提供一個(gè)模擬源。所謂模擬源就是一個(gè)能夠提供M路輸出信號(hào)的裝置，各路信號(hào)分別對(duì)應(yīng)一個(gè)陣元接收的陣元信號(hào)，這M路信號(hào)即為輸出陣元信號(hào)y0(t)、y1(t)、…、yM-1(t)。根據(jù)陣列信號(hào)處理理論，假設(shè)空間存在來(lái)自不同方向但調(diào)制方式相同的J個(gè)中頻信號(hào)s0(t)、s1(t)、…、sJ-1(t)，對(duì)于M個(gè)陣元的均勻線陣陣列天線，其每個(gè)陣元接收信號(hào)經(jīng)過(guò)陣列天線和射頻信道后，輸出陣元信號(hào)可以表示為y0(t)=s0(t)+s1(t)+...+sJ-1(t)y1(t)=s0(t-τ0)+s1(t-τ1)+...+sJ-1(t-τJ-1)......yM-1(t)=s0(t-Mτ0+τ0)+s1(t-Mτ1+τ1)+...+sJ-1(t-MτJ-1+τJ-1)]]>其中，τ0、τ1、…、τJ-1分別是中頻信號(hào)s0(t)、s1(t)、…、sJ-1(t)在相鄰陣元間的相對(duì)延時(shí)，決定于陣列結(jié)構(gòu)和信號(hào)波達(dá)方向DOA信源(波達(dá)方向。由于陣列結(jié)構(gòu)是已知的，所以，延時(shí)τ和信號(hào)s(t)的波達(dá)方向DOA信源之間就具有一一對(duì)應(yīng)關(guān)系。現(xiàn)有技術(shù)以往的方法是利用已有的陣列天線和射頻信道設(shè)備，從無(wú)線信道中接收信標(biāo)發(fā)射的信號(hào)，從而作為信號(hào)源傳輸給中頻變頻和基帶處理系統(tǒng)。這樣的方法，一方面需要首先完成陣列天線和射頻信道部分，無(wú)法同步進(jìn)行系統(tǒng)設(shè)計(jì)；另一方面，由于需要設(shè)計(jì)多個(gè)成本較高的信標(biāo)機(jī)；此外，即使有了陣列天線、射頻信道和信標(biāo)機(jī)，調(diào)試也必須在室外或者微波暗室進(jìn)行，很不方便。技術(shù)實(shí)現(xiàn)要素：本發(fā)明目的是針對(duì)現(xiàn)有技術(shù)存在的不足之處，提供一種使用靈活簡(jiǎn)單的模擬源產(chǎn)生裝置。該裝置可以模擬數(shù)字相控陣天線前端經(jīng)信道變頻后輸出的中頻信號(hào)，使中頻變頻和基帶處理系統(tǒng)開(kāi)發(fā)調(diào)試脫離天線陣列和信道，提高整個(gè)數(shù)字相控陣天線系統(tǒng)開(kāi)發(fā)效率。本發(fā)明的上述目的可以通過(guò)以下措施來(lái)達(dá)到，一種數(shù)字相控陣天線中頻信號(hào)模擬源產(chǎn)生裝置，包括：以邏輯控制單元2為核心相連的數(shù)據(jù)表1、多路DAC輸出單元3、參數(shù)顯示單元4和參數(shù)設(shè)置單元5，其特征在于，邏輯控制單元2從數(shù)據(jù)表1中，讀取M個(gè)可以同時(shí)被訪問(wèn)的同一個(gè)數(shù)據(jù)段的數(shù)據(jù)；參數(shù)設(shè)置單元5根據(jù)人工設(shè)置的參數(shù)和數(shù)字相控陣天線陣列接收的每個(gè)信號(hào),根據(jù)信源的波達(dá)方向DOA，產(chǎn)生一個(gè)二進(jìn)制編碼，并以二進(jìn)制編碼方式傳遞給邏輯控制單元2，邏輯控制單元2根據(jù)包含信號(hào)參數(shù)的二進(jìn)制編碼，計(jì)算來(lái)自空間不同方向的模擬信號(hào)與相鄰陣元的相對(duì)延時(shí)和起始地址差，根據(jù)相對(duì)延時(shí)計(jì)算的地址差從數(shù)據(jù)表中取數(shù)，再把從數(shù)據(jù)表1中不同存儲(chǔ)單元取的數(shù)據(jù)相加，把數(shù)據(jù)表1相同行數(shù)據(jù)相加求和后數(shù)據(jù)和M路中頻采樣序列輸出給多路DAC輸出單元3，得到數(shù)字相控陣天線每個(gè)陣元的中頻信號(hào)的離散采樣值，這些離散采樣值通過(guò)數(shù)字模擬轉(zhuǎn)換器DAC得到連續(xù)的時(shí)域連續(xù)波形信號(hào)，并作為模擬源的最終輸出，輸出到中頻變頻和基帶處理的陣列信號(hào)處理系統(tǒng)。本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果。使用靈活簡(jiǎn)單。本發(fā)明以邏輯控制單元2為核心相連數(shù)據(jù)表1、多路DAC輸出單元3、參數(shù)顯示單元4和參數(shù)設(shè)置單元5組成數(shù)字相控陣天線中頻信號(hào)模擬源產(chǎn)生裝置，結(jié)構(gòu)簡(jiǎn)單，使用靈活?？朔爽F(xiàn)有技術(shù)需要設(shè)計(jì)多個(gè)成本較高的信標(biāo)機(jī)的缺陷。避免了陣列天線、射頻信道和信標(biāo)機(jī)，調(diào)試必須在室外或微波暗室進(jìn)行不方便的問(wèn)題。可以模擬數(shù)字相控陣天線系統(tǒng)接收中頻信號(hào)和射頻信道的輸出中頻信號(hào)。本發(fā)明邏輯控制單元根據(jù)參數(shù)設(shè)置，從數(shù)據(jù)表中讀取數(shù)據(jù)，經(jīng)過(guò)多路DAC輸出單元，輸出可以模擬具有設(shè)置參數(shù)特性的陣列接收中頻信號(hào)，提供給數(shù)字相控陣天線系統(tǒng)后端信號(hào)處理作為信號(hào)源。不需要利用已有的陣列天線和射頻信道設(shè)備，從無(wú)線信道中接收信標(biāo)發(fā)射的信號(hào)。解決了現(xiàn)有技術(shù)需要首先完成陣列天線和射頻信道部分，無(wú)法同步進(jìn)行系統(tǒng)設(shè)計(jì)的問(wèn)題。能夠使中頻變頻和基帶處理系統(tǒng)開(kāi)發(fā)和調(diào)試脫離陣列天線和射頻信道，提高整個(gè)數(shù)字相控陣天線信號(hào)處理開(kāi)發(fā)效率。本發(fā)明邏輯控制單元2從數(shù)據(jù)表1中，讀取存在M個(gè)可以同時(shí)被訪問(wèn)的同一個(gè)數(shù)據(jù)段的數(shù)據(jù)；參數(shù)設(shè)置單元5根據(jù)人工設(shè)置的參數(shù)和數(shù)字相控陣天線陣列接收的每個(gè)信號(hào)波達(dá)方向DOA信源波達(dá)方向，產(chǎn)生一個(gè)二進(jìn)制編碼，并以二進(jìn)制編碼方式傳遞給邏輯控制單元2，邏輯控制單元2軟件根據(jù)該包含信號(hào)參數(shù)的二進(jìn)制編碼，計(jì)算需要模擬來(lái)自空間不同方向的信號(hào)在相鄰陣元的相對(duì)延時(shí)和起始地址差，根據(jù)相對(duì)延時(shí)計(jì)算的地址差從數(shù)據(jù)表中取數(shù)，再把從數(shù)據(jù)表1中不同存儲(chǔ)單元取的數(shù)據(jù)相加，把對(duì)數(shù)據(jù)表1相同行數(shù)據(jù)相加求和后數(shù)據(jù)和M路中頻采樣序列輸出給多路DAC輸出單元3，得到數(shù)字相控陣天線每個(gè)陣元的中頻信號(hào)的離散采樣值，把這些離散采樣值通過(guò)數(shù)字模擬轉(zhuǎn)換器DAC得到連續(xù)的時(shí)域連續(xù)波形信號(hào)，并作為模擬源的最終輸出，同時(shí)這些參數(shù)在參數(shù)顯示單元顯示。能夠使中頻變頻和基帶處理系統(tǒng)開(kāi)發(fā)和調(diào)試脫離陣列天線和射頻信道，提高數(shù)字相控陣天線系統(tǒng)信號(hào)處理開(kāi)發(fā)效率。附圖說(shuō)明圖1是本發(fā)明數(shù)字相控陣天線中頻信號(hào)模擬源產(chǎn)生裝置電路原理框圖。圖2是圖1參數(shù)設(shè)置單元產(chǎn)生的二進(jìn)制碼結(jié)構(gòu)圖。圖3是圖1數(shù)據(jù)表存儲(chǔ)空間的存儲(chǔ)格式圖表示意圖。圖4是圖1邏輯控制單元與顯示單元4的結(jié)構(gòu)原理框圖。圖5是圖1多路DAC輸出單元3結(jié)構(gòu)原理框圖。圖6是邏輯控制單元2參數(shù)設(shè)置工作流程圖。圖7是邏輯控制單元2中模擬源信號(hào)輸出工作流程圖。具體實(shí)施方式參閱圖1-圖3。在以下描述的實(shí)施例中，一種數(shù)字相控陣天線中頻信號(hào)模擬源產(chǎn)生裝置，包括：以邏輯控制單元2為核心相連的數(shù)據(jù)表1、多路DAC輸出單元3、參數(shù)顯示單元4和參數(shù)設(shè)置單元5，其中，邏輯控制單元2傳輸控制數(shù)據(jù)表1、多路DAC輸出單元3、參數(shù)顯示單元4和參數(shù)設(shè)置單元5的各個(gè)部分信息。多路DAC輸出單元3由多個(gè)獨(dú)立數(shù)字模擬轉(zhuǎn)換器DAC構(gòu)成，每路輸出信號(hào)模擬一個(gè)陣元接收中頻信號(hào)；參數(shù)顯示單元4由多個(gè)獨(dú)立顯示模塊構(gòu)成，每個(gè)顯示模塊顯示一個(gè)信號(hào)的波達(dá)方向DOA信源值；數(shù)據(jù)表1由多個(gè)獨(dú)立數(shù)據(jù)存儲(chǔ)空間組成，每個(gè)存儲(chǔ)空間的數(shù)據(jù)代表一個(gè)信號(hào)的一段中頻信號(hào)采樣?；鶐?shù)據(jù)則為短周期偽隨機(jī)碼PN碼，不同信號(hào)采用不同PN碼，但這些PN碼周期相同，這段中頻信號(hào)數(shù)據(jù)長(zhǎng)度等于基帶PN碼的一個(gè)周期，通過(guò)PN碼的不相關(guān)特性可以模擬多個(gè)獨(dú)立不相干信源。參數(shù)設(shè)置單元5通過(guò)人工參數(shù)設(shè)置，設(shè)置各個(gè)信號(hào)波達(dá)方向DOA信源參數(shù)，產(chǎn)生一個(gè)二進(jìn)制編碼；邏輯控制單元2從參數(shù)設(shè)置單元5獲取包含信號(hào)參數(shù)的二進(jìn)制編碼；邏輯控制單元2從參數(shù)設(shè)置單元5獲取的二進(jìn)制編碼信息，譯碼得到各個(gè)信號(hào)波達(dá)方向DOA信源的值，并輸出給顯示模塊顯示，顯示模塊顯示信號(hào)波達(dá)方向DOA信源值。邏輯控制單元2從參數(shù)設(shè)置單元5獲取的二進(jìn)制編碼信息，計(jì)算各個(gè)信號(hào)在相鄰陣元的相對(duì)延時(shí)和起始地址差，并根據(jù)起始地址差從數(shù)據(jù)表中取數(shù)據(jù)，再把從數(shù)據(jù)表中不同存儲(chǔ)單元取的數(shù)據(jù)相加；邏輯控制單元2把相加后的數(shù)據(jù)輸出給數(shù)字模擬轉(zhuǎn)換器DAC，數(shù)字模擬轉(zhuǎn)換器DAC則輸出時(shí)域連續(xù)信號(hào)。邏輯控制單元2從數(shù)據(jù)表1中，讀取存在M個(gè)可以同時(shí)被訪問(wèn)的同一個(gè)數(shù)據(jù)段的數(shù)據(jù)；參數(shù)設(shè)置單元5根據(jù)人工設(shè)置的參數(shù)和數(shù)字相控陣天線陣列接收的每個(gè)波達(dá)方向DOA(directionofarrival,DOA)，產(chǎn)生一個(gè)二進(jìn)制編碼，并以二進(jìn)制編碼方式傳遞給邏輯控制單元2，邏輯控制單元2根據(jù)包含信號(hào)參數(shù)的二進(jìn)制編碼，計(jì)算需要模擬來(lái)自空間不同方向的信號(hào)在相鄰陣元的相對(duì)延時(shí)和起始地址差，根據(jù)相對(duì)延時(shí)計(jì)算的地址差從數(shù)據(jù)表中取數(shù)，再把從數(shù)據(jù)表1中不同存儲(chǔ)單元取的數(shù)據(jù)相加，把對(duì)數(shù)據(jù)表1相同行數(shù)據(jù)相加求和后數(shù)據(jù)和M路中頻采樣序列輸出給多路DAC輸出單元3，得到數(shù)字相控陣天線每個(gè)陣元的中頻信號(hào)的離散采樣值，把這些離散采樣值通過(guò)數(shù)字模擬轉(zhuǎn)換器DAC得到連續(xù)的時(shí)域連續(xù)波形信號(hào)，并作為模擬源的最終輸出，輸出到中頻變頻和基帶處理的陣列信號(hào)處理系統(tǒng)。參閱圖4。邏輯控制單元獲取參數(shù)設(shè)置單元的二進(jìn)制編碼后，根據(jù)該二進(jìn)制編碼確定各個(gè)信號(hào)是否存，只有存在的信號(hào)，才進(jìn)行波達(dá)方向DOA信源參數(shù)譯碼，并通過(guò)對(duì)應(yīng)顯示模塊顯示波達(dá)方向DOA信源參數(shù)，而不存在的信號(hào)，對(duì)應(yīng)顯示模塊不顯示任何信息。(a邏輯控制單元2從參數(shù)設(shè)置單元5獲取二進(jìn)制編碼后，分析該二進(jìn)制編碼，判斷是否信號(hào)存在，如果存在，計(jì)算其相鄰陣元間的相對(duì)延時(shí)，不存在則不作處理；b邏輯控制單元2根據(jù)各個(gè)存在的信號(hào)相對(duì)延時(shí)，計(jì)算各個(gè)信號(hào)在存儲(chǔ)空間相鄰行取數(shù)的初始地址差；c邏輯控制單元2根據(jù)信號(hào)初始地址差，同時(shí)從存儲(chǔ)空間每行取一個(gè)數(shù)，并把每個(gè)存儲(chǔ)空間相同行所取的數(shù)相加。具體實(shí)施時(shí)，考慮陣列系統(tǒng)有M個(gè)陣元，是均勻線陣，由于是線陣，信號(hào)波達(dá)方向DOA信源只需要考慮0°～180°。陣元間距等于半個(gè)波長(zhǎng)，同時(shí)，來(lái)自不同方向的信號(hào)個(gè)數(shù)為J，分別為中頻信號(hào)s0(t)，s1(t)，…，sJ-1(t)。模擬源輸出的陣元信號(hào)y0(t)、y1(t)、…、yM-1(t)是所有這J個(gè)信號(hào)的疊加。對(duì)于如圖2所示的參數(shù)設(shè)置單元5，它的功能是定義空間J個(gè)信號(hào)的波達(dá)方向DOA信源。信源相位參數(shù)可以通過(guò)一個(gè)長(zhǎng)度為P×J的二進(jìn)制碼進(jìn)行描述，該碼包括J個(gè)部分，每個(gè)部分長(zhǎng)度都是P，而且，每個(gè)部分就對(duì)應(yīng)一個(gè)中頻信號(hào)s(t)的參數(shù)。以第1段數(shù)據(jù)為例，比特代表了對(duì)中頻信號(hào)s1(t)參數(shù)定義。比特為0，表明已調(diào)中頻信號(hào)s1(t)不存在，其后的各個(gè)比特沒(méi)有意義，比特為1，表明已調(diào)中頻信號(hào)s1(t)存在，其后各個(gè)比特定義中頻s1(t)的波達(dá)方向DOA信源值。比特共P-1個(gè)比特代表信號(hào)波達(dá)方向DOA信源值，一種簡(jiǎn)單的具體編碼方式就是線性編碼，即所有P-1個(gè)比特組成的二進(jìn)制數(shù)大小與角度大小成正比，比如比特全為0對(duì)應(yīng)信號(hào)波達(dá)方向DOA信源為0°，全為1對(duì)應(yīng)180°。由此，參數(shù)設(shè)置單元5通過(guò)P×J個(gè)比特的編碼完成J個(gè)信號(hào)的參數(shù)定義。從物理實(shí)現(xiàn)上，可以采樣簡(jiǎn)單的撥鍵開(kāi)關(guān)，或者鍵盤(pán)。工作時(shí)，由人工通過(guò)物理硬件輸入產(chǎn)生這個(gè)編碼。如圖3所示數(shù)據(jù)表1物理實(shí)現(xiàn)可以由只讀存儲(chǔ)器ROM構(gòu)成。數(shù)據(jù)表1圖中首行和首列為序號(hào)，其它是數(shù)據(jù)表1中的數(shù)據(jù)。數(shù)據(jù)表1是由J個(gè)存儲(chǔ)空間構(gòu)成的，每個(gè)存儲(chǔ)空間由M行相同數(shù)據(jù)段構(gòu)成，即存在M個(gè)可以同時(shí)被訪問(wèn)的相同數(shù)據(jù)段。每個(gè)存儲(chǔ)空間里面存放著一個(gè)信號(hào)的一段數(shù)據(jù)，即第0個(gè)存儲(chǔ)空間對(duì)應(yīng)已調(diào)中頻信號(hào)s0(t)，第1個(gè)存儲(chǔ)空間對(duì)應(yīng)已調(diào)中頻信號(hào)s1(t)，…，。對(duì)于每個(gè)存儲(chǔ)空間，又是由相同的M個(gè)數(shù)據(jù)段構(gòu)成，每個(gè)數(shù)據(jù)段有N個(gè)數(shù)據(jù)。數(shù)據(jù)段的產(chǎn)生方法，以信號(hào)s1(t)對(duì)應(yīng)數(shù)據(jù)為例進(jìn)行說(shuō)明，并假設(shè)已調(diào)中頻信號(hào)s1(t)是二進(jìn)制相移鍵控BPSK調(diào)制。首先，以周期長(zhǎng)度為T(mén)的PN碼作為基帶信號(hào)c1(t)，并對(duì)這一長(zhǎng)度為T(mén)的PN碼進(jìn)行二進(jìn)制相移鍵控BPSK調(diào)制，得到長(zhǎng)度為T(mén)的已調(diào)中頻信號(hào)s1(t)＝c1(t)cosωt，其中ω是載波角頻率；接著，對(duì)已調(diào)中頻信號(hào)s1(t)按照等間隔采樣N個(gè)點(diǎn)，這些采樣點(diǎn)的值就是不同的已調(diào)中頻信號(hào)信號(hào)，基帶PN碼周期相同但數(shù)據(jù)不同，從而可以保證中頻信號(hào)s0(t)，s1(t)，…，sJ-1(t)間是不相干的。由于模擬源的輸出是M路輸出，而且每一路都包含相同的信號(hào)，只是信號(hào)間有延時(shí)，這就要求在邏輯控制單元2從數(shù)據(jù)表1中讀數(shù)時(shí)，要同時(shí)讀取M個(gè)同一個(gè)數(shù)據(jù)段的數(shù)據(jù)。圖4所示參數(shù)顯示模塊可以用數(shù)碼管或者液晶實(shí)現(xiàn)。參數(shù)顯示單元4可以由J個(gè)獨(dú)立顯示模塊構(gòu)成，每個(gè)顯示模塊顯示一個(gè)信號(hào)的波達(dá)方向DOA信源值，果該信號(hào)不存在，則對(duì)應(yīng)顯示模塊不顯示任何信息。如圖5所示多路DAC輸出單元3由M路獨(dú)立的數(shù)字模擬轉(zhuǎn)換器DAC組成。每路數(shù)字模擬轉(zhuǎn)換器DAC的輸入是一個(gè)陣元接收中頻信號(hào)的采樣，而輸出則是該中頻信號(hào)的時(shí)域連續(xù)信號(hào)。參閱圖6。模擬源的產(chǎn)生在上述模擬源產(chǎn)生裝置這個(gè)平臺(tái)上完成的。在所有步驟中，都是由邏輯控制單元2軟件完成。邏輯控制單元2連接著其它各個(gè)單元，完成了這些單元間的數(shù)據(jù)傳遞。物理實(shí)現(xiàn)上，邏輯控制單元2可以采用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA實(shí)現(xiàn)，也可以采用數(shù)字信號(hào)處理器DSP實(shí)現(xiàn)。裝置開(kāi)始工作，由人工在參數(shù)設(shè)置單元5上設(shè)置信號(hào)存在狀態(tài)，信號(hào)其波達(dá)方向DOA信源，而這些設(shè)置由參數(shù)設(shè)置單元5產(chǎn)生一個(gè)二進(jìn)制編碼實(shí)現(xiàn)。邏輯控制單元2從參數(shù)設(shè)置單元5讀取二進(jìn)制編碼邏輯控制單元2根據(jù)所述的編碼方式，由得到每個(gè)信號(hào)波達(dá)方向DOA信源參數(shù)并輸出。參閱圖7。參閱圖7。邏輯控制單元2需要產(chǎn)生M路數(shù)據(jù)，每路數(shù)據(jù)代表一個(gè)陣元接收的中頻信號(hào)的采樣數(shù)據(jù)，即陣元信號(hào)y0(t)、y1(t)、…、yM-1(t)的采樣數(shù)據(jù)，采樣周期Ts即為邏輯控制單元2從存儲(chǔ)空間取一次數(shù)的時(shí)間，而每路信號(hào)又同時(shí)由J個(gè)中頻信號(hào)s0(t)、s1(t)、…、sJ-1(t)相加而成，各路間只是信號(hào)具有相對(duì)延時(shí)。為了描述方便，假設(shè)參數(shù)設(shè)置時(shí)，空間只有一個(gè)已調(diào)中頻信號(hào)s0(t)。邏輯控制單元2首先根據(jù)參數(shù)設(shè)置單元5的二進(jìn)制碼，確定僅s0(t)存在，并且由得到了波達(dá)方向DOA信源參數(shù)的二進(jìn)制編碼，從而確定了波達(dá)方向DOA信源的值。而波達(dá)方向DOA信源的值和陣元接收信號(hào)的相對(duì)延時(shí)τ0是一一對(duì)應(yīng)的，從而邏輯控制單元2就可以得到參數(shù)τ0。當(dāng)圖3數(shù)據(jù)表1，在只有一個(gè)中頻信號(hào)s0(t)時(shí)，邏輯控制單元2只需要在第0個(gè)存儲(chǔ)空間取數(shù)據(jù)，其中，第0個(gè)陣元信號(hào)y0(t)從第0行取，第1個(gè)陣元信號(hào)y1(t)從第1行取，依此類(lèi)推，各行數(shù)據(jù)是同時(shí)取的，即t＝Ts時(shí)刻，各行同時(shí)取第一個(gè)數(shù)據(jù)，作為對(duì)應(yīng)陣元中頻信號(hào)的第一個(gè)采樣數(shù)據(jù)，t＝2Ts時(shí)刻，各行又同時(shí)取第二個(gè)數(shù)，這個(gè)數(shù)是每行緊接在第一個(gè)被取數(shù)后的那個(gè)數(shù)據(jù)，作為對(duì)應(yīng)陣元中頻信號(hào)的第二個(gè)采樣數(shù)據(jù)，由此一直進(jìn)行下去。如果一行數(shù)據(jù)取完，則從該行首個(gè)數(shù)據(jù)重新開(kāi)始。在對(duì)每行數(shù)據(jù)取數(shù)時(shí)，起始地址是不同的，正是起始地址的不同，對(duì)應(yīng)了延時(shí)τ0。由于每次取數(shù)周期為T(mén)s，這就意味著相鄰兩個(gè)行如果起始地址相差n，相對(duì)延時(shí)則為τ0＝nTs。比如，如果第0行取數(shù)第1行取數(shù)第M-1行取數(shù)此時(shí)由于相鄰兩行取數(shù)起始地址相差2，則τ0＝2Ts。由于Ts在系統(tǒng)設(shè)計(jì)時(shí)是已知的，所以，只要邏輯控制單元2知道了τ0參數(shù)，就可以得到相鄰兩行讀數(shù)的起始地址差。同樣的原理，在存在多個(gè)信號(hào)時(shí)，對(duì)于每個(gè)已調(diào)中頻信號(hào)s0(t)、s1(t)、…、sJ-1(t)，分別在第0個(gè)到第J個(gè)存儲(chǔ)空間取數(shù)據(jù)，并相加。邏輯控制單元2首先由參數(shù)設(shè)置單元5確定的二進(jìn)制碼得到各個(gè)信號(hào)的波達(dá)方向DOA信源，然后得到參數(shù)τ0、τ1、…、τJ-1，進(jìn)而可以確定每個(gè)存儲(chǔ)單元取數(shù)時(shí)，相鄰行的起始地址差；最后把不同存儲(chǔ)單元相同行取得的數(shù)據(jù)相加，作為該行對(duì)應(yīng)陣元接收中頻信號(hào)的采樣值。比如，空間有兩個(gè)已調(diào)中頻信號(hào)s0(t)和s1(t)，則分別在第0個(gè)存儲(chǔ)空間和第1個(gè)存儲(chǔ)空間取數(shù)據(jù)。假設(shè)第0個(gè)存儲(chǔ)空間第0行取數(shù)第1行取數(shù)第M-1行取數(shù)而第1個(gè)存儲(chǔ)空間第0行取數(shù)第1行取數(shù)第M-1行取數(shù)則第0個(gè)陣元對(duì)應(yīng)的中頻信號(hào)y0(t)的采樣序列為第1個(gè)陣元對(duì)應(yīng)的中頻信號(hào)y1(t)的采樣序列為第M-1個(gè)陣元對(duì)應(yīng)的中頻信號(hào)yM-1(t)的采樣序列為邏輯控制單元2把M路中頻采樣序列輸出給數(shù)字模擬轉(zhuǎn)換器DAC。在邏輯控制單元2完成對(duì)數(shù)據(jù)表1讀數(shù)和相加功能后，得到了每個(gè)陣元的中頻信號(hào)的離散采樣值，而只有把這些離散采樣值通過(guò)數(shù)字模擬轉(zhuǎn)換器DAC，才能得到連續(xù)的時(shí)域連續(xù)波形的陣元信號(hào)y0(t)、y1(t)、…、yM-1(t)。這M路時(shí)域波形陣元信號(hào)就是模擬源的最終輸出信號(hào)，用于中頻變頻和基帶處理的陣列信號(hào)處理系統(tǒng)。當(dāng)前第1頁(yè)1 2 3