背景技術(shù)：

相關(guān)申請

本申請是thomasp.warwick和jamesv.russell于2014年8月29日提交的臨時申請序號62/043,570的非臨時申請。

1、技術(shù)領(lǐng)域

本發(fā)明涉及用于使用常用的回環(huán)電路(loopbackcircuitry)的工業(yè)實踐自動測試非常高速的串行數(shù)據(jù)傳輸設(shè)備(集成電路)的結(jié)構(gòu)和方法。特別地，本發(fā)明涉及一系列結(jié)構(gòu)和方法，其用于將市售可獲得的部件直接放置在印刷電路板的與被測設(shè)備接口的表面的下方，其通過利用耦合電容器以最短可能的電學(xué)長度使用微通孔和跡線將這些部件連接到回環(huán)電路中。

2.相關(guān)的現(xiàn)有技術(shù)

各種形式的回環(huán)電路是可用的。最常見的三種回環(huán)電路使用繼電器-電容器電路、電阻器抽頭-電容器電路、電感器抽頭-電容器電路(thomasp.warwick，r&dcircuitsvendorpresentation，internationaltestconference，anaheim，ca.september,2012；thomasp.warwick,"mitigatingtheeffectsofthedutinterfaceboardandtestsystemparasiticsingigabit-plusmeasurements",internationaltestconference,charlotte,nc,2003)。圖1-5示出了用于串行回環(huán)測試的現(xiàn)有技術(shù)的常用的無源電路的示意性實現(xiàn)方式。每種電路類型在涉及可在自動化測試環(huán)境中執(zhí)行的測試類型時具有一系列優(yōu)點和缺點。每種電路需要一系列通孔和印刷電路板基板面(realestate)來實現(xiàn)。其中，繼電器電路在物理上是最大的，而電阻器抽頭-電容器電路是最小的。

圖13是現(xiàn)有技術(shù)中的圖1-5中的原理的物理實現(xiàn)方式的二分之一橫截面的現(xiàn)有技術(shù)示意圖。發(fā)送電信號(tx)從被測設(shè)備(dut)[37]開始，并通過通孔/背鉆結(jié)構(gòu)[43]、印刷電路板連接跡線、和通孔/背鉆孔結(jié)構(gòu)[41]從duttx布線至回環(huán)電路。[42]是具體的回環(huán)結(jié)構(gòu)，如圖1或圖5任一個示意性示出。在設(shè)備接口板(dib)[39]底部的中間部件是關(guān)鍵(critical)耦合電容[5]或[6]，左側(cè)和右側(cè)的部件是抽頭部件：在圖1中是電阻器[7]/[8]或[9]/[10]；在圖5中是電感器[17]/[18]或[19]/[20]。

三種最常見的回環(huán)電路使用繼電器-電容器電路、電阻器抽頭-電容器電路、電感器抽頭-電容器電路(inventorpresentation,internationaltestconference,anaheim,ca,september,2012)。每種電路類型在涉及可以在自動化測試環(huán)境中執(zhí)行的測試類型時具有一系列優(yōu)點和缺點。每個電路需要一系列通孔和印刷電路板基板面來實現(xiàn)。其中，繼電器電路在物理上是最大的，且電阻器抽頭-電容器電路是最小的。

現(xiàn)有技術(shù)的方案在用于數(shù)據(jù)速率在19gbps以上的回環(huán)電路測試時出現(xiàn)以下問題：

(1)尺寸和所需回環(huán)電路的數(shù)量：大多數(shù)運行在19gbs以上的設(shè)備需要4到400個非常高速的全回環(huán)電路，以及多個低速回環(huán)電路，這些電路需要相同數(shù)量的印刷電路板基板面。

(2)到回環(huán)電路的長傳輸路徑的困難：用于回環(huán)的最常見的測試策略要求回環(huán)電路盡可能靠近發(fā)送器和接收器。即使使用可能最小的回環(huán)電路，當(dāng)需要大量回環(huán)電路時，這一長度變大。長的長度可能導(dǎo)致需要使用fir抽頭來補償線路長度。這限制了測試類型以及可以高速進行的余量確定。

任何回環(huán)結(jié)構(gòu)(諸如圖1-5的無源結(jié)構(gòu)、或使用繼電器的有源結(jié)構(gòu))的關(guān)鍵問題是其抖動(jitter)效應(yīng)。特別地，隨著數(shù)據(jù)速率的增加，物理結(jié)構(gòu)和組件會導(dǎo)致阻抗的間斷(discontinuity)，這繼而在與同測試設(shè)置相關(guān)聯(lián)的其他非理想結(jié)構(gòu)(例如插座)組合時，導(dǎo)致不期望的測量抖動。兩個控制因素確定不期望抖動：(1)間斷點的數(shù)量，以及(2)間斷點之間的距離/電學(xué)長度。簡單的間隔允許來自間斷點的反射能量來回反彈——從而引起抖動——不會完全被消散。任何時候，當(dāng)與間斷點之間的電學(xué)長度相關(guān)聯(lián)的時間延遲超過主周期的3/8-1/2時，可能會發(fā)生不想要的抖動。在28gbs下，這個距離是4.4到5.9mm(dk＝3.27)。所述的所有現(xiàn)有技術(shù)方法均超過周期的3/8-1/2，從而導(dǎo)致抖動和電學(xué)間斷。

(3)面向ate的印刷電路板的空間約束：大多數(shù)面向產(chǎn)品的解決方案需要同時對2x至4x設(shè)備進行多站點測試。回環(huán)電路的物理尺寸和布線要求的長度匹配減少了關(guān)鍵區(qū)域中的可用印刷電路板基板面。

(4)使用大量失配結(jié)構(gòu)，諸如背鉆通孔：任何通孔結(jié)構(gòu)都會導(dǎo)致一定程度的阻抗失配，所述阻抗失配不能通過欠采樣fir濾波器抽頭來補償，特別是在測試中。fir濾波器提供補償傳輸路徑損耗的常用方法。典型的回環(huán)電路在主回環(huán)路徑中增加最少兩個附加通孔?？刂粕疃鹊谋炽@通孔或類似的結(jié)構(gòu)必然需要移除多余的金屬短截線，這產(chǎn)生非常大的電能反射并因此產(chǎn)生抖動。制造重復(fù)性以及良好的互連可靠性的需求限制了這些背鉆通孔的電學(xué)質(zhì)量，并且對于高于14gbps的串行鏈路，這些背鉆通孔的電學(xué)質(zhì)量是至關(guān)重要的。每個回環(huán)路徑需要8個這樣的背鉆通孔。

(5)需要使用昂貴的外來材料以減少跡線損失：必須使用昂貴的高速材料來補償問題2。提供避免上述現(xiàn)有技術(shù)方案中的這些問題的回環(huán)電路結(jié)構(gòu)和方法是期望的。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了減少抖動和電學(xué)間斷的結(jié)構(gòu)和方法。本發(fā)明具有多個實施例和可能的方法：

實施例：

1.集成到設(shè)備接口(印刷電路)板(dib)的嵌入式回環(huán)電路。

2.集成到插入件中的嵌入式回環(huán)電路，其與前述dib是物理地可拆卸的。這允許將本發(fā)明的回環(huán)電路改裝至現(xiàn)有的dib的回環(huán)電路。

方法：

1.用于大間距(0.65mm或更大)的單層嵌入。

2.用于小間距(0.5mm或0.4mm)的多層嵌入。

3.對于最小間距(0.4mm、0.35mm和0.3mm)以及更高性能的多軸線(豎直和水平)嵌入。

本發(fā)明提供一系列用于將市售可獲得部件直接放置在印刷電路板的與被測設(shè)備接口的表面下方的結(jié)構(gòu)和方法。本發(fā)明特別地將常用的無源測試電路(見圖1-5的原理)從設(shè)備接口板(dib)(圖13中的[42])的外表面移動到嵌入在設(shè)備接口板(dib)內(nèi)的、恰好在被測設(shè)備或dut下方的位置。另一種實施方式將常用電路恰好嵌入在被測設(shè)備(見圖15)下方的插入件或子卡中，這提供了將這一方式改裝至現(xiàn)有設(shè)備接口板硬件的益處。本發(fā)明在使用外部的耦合電容器時，使用在印刷電路板結(jié)構(gòu)中的耦合電容器而利用微通孔和跡線來將這些部件連接成具有可能最短的電學(xué)長度的回環(huán)電路。圖11和圖12示出了現(xiàn)有技術(shù)和本發(fā)明之間的@40gbps的性能提高，二者均使用圖1中的原理圖。

圖6-9示出了嵌入式回環(huán)電路的不同實施方式的二分之一橫截面圖。它們具體地使用較高的組件原理，如圖1和圖5所示。圖6和7圖示地描述了實施方式。在本發(fā)明的第一方法中，所有回環(huán)部件位于相同的平面中(大間距實施方式)。圖8圖示地描述了第二方法的實施方式，其中所有回環(huán)部件位于多個平面中(小間距實施方式)。圖9圖示地描述了第三方法的實施方式，其中所有回環(huán)部件以垂直取向和水平取向兩者存在(最小間距和最高性能實施方式)。

圖16是自上而下的布局視圖，并且對于理解本發(fā)明的短距離益處至關(guān)重要。圖13示出現(xiàn)有技術(shù)方案的回環(huán)電路必須遠(yuǎn)離被測設(shè)備安裝，從而產(chǎn)生了長的傳輸路徑，而圖16示出了本發(fā)明的傳輸路徑可以在1.41乘以tx和rx設(shè)備引腳位置之間的直線距離以內(nèi)，從而減少抖動和電學(xué)間斷。

附圖說明

圖1-5示出了現(xiàn)有技術(shù)的回環(huán)電路方案，其中：

圖1是在當(dāng)今電子工業(yè)中常被實施的回環(huán)電路原理的、用于測試串行數(shù)據(jù)鏈路的、電阻式抽頭嵌入的回環(huán)電路圖的圖；

圖2示出了具有阻抗匹配和衰減電阻器[11]和[12]的電阻式抽頭嵌入的回環(huán)電路(參考warwick，itc2012)，其中，虛線框區(qū)域表示被測設(shè)備的tx[1]、[2]和rx[3]、[4]端子；

圖3是電容性耦合嵌入的回環(huán)電路，它是圖1的簡化版本，其中，虛線框區(qū)域表示被測設(shè)備的tx[1]、[2]和rx[3]、[4]端子，并且不允許串行端口的dc或低頻率測試；

圖4是具有衰減電阻器的電容耦合嵌入回環(huán)電路，虛線框區(qū)域表示被測設(shè)備的tx[1]、[2]和rx[3]、[4]端子，它是圖2的簡化版本；

圖5是用于l0gbps以下的無源電路的感性抽頭嵌入的回環(huán)電路，其中，虛線框區(qū)域表示被測設(shè)備的tx[1]、[2]和rx[3]、[4]端子；

圖6是本發(fā)明的第一實施例，其針對截面圖(1/2)中的嵌入式回環(huán)電路，其中，所有部件是共面的，并且抽頭電阻器[7-10]和抽頭電感器[17-20]可以互換，并且抽頭電感器需要空芯腔；

圖7圖6的實施例的變型，其中，針對截面圖(1/2)中的嵌入式回環(huán)電路，所述部件是共面的離子(ion)；

圖8是提供更小的間距的第三實施例，其中，嵌入式部件(使用兩層以允許在橫截面視圖(1/2)中的小間距的實現(xiàn))，抽頭電阻器[7-10]和抽頭電感器[17-20]可以互換(例如圖5)，并且抽頭電感器需要空芯腔；

圖9是針對嵌入式回環(huán)電路的本發(fā)明的第四實施例，其采用多層(例如允許小間距實現(xiàn)的層)，抽頭部件豎直取向，抽頭電阻器[7-10]和抽頭電感器[17-20]可以互換，并且抽頭電感器需要空芯腔；

圖10是針對嵌入式回環(huán)電路的本發(fā)明的第五實施例，嵌入式回環(huán)電路在較厚的印刷電路板中提供比圖9的更小的間距；

圖11示出了使用現(xiàn)有技術(shù)的最佳可能實施方式的@40gbps的數(shù)據(jù)眼圖開度(eyeopening)；

圖12示出了使用本發(fā)明的方法1的實施方式的@40gbps的數(shù)據(jù)眼圖開度；

圖13是用于實現(xiàn)圖1-5中用于串行數(shù)據(jù)回環(huán)測試的原理的“現(xiàn)有技術(shù)”方法；

圖14示出了用于實現(xiàn)圖1-5中的原理的集成嵌入式回環(huán)電路；

圖15示出了用于實現(xiàn)圖1-5中的原理的可拆卸嵌入式回環(huán)電路；以及

圖16示出了使用圖1中的原理以及圖6和圖7中的用于大間距的第一方法的嵌入式部件回環(huán)電路的俯視圖。

具體實施方式

參照附圖中的各圖，所有圖使用以下元件編號：

元件1是連接至被測設(shè)備的發(fā)送p。

元件2是連接至被測設(shè)備的發(fā)送n。

元件3是連接至被測設(shè)備的接收p。

元件4是連接至被測設(shè)備的接收n。

元件5是用于回環(huán)(主路徑)的差分(differential)p側(cè)的耦合電容器。

元件6是用于回環(huán)(主路徑)的差分n側(cè)的耦合電容器。

元件7是用于發(fā)送p的測量/抽頭電阻器。

元件8是用于接收p的測量/抽頭電阻器。

元件9是用于發(fā)送n的測量/抽頭電阻器。

元件10是用于接收n的測量/抽頭電阻器。

元件11是用于回環(huán)的p側(cè)的主路徑的衰減電阻器。

元件12是用于回環(huán)的n側(cè)的主路徑的衰減電阻器。

元件13是用于測量發(fā)送p的測試設(shè)備連接部。

元件14是用于測量發(fā)送n的測試設(shè)備連接部。

元件15是用于測量接收p的測試設(shè)備連接部。

元件16是用于測量接收n的測試設(shè)備連接部。

元件17是用于發(fā)送p的測量/抽頭電感器。

元件18是用于接收p的測量/抽頭電感器。

元件19是用于發(fā)送n的測量/抽頭電感器。

元件20是用于接收n的測量/抽頭電感器。

元件21是連接跡線：電容器5/6可以在發(fā)送端、在跡線21的中間、或在接收端(未示出)。

元件22是用于跡線21的阻抗控制的上接地面。

元件23是用于跡線21的阻抗控制的下接地面。

元件24是用于接收抽頭電阻器或電感器的連接微跡線。

元件25是用于發(fā)送抽頭電阻器或電感器的連接微跡線。

元件26是從回環(huán)電路到被測設(shè)備發(fā)送焊盤的連接通孔。

元件27是從回環(huán)電路到被測設(shè)備接收焊盤的連接通孔。

元件28是將接收焊盤部件連接到跡線24的微通孔。

元件29是將接收焊盤連接到跡線25的微通孔。

元件30是將跡線24連接到外側(cè)連接部的微通孔或通孔——無論所述外側(cè)連接部在外部還是內(nèi)部(15/16)。

元件31是將跡線25連接到外側(cè)連接部的微通孔或通孔——無論所述外側(cè)連接部在外部還是內(nèi)部(15/16)。

元件32是包含嵌入式部件層的非導(dǎo)電電介電材料。該層有助于控制跡線21的阻抗。

元件33是用于將跡線24與抽頭部件絕緣的非導(dǎo)電介電層。該層有助于控制跡線21的阻抗。

元件34是用于將跡線24與結(jié)構(gòu)的外部連接部絕緣的非導(dǎo)電介電層。

元件35是用于將跡線部件層與結(jié)構(gòu)的外部連接部絕緣的非導(dǎo)電介電層。

元件36是用于容納嵌入式抽頭電阻器的第二非導(dǎo)電介電層。元件37是具有串行數(shù)據(jù)鏈路的示例被測設(shè)備(dut)。為了解釋的目的，被測設(shè)備以“球柵陣列”(ballgridarray,bga)封裝示出。被測設(shè)備(被示出為集成電路封裝)也可以是晶片/管芯形式。確切的形式對于本公開是次要的，并且所描述的方法應(yīng)用于任何測試形式，包括但不限于晶圓探測、最終封裝測試、超負(fù)荷測試(burn-in)和特性化。元件38是將dut保持到在dut和用于測量dut特性和功能的測試設(shè)備之間的接口板的示例性電接口和機械夾緊機構(gòu)(插座或探頭)。在最簡單的形式中，其是焊料接口。插座或探頭為了說明的目的而被示出，并且對本公開是次要的。

元件39是示例性“設(shè)備接口板”(dib)，其將dut電連接到測試設(shè)備。其他常見名稱包括但不限于“裝載板”、“性能板”、“個性板”、“探針卡”、“家族板”、“母板”、“子卡”。在幾乎所有情況下，使用印刷電路板制造和組裝方法構(gòu)建dib。在圖13中，項目39表示“現(xiàn)有技術(shù)”dib。在圖14中，項目39示出了包含在dib內(nèi)的嵌入式回環(huán)電路。在圖15中，項目39不包括嵌入式回環(huán)電路，因為它分開地包含在插入件/子卡中。

元件40為在dib中布線的電連接部，其將測試電路的dc/低頻部分連接到相關(guān)的測試設(shè)備。在圖1、2和5-10中，這些表示標(biāo)記項目[13]、[14]、[15]和[16]。

元件41是用于高頻路徑的高性能接口通孔，并且接口到圖1-5中的耦合電容器[5]和[6]。這些通孔需要控制深度的背鉆來移除將干擾電路性能的導(dǎo)電金屬短截線。背鉆的質(zhì)量直接影響抖動性能。該項目對于現(xiàn)有技術(shù)是特定的，并且為了比較目的而示出。

元件42是現(xiàn)有技術(shù)的回環(huán)電路(圖1-5)的位置。自動晶圓探針測試和自動封裝測試所需的復(fù)雜機械接口在物理上強制回環(huán)電路位置距離被測設(shè)備有一段距離。典型距離范圍為3"至5"，對于在最佳可能位置的中等復(fù)雜度設(shè)備為2"。該項目對于現(xiàn)有技術(shù)是特定的，并且為了比較目的而示出。

元件43是用于高頻路徑的高性能接口通孔，其允許從由被測試設(shè)備接口產(chǎn)生的通孔區(qū)域逸出。這些通孔需要控制深度的背鉆來移除將干擾電路性能的導(dǎo)電金屬短截線。背鉆的質(zhì)量直接影響抖動性能。該項目對于現(xiàn)有技術(shù)是特定的，并且為了比較目的而示出。

元件44是包含嵌入式回環(huán)電路的插入件或子卡。插入件可以使用所描述的三個回環(huán)方法或相關(guān)聯(lián)的原理圖中的任意項。插入件方法允許將嵌入式回環(huán)改裝至當(dāng)前不使用嵌入式回環(huán)的dib(包括圖13所示的dib)。這允許用于現(xiàn)有dib/現(xiàn)有技術(shù)的低成本的升級路徑。其還具有特性的測試益處，其中，最終用戶也可以期望將設(shè)備連接到任務(wù)模式測試評估。

元件45是插入件到dib的接口機構(gòu)。該接口機構(gòu)可以使用-但不限于-焊接方法、燒結(jié)漿料法、導(dǎo)電彈性體或金屬彈簧接觸探頭。

(圖16)元件46是將被測設(shè)備(dut)tx端子連接到tx抽頭部件(即，圖1中的電阻器[7]、[9])的焊盤和微通孔。所述焊盤和通孔在圖1中示意性地示出，如節(jié)點[1]和[2]。

(圖16)元件47是將被測設(shè)備(dut)rx端子連接到rx抽頭部件(例如，圖1中的電阻器[8]、[10])的焊盤和微通孔，以及在這種情況下是耦合電容器[5]和[6]。焊盤和通孔在圖1中示意性的表示為節(jié)點[3]和[4]。

(圖16)元件48是從tx微通孔[1]、[2]到耦合電容器[5]、[6]的互連跡線。在該布局中，耦合電容器位于互連跡線的一端。這不是本公開的要求，并且電容器可以位于該互連跡線上的任何位置。

(圖16)元件49是tx微通孔和rx微通孔之間的直線距離9。這代表理論上最短的回環(huán)跡線長度。實際考慮因素——主要是其他被測設(shè)備互連點和相關(guān)聯(lián)的通孔——通常阻止使用該直線距離。然而，布線電連接部的要求僅使該長度在直線距離上增加1.41倍。

(圖16)元件50是到用于rxdc和低頻測量的抽頭部件的微通孔連接部。這些由圖1中的節(jié)點[15]、[16]示意性地表示。

(圖16)元件51是到用于txdc和低頻測量的抽頭部件的微通孔連接部。這些由圖1中的節(jié)點[13]、[14]示意性地表示。

現(xiàn)在參考附圖的圖6和7，第一結(jié)構(gòu)將所有部件放置在印刷電路板中的單個的嵌入層上。這種實施方式是為了0.65mm和更大的針網(wǎng)格陣列。圖6的左上方示出用于來自被測設(shè)備的發(fā)送信號的接口焊盤[1/2]。被測設(shè)備通過高速接口方法連接到該焊盤，這是非常重要的，但對本公開是次要的。通孔(微通孔)[26]將焊盤連接到抽頭部件[7/8]，其示出為電阻器。它可以是電感器[17/19]。使用電感器需要u形帽來形成空芯腔。抽頭部件[7/8]布線至微通孔[29]，然后通過跡線[25]和通孔[31]連接到跡線或電路。這實現(xiàn)了發(fā)送側(cè)的抽頭。

跡線21是主回環(huán)路徑，并將通孔[26]和部件[7/8]的端子連接到主耦合電容器[5/6]。電容器[5/6]然后通過連接到通孔[27]和接收接口焊盤[3/4]而實現(xiàn)回環(huán)路徑。圖6和圖7示出了位于接收焊盤[3/4]和通孔[27]下方的主耦合電容器。該主耦合電容器也可以位于發(fā)送焊盤[1/2]和通孔[26]下方，或者其可以在主回環(huán)跡線[21]的中間。

接收側(cè)上的抽頭顯示示出為直接連接在通孔(微通孔)[27]下方的電阻器[9/10]。它可以是電感器[18/20]。使用電感器需要u形帽來形成空芯腔。抽頭部件[9/10]布線到微通孔[28]，然后通過跡線[24]和通孔[30]連接到跡線或電路。這實現(xiàn)了接收側(cè)的抽頭。

抽頭部件的位置不必須位于通孔[26、27]處。更期望的是將抽頭部件直接放置在主耦合電容器的端子旁邊。然而，這只有對于具有1mm或更大的針網(wǎng)格陣列間距的設(shè)備才是可能的。

圖8所示的嵌入式串行回環(huán)結(jié)構(gòu)的第二實施方式使用兩個部件層，并且將抽頭部件放置在主回環(huán)路徑之下的層上。這形成了較厚的嵌入式結(jié)構(gòu)，但導(dǎo)致較小的x-y占用空間。由于較小的x-y占用空間，圖8允許在小間距網(wǎng)格陣列(0.5mm及以下)處的嵌入式回環(huán)。

嵌入式串行回環(huán)結(jié)構(gòu)的第三實施方式(見圖9)使用兩個部件層，并且將抽頭部件放置在主回環(huán)路徑之下的層上。在這種情況下，抽頭部件(例如，電阻器)被旋轉(zhuǎn)為豎直取向。這形成了較厚的嵌入式結(jié)構(gòu)，但導(dǎo)致較小的x-y占用空間。豎直部件還減少了與圖6-8中的微通孔[29/28]和連接跡線[25/24]相關(guān)聯(lián)的寄生連接。圖9還允許用于小間距網(wǎng)格陣列(0.5mm及以下)的嵌入式回環(huán)。

所有附圖都顯示了通孔[31/30]和通孔[26/27]的對準(zhǔn)。當(dāng)結(jié)構(gòu)完全集成到更大的印刷電路板中時(圖10)，這不是結(jié)構(gòu)要求。當(dāng)回環(huán)結(jié)構(gòu)獨立地用作子卡或者改裝到現(xiàn)有的印刷電路板時，它是結(jié)構(gòu)的關(guān)鍵部分。

圖6是本發(fā)明的第一實施例，其針對截面圖(1/2)中的嵌入式回環(huán)電路，其中，所有部件是共面的，并且抽頭電阻器[7-10]和抽頭電感器[17-20]可以互換，并且抽頭電感器需要空心腔。(圖1用作示例)。5種無源拓?fù)浣Y(jié)構(gòu)中的任何一個可以用在原理圖的橫截面圖(1/2)中。在這種方法中，所有部件都是共面的。抽頭電阻器[7-10]和抽頭電感器[17-20]可以互換(例如，圖5)。抽頭電感器需要空心腔。該拓?fù)浣Y(jié)構(gòu)的關(guān)鍵特征是電學(xué)長度僅取決于被測集成電路的引腳分配。在大多數(shù)情況下，回環(huán)路徑將小于4.4mm——其是現(xiàn)有技術(shù)中討論的標(biāo)準(zhǔn)；

圖7是圖6的實施例的變型，其中，對于橫截面圖(1/2)中的嵌入式回環(huán)電路，部件是共面的(圖1用作示例)，其中，所有部件是共面的，抽頭電阻器[7-10]和抽頭電感器[17-20](例如，圖5)可以互換，抽頭電感器需要空心腔，并且示出跡線21位于部件端子的中間。如圖6，這一實施方式將在4.4mm標(biāo)準(zhǔn)以下；

圖8是提供更小的間距的實施例，其中，嵌入式部件使用兩層以允許在橫截面圖(1/2)中的小間距的實現(xiàn)。抽頭電阻器[7-10]和抽頭電感器[17-20]可以互換(例如，圖5)，并且抽頭電感器需要空心腔。第二方法比第一方法不具有特定的性能益處。然而，其允許以更小的集成電路的間距實現(xiàn)。如第一方法，回環(huán)電學(xué)長度取決于集成電路引腳分配。在大多情況下，其對于28gbps在4.4mm標(biāo)準(zhǔn)以下。

圖9是本發(fā)明的第四實施例，其針對采用多層(例如允許小間距實現(xiàn)的層)的嵌入式回環(huán)電路，抽頭部件豎直取向，抽頭電阻器[7-10]和抽頭電感器[17-20]可互換，并且抽頭電感器需要空心腔。方法3通過減少對微通孔的需求比方法1和2具有性能益處。其允許以更小的集成電路間距實現(xiàn)。如第一方法，回環(huán)電學(xué)長度取決于集成電路引腳分配。在大多情況下，其對于28gbps在4.4mm標(biāo)準(zhǔn)以下。

圖10是針對嵌入式回環(huán)電路的本發(fā)明的第四實施例，所述電路在較厚的印刷電路板中提供甚至比圖9的實施例更小的間距。

圖11：其示出了使用現(xiàn)有技術(shù)的可能最佳的實施方式@40gbps的數(shù)據(jù)眼圖開口。(數(shù)據(jù)眼圖用于確定串行數(shù)據(jù)鏈路的質(zhì)量和劣化。它是分區(qū)和覆蓋每個時鐘周期的示波器捕獲。)現(xiàn)有技術(shù)實施方式的最大“眼高度”[a]為26％的初始幅度。最大“眼寬度”是周期的76％(或0.76ui)。圖11使用圖1所示的原理。它還假設(shè)一組常見的與集成電路tx輸出和rx輸入相關(guān)聯(lián)的非理想寄生參數(shù)。

圖12：其示出了使用本公開的方法1的實施方式@40gbps的數(shù)據(jù)眼圖開口。當(dāng)前技術(shù)實施方式的最大“眼高度”[a]是初始幅度的71％。最大“眼寬度”是周期的91％(或0.91ui)。與圖11相比，眼圖開度提高了2.73倍，并且眼圖寬度提高了1.2倍。圖12使用圖1所示的原理圖。它還假設(shè)與在圖11中所使用的相同的一組常見的與集成電路tx輸出和rx輸入相關(guān)聯(lián)的非理想寄生參數(shù)。

圖13：其示出了用于實現(xiàn)圖1-5中的用于串行數(shù)據(jù)回環(huán)測試的原理的“現(xiàn)有技術(shù)”方法。電信號源自被測設(shè)備(dut)[37]的tx引腳，并通過dut接口[38](焊料、插座或探頭)和左通孔/背鉆孔結(jié)構(gòu)[43]、pc板軌跡和左通孔/背鉆孔結(jié)構(gòu)[41]行進到測試電路[42]。[42]中的中心部件表示關(guān)鍵(critical)耦合電容器，左部件和右部件提供抽頭元件(電阻器或電感器)，其允許串行鏈路的低頻測試。[40]表示將抽頭部件連接到測試設(shè)備的pc板跡線。高速信號通過右通孔/背鉆孔結(jié)構(gòu)[41]、pc板跡線、左通孔/背鉆孔結(jié)構(gòu)[43]和dut接口[38](焊料、插座或探頭)返回到dut[37]的rx引腳。

圖14：其示出了用于實現(xiàn)圖1-5中的原理的集成嵌入式回環(huán)電路。根據(jù)間距需要，其可以使用圖6-9中所述的三種實現(xiàn)方法中的一種。電信號源自被測設(shè)備(dut)[37]的tx引腳，并通過dut接口[38](焊料、插座或探頭)和左微通孔直接在dut下方行進到測試電路。測試電路中存在非常短的pc板跡線，其將tx信號路徑連接到耦合電容器的左端子。耦合電容器的右端子連接到第二微通孔，這通過電接口[38]將信號返回到dut的rx引腳。[40]表示將抽頭部件連接到測試設(shè)備的pc板跡線。抽頭部件端子使用連接到常用通孔(還是盲孔)的微通孔，以連接到低頻測試設(shè)備接口。在高頻路徑中，只有4個非常短長度的微通孔——與現(xiàn)有技術(shù)中使用的8個通孔/背鉆孔結(jié)構(gòu)不同。當(dāng)回環(huán)短跡線可以是tx和rx引腳之間的直接直線連接時，其是兩個dut引腳之間的最短可能的連接。雖然這通常是不可能的，但短連接通常非常接近理論直線距離。

圖15：其示出了用于實現(xiàn)圖1-5中原理的可拆卸的嵌入式回環(huán)電路。根據(jù)間距需要，其可以使用圖6-9中所述的三種實現(xiàn)方法中的一種?？刹鹦斗椒ㄌ峁┝烁难b嵌入式回環(huán)電路的益處。電信號源自被測設(shè)備(dut)[37]的tx引腳，并通過dut接口[38](焊料、插座或探頭)和左微通孔直接在dut下方行進到測試電路。測試電路中存在非常短的pc板跡線，其將tx信號路徑連接到耦合電容器的左端子。耦合電容器的右端子連接到第二微通孔，這通過電接口[38]將信號返回到dut的rx引腳。其所有都在通常被稱為“插入件”、“子卡”或“個性板”的可拆卸印刷電路板[44]中存在。[45]表示在插入件和設(shè)備插入板(dib)之間的電接口。[40]表示將抽頭部件連接到測試設(shè)備的pc板跡線。抽頭部件端子使用連接到盲孔的微通孔，并且然后通過接口[45]布線離開插入件[44]并且到用于低頻測試設(shè)備連接[40]的dib[39]中的常用通孔中。高速的益處——即通孔結(jié)構(gòu)和印刷電路板跡線長度的減少——在圖15中與其在圖14中是相同的。

圖16：其示出了使用圖1中的原理以及圖6和圖7中的大間距方法(1)的嵌入式部件回環(huán)電路的俯視圖。其整體顯示了兩個嵌入式回環(huán)電路。只有左電路被標(biāo)記，允許右電路上更佳的視覺清晰度。(該布局取自實際實施方式。)tx差分信號從被測設(shè)備(dut)傳播到微通孔[46](圖6/7中的微通孔26)。信號通過高速軌跡[48]行進到耦合電容器[5]、[6]。然后信號在ac耦合之后通過微通孔[47]返回到dut，所述微通孔[47]對應(yīng)于圖1中的示意性節(jié)點[4]、[6](圖6/7中的微通孔26)。tx抽頭部件[7]、[9]通過微通孔[51](圖6/7中的微通孔[29])和圖1中的示意性節(jié)點[13]、[14]連接到dc/低頻測試設(shè)備。rx抽頭部件[8]、[10]通過微通孔[50](圖6/7中的微通孔[28])和圖1中的示意性節(jié)點[15]、[16]連接到dc/低頻測試設(shè)備。用于tx和rx低頻測試和連接到測試設(shè)備的其余逸出結(jié)構(gòu)物理地在該結(jié)構(gòu)之下。虛線[49]示出了tx和rx端口之間的直線距離。其表示給定集成電路設(shè)備的tx和rx之間的理論最短距離限制。在網(wǎng)格上未連接的、未標(biāo)記的焊盤表示其他信號需要通孔。它們干擾直線路徑，并需要物理高速路徑繞過它們布線。這使得信號路徑距離增大到新的最大限制，其是1.4121(2的平方根)乘以所述直線距離。

雖然已經(jīng)示出和描述了特定實施例，但是明確地理解，本發(fā)明不限于此，而是可以在所附權(quán)利要求的范圍內(nèi)另外地實施。