基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器的制造方法
【專利摘要】基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器。三維非接觸式掃描系統(tǒng)具有掃描時(shí)間短，精確度高、測(cè)量部位多等多種優(yōu)于傳統(tǒng)測(cè)量技術(shù)和工具的特點(diǎn)，因此發(fā)展較快。本實(shí)用新型組成包括：圖像采集系統(tǒng)，所述的圖像采集系統(tǒng)（2）與FPGA器件（1）連接，所述的FPGA器件總線與時(shí)鐘芯片（3）連接，所述的FPGA器件與D/A芯片（4）連接，所述的D/A芯片與VGA接口（5）連接。本實(shí)用新型用于基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器。
【專利說(shuō)明】基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器

【技術(shù)領(lǐng)域】 [0001] ：
[0002] 本實(shí)用新型涉及一種基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器。

【背景技術(shù)】 [0003] ：
[0004] 1985年，位于德國(guó)Munich-Karlsfeld的M. A. N.光學(xué)測(cè)量技術(shù)中心率先利用相移 干涉法（Phase Shift Interferometry, PSI)實(shí)現(xiàn)了變形測(cè)量和振動(dòng)分析。1986年，該中 心的研究人員Dr. Breuckmann將PSI技術(shù)引入三維形貌測(cè)量，形成了一種新的三維形貌測(cè) 量技術(shù)：相位測(cè)量輪廓術(shù)（PMP)。并成立了自己的實(shí)驗(yàn)室，專門從事此方面技術(shù)的研究，近 20年來(lái)相繼推出了不同型號(hào)的測(cè)量系統(tǒng)，并在工業(yè)檢測(cè)、文物數(shù)字化、人體測(cè)量等多個(gè)領(lǐng)域 得到 了廣泛的應(yīng)用。除 Dr. Breuckmann 以外，Dr. Steinbichier、Dr. Wolf 及德國(guó) Technical University of Braunschweig的Reinhold Ritter教授，也是結(jié)構(gòu)光三維測(cè)量【技術(shù)領(lǐng)域】的 先驅(qū)。他們?cè)谏鲜兰o(jì)90年代分別成立了 Steinbichler GmbH、Dr. Wolf GmbH和GOM GmbH， 并相繼推出了多款結(jié)構(gòu)光三維測(cè)量系統(tǒng)。目前使用的結(jié)構(gòu)光三維測(cè)量系統(tǒng)不能提高了在三 維物體測(cè)量中連續(xù)圖片采集的速度，每采集一幅圖片時(shí)，都要要傳給計(jì)算機(jī)，不是直接存儲(chǔ) 在嵌入式系統(tǒng)中，不能直接量化處理并等待下一幅量化數(shù)據(jù)編碼，同時(shí)不具有實(shí)時(shí)編碼性， 從而影響編碼的速度。
[0005] 目前國(guó)際市場(chǎng)上多種多樣的逆向工程專用設(shè)備如雨后春筍般發(fā)展起來(lái)，其測(cè)量原 理應(yīng)用領(lǐng)域各不一樣，所以產(chǎn)品的風(fēng)險(xiǎn)主要來(lái)自國(guó)內(nèi)外相關(guān)產(chǎn)品的競(jìng)爭(zhēng)，這樣在研制初期 我們就把本產(chǎn)品的優(yōu)勢(shì)定位于價(jià)格低，易于使用，售后及時(shí)，隨著產(chǎn)品的升級(jí)換代，將具有 很強(qiáng)的市場(chǎng)競(jìng)爭(zhēng)力。


【發(fā)明內(nèi)容】
[0006] ：
[0007] 本實(shí)用新型的目的是提供一種基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器。
[0008] 上述的目的通過(guò)以下的技術(shù)方案實(shí)現(xiàn)：
[0009] -種基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器，其組成包括：圖像采集系統(tǒng)，所述 的圖像采集系統(tǒng)與FPGA器件連接，所述的FPGA器件內(nèi)部包括通信模塊、光柵生成模塊、D/ A控制模塊、內(nèi)部RAM模塊、總線，所述的通信模塊通過(guò)總線與所述的內(nèi)部RAM模塊，所述的 光柵生成模塊通過(guò)總線與D/A控制模塊，所述的D/A控制模塊與D/A芯片連接，所述的D/A 芯片與VGA接口連接，所述的通信模塊與圖像采集系統(tǒng)連接，所述的總線與時(shí)鐘芯片連接。
[0010] 有益效果：
[0011] 本實(shí)用新型的FPGA器件的總線直接與時(shí)鐘芯片連接，提高了本產(chǎn)品的反應(yīng)速度 和應(yīng)變能力。
[0012] 為了能夠提高更快的測(cè)量速度，本實(shí)用新型采用并行處理、運(yùn)算的嵌入式芯片 FPGA為主控制器，提高整測(cè)量速度。采用FPGA控制器，控制VGA控制芯片，利用CMOS攝像 機(jī)與控制器FPGA相接，進(jìn)行數(shù)據(jù)采集，采集到的數(shù)據(jù)存儲(chǔ)到SDRAM進(jìn)行緩存，實(shí)現(xiàn)實(shí)時(shí)編 碼，編碼后的數(shù)據(jù)經(jīng)以太網(wǎng)傳輸。通過(guò)以上的方法能夠完成提高了在三維物體測(cè)量中連續(xù) 圖片采集的速度，每采集一幅圖片時(shí)，存儲(chǔ)在嵌入式系統(tǒng)中，直接量化處理并等待下一幅量 化數(shù)據(jù)編碼。

【專利附圖】

【附圖說(shuō)明】 [0013] ：
[0014] 附圖1是本實(shí)用新型的硬件圖。

【具體實(shí)施方式】 [0015] ：
[0016] 實(shí)施例1 :
[0017] 一種基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器。本實(shí)用新型組成包括：圖像采集 系統(tǒng)，所述的圖像采集系統(tǒng)2與FPGA器件1連接，所述的FPGA器件內(nèi)部包括通信模塊、光柵 生成模塊、D/A控制模塊、內(nèi)部RAM模塊、總線，所述的通信模塊通過(guò)總線與所述的內(nèi)部RAM 模塊，所述的光柵生成模塊通過(guò)總線與D/A控制模塊，所述的D/A控制模塊與D/A芯片4連 接，所述的D/A芯片與VGA接口 5連接，所述的通信模塊與圖像采集系統(tǒng)連接，所述的總線 與時(shí)鐘芯片3連接。
[0018] 實(shí)施案例2:
[0019] 根據(jù)實(shí)施例1所述的基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器在通常情況下，三 維物體測(cè)量以光柵投射進(jìn)行三維面形測(cè)量。圖像的采集過(guò)程由計(jì)算機(jī)來(lái)完成，每當(dāng)計(jì)算機(jī) 投射出一幅光柵條紋時(shí)，圖像采集卡對(duì)應(yīng)采集一次，再將采集的圖片經(jīng)過(guò)以太網(wǎng)接口傳輸 到計(jì)算機(jī)，
[0020] 三維非接觸式掃描系統(tǒng)具有掃描時(shí)間短，精確度高、測(cè)量部位多等多種優(yōu)于傳統(tǒng) 測(cè)量技術(shù)和工具的特點(diǎn)。
[0021] 結(jié)構(gòu)光三維測(cè)量技術(shù)作為一種快速、便攜、高精度的三維測(cè)量技術(shù)，在汽車、航空、 模具、醫(yī)療及康復(fù)工程、家用電器、工業(yè)設(shè)計(jì)、工藝品制作以及兒童玩具等領(lǐng)域具有廣泛的 應(yīng)用前景。
[0022] 編程是利用Verilog HDL的一種硬件描述語(yǔ)言，實(shí)現(xiàn)邏輯關(guān)系，對(duì)于FPGA內(nèi)部分 成結(jié)構(gòu)全部由內(nèi)部程序完成，外部芯片的接口直接與FPGA的10 口直接相接。
[0023] 1、CMOS 傳感器 Veri log HDL 模塊設(shè)計(jì)
[0024] CM0S_Capture u0 (
[0025] . iCLK (CM0S_PIXCLK)，
[0026] . iRST_N (DLY_RST_0),
[0027] . iDATA (CM0S_DATA)，
[0028] . iFVAL (CM0S_FVAL),
[0029] . iLVAL (CM0S_LVAL),
[0030] · iTAG (CM0S_TAG)，
[0031] . iSTART (DLY_RST_1),
[0032] · iX_P0S (0)，
[0033] · iY_P0S (0)，
[0034] · I2C_sclk (CM0S_SCL),
[0035] . I 2C_s dat (CM0S_SDA), .I2C_clk_in (clk_27), //27M
[0036] . I2C_rst_dly (DLY_RST_0)，
[0037] . oSYNC (wSYNC),
[0038] . oDATA (wCM0S_DATA),
[0039] . oDVAL (wCMOS-DVAL)，
[0040] . oFVAL (wCMOS-FVAL)，
[0041] . oX_Cont (X_Cont),
[0042] . oY-Cont (Y-Cont)
[0043] );
[0044] 2、VGA程序設(shè)計(jì)Verilog HDL模塊設(shè)計(jì)
[0045] Grating-VGA ul (
[0046] · elk-65m (elk-65)，
[0047] . control (control [3 :0])，
[0048] . rst_n (KEY [3]),
[0049] · clock-out (vga-elk-out)，
[0050] . hsync (hsync)，
[0051] . vsync (vsync),
[0052] · vga-r (vga-r)，
[0053] · vga-g (vga-g)，
[0054] · vga-b (vga-b)，
[0055] . blank (black)，
[0056] . vga-finish (vga-F)
[0057] )；
【權(quán)利要求】
1. 一種基于嵌入式的三維測(cè)量結(jié)構(gòu)光實(shí)時(shí)編碼器，其組成包括：圖像采集系統(tǒng)，其特 征是：所述的圖像采集系統(tǒng)與FPGA器件連接，所述的FPGA器件內(nèi)部包括通信模塊、光柵生 成模塊、D/A控制模塊、內(nèi)部RAM模塊、總線，所述的通信模塊通過(guò)總線與所述的內(nèi)部RAM模 塊連接，所述的光柵生成模塊通過(guò)總線與D/A控制模塊連接，所述的D/A控制模塊與D/A芯 片連接，所述的D/A芯片與VGA接口連接，所述的通信模塊與圖像采集系統(tǒng)連接，所述的總 線與時(shí)鐘芯片連接。
【文檔編號(hào)】G01B11/24GK203908513SQ201420069804
【公開(kāi)日】2014年10月29日 申請(qǐng)日期:2014年2月18日 優(yōu)先權(quán)日:2014年2月18日
【發(fā)明者】王剛, 吳岡, 石磊, 朱明清, 陳慶文, 孫凱明, 甄海濤, 聶洪淼 申請(qǐng)人:黑龍江省科學(xué)院自動(dòng)化研究所