電流信號(hào)檢測(cè)電路的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種電流信號(hào)檢測(cè)電路，包括一電流基準(zhǔn)電路（1）、運(yùn)放集成芯片N1、輸出電路（2）；所述運(yùn)放集成芯片N1的一比較輸入端供a、b、c三個(gè)相位電流值的電壓值輸入；所述運(yùn)放集成芯片N1的另一比較輸入端與電流基準(zhǔn)電路（1）連接；所述輸出電路（2）的輸入端與運(yùn)放集成芯片N1的輸出端連接；所述輸出電路（2）的輸出端為電流信號(hào)檢測(cè)電路的輸出端。上述檢測(cè)電路的檢測(cè)準(zhǔn)確度高且功耗低。
【專利說(shuō)明】電流信號(hào)檢測(cè)電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及三相智能電表【技術(shù)領(lǐng)域】，具體講是一種判斷三相智能電表是否處于全失壓狀態(tài)的電流信號(hào)檢測(cè)電路。
【背景技術(shù)】
[0002]目前三相智能表的電壓和電流信號(hào)是分開(kāi)獨(dú)立的，即:Ua和Ia的輸入輸出端彼此獨(dú)立，電壓的通斷對(duì)電流信號(hào)無(wú)影響。根據(jù)國(guó)網(wǎng)標(biāo)準(zhǔn):當(dāng)電壓斷開(kāi)，電流信號(hào)有任一相或多相負(fù)荷電流大于5%額定電流時(shí),此時(shí)認(rèn)為二相供電系統(tǒng)是處于全失壓狀態(tài)。當(dāng)額定電流為0.3A時(shí)，5%額定(基本)電流為0.015A，此時(shí)電流很小，現(xiàn)有技術(shù)的電流信號(hào)檢測(cè)電路在檢測(cè)準(zhǔn)確度較低。若采用開(kāi)啟計(jì)量芯片來(lái)檢測(cè)電流，雖然檢測(cè)較準(zhǔn)確，但功耗較大，從而導(dǎo)致電池使用壽命的縮短。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型要解決的技術(shù)問(wèn)題是，克服以上現(xiàn)有技術(shù)的缺陷，提供一種檢測(cè)準(zhǔn)確度高且功耗低的電流信號(hào)檢測(cè)電路。
[0004]本實(shí)用新型的技術(shù)方案是，提供一種電流信號(hào)檢測(cè)電路，包括一電流基準(zhǔn)電路、運(yùn)放集成芯片N1、輸出電路；所述運(yùn)放集成芯片NI的一比較輸入端供a、b、c三個(gè)相位電流值的電壓值輸入；所述運(yùn)放集成芯片NI的另一比較輸入端與電流基準(zhǔn)電路連接；所述輸出電路的輸入端與運(yùn)放集成芯片NI的輸出端連接；所述輸出電路的輸出端為電流信號(hào)檢測(cè)電路的輸出端。
[0005]所述的電流基準(zhǔn)電路包括第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和第五電阻R5 ;所述第一電阻Rl的一端與直流電源VCC連接；所述第一電阻Rl的另一端與第二電阻R2的一端、第三電阻R3的一端、第四電阻R4的一端、運(yùn)放集成芯片NI的另一比較輸入端連接；所述第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端與第五電阻R5的一端連接；所述第五電阻R5的一端與公共接地端連接。
[0006]所述的輸出電路包括第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、二極管VD1、第一三極管V1、第二三極管V2、第三三極管V3 ;所述第六電阻R6的一端、第七電阻R7的一端、第八電阻R8的一端與運(yùn)放集成芯片NI的輸出端連接；所述第六電阻R6的另一端、第七電阻R7的另一端、第八電阻R8的另一端分別與第一三極管Vl的基極、第二三極管V2的基極、第三三極管V3的基極連接；所述第九電阻R9的一端與直流電源VCC連接；所述第九電阻R9的另一端與二極管VDl的陽(yáng)極連接；所述二極管VDl的陰極與第十電阻RlO的一端、第一三極管Vl的集電極、第二三極管V2的集電極、第三三極管V3的集電極連接；所述第一三極管Vl的發(fā)射極、第二三極管V2的發(fā)射極、第三三極管V3的發(fā)射極與公共接地端連接；所述第十電阻RlO的另一端為檢測(cè)電路的輸出端。
[0007]所述運(yùn)放集成芯片NI的型號(hào)為L(zhǎng)M2902KAV。
[0008]采用以上結(jié)構(gòu)后，本實(shí)用新型與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn):[0009]本實(shí)用新型電流信號(hào)檢測(cè)電路本電路采用一個(gè)低成本的運(yùn)放集成芯片，通過(guò)電流基準(zhǔn)電路的參數(shù)，可調(diào)節(jié)運(yùn)放負(fù)極輸入端的電壓，用于匹配檢測(cè)的不同電流點(diǎn)，當(dāng)運(yùn)放的正極小于或等于負(fù)極輸入電壓時(shí)，運(yùn)放無(wú)輸出，電路輸出一個(gè)邏輯高電平，而當(dāng)任一相有電流，且電流產(chǎn)生電壓信號(hào)超過(guò)了運(yùn)放負(fù)極匹配的電壓時(shí)，該相的運(yùn)放的輸出使后面三極管導(dǎo)通，使電路輸出一個(gè)邏輯低電平。該電路的功耗較低，表計(jì)只需一個(gè)IO 口檢測(cè)該電路輸出即可，簡(jiǎn)化了邏輯，檢測(cè)的精度可通過(guò)提高運(yùn)放的放大倍數(shù)，從而滿足國(guó)網(wǎng)三相智能表5%額定電流的檢測(cè)要求。
【專利附圖】

【附圖說(shuō)明】
[0010]圖1是本實(shí)用新型電流信號(hào)檢測(cè)電路的電路原理圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。
[0012]如圖1所示，本實(shí)用新型一種電流信號(hào)檢測(cè)電路，包括一電流基準(zhǔn)電路1、運(yùn)放集成芯片N1、輸出電路2 ;所述運(yùn)放集成芯片NI的一比較輸入端供a、b、C三個(gè)相位電流值的電壓值輸入；所述運(yùn)放集成芯片NI的另一比較輸入端與電流基準(zhǔn)電路I連接；所述輸出電路2的輸入端與運(yùn)放集成芯片NI的輸出端連接；所述輸出電路2的輸出端為電流信號(hào)檢測(cè)電路的輸出端。
[0013]所述的電流基準(zhǔn)電路I包括第一電阻Rl、第二電阻R2、第三電阻R3、第四電阻R4和第五電阻R5 ;所述第一電阻Rl的一端與直流電源VCC連接；所述第一電阻Rl的另一端與第二電阻R2的一端、第三電阻R3的一端、第四電阻R4的一端、運(yùn)放集成芯片NI的另一比較輸入端連接；所述第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端與第五電阻R5的一端連接；所述第五電阻R5的一端與公共接地端連接。
[0014]所述的輸出電路2包括第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、二極管VD1、第一三極管V1、第二三極管V2、第三三極管V3、第一電容Cl ;所述第六電阻R6的一端、第七電阻R7的一端、第八電阻R8的一端與運(yùn)放集成芯片NI的輸出端連接；所述第六電阻R6的另一端、第七電阻R7的另一端、第八電阻R8的另一端分別與第一三極管Vl的基極、第二三極管V2的基極、第三三極管V3的基極連接；所述第九電阻R9的一端與直流電源VCC連接；所述第九電阻R9的另一端與二極管VDl的陽(yáng)極連接；所述二極管VDl的陰極與第十電阻RlO的一端、第一三極管Vl的集電極、第二三極管V2的集電極、第三三極管V3的集電極連接；所述第一三極管Vl的發(fā)射極、第二三極管V2的發(fā)射極、第三三極管V3的發(fā)射極與公共接地端連接；所述第十電阻RlO的另一端為電流信號(hào)檢測(cè)電路的輸出端。
[0015]所述運(yùn)放集成芯片NI的型號(hào)為L(zhǎng)M2902KAV，運(yùn)放集成芯片NI的外圍電路如圖1所示；U_Ia、U_Ib、U_Ic分別與運(yùn)放集成芯片NI的1IN+、2IN+、3IN+連接，第一電阻Rl的另一端與 1IN-、2IN-、3IN 連接。
[0016]本電路只用到了運(yùn)放集成芯片NI其中的三個(gè)運(yùn)放，且這三個(gè)運(yùn)放的負(fù)極連在一起，采用同一個(gè)參考點(diǎn)，通過(guò)改變電阻Rl、R2、R3、R4、R5的大小，可調(diào)節(jié)運(yùn)放負(fù)極輸入端的電壓，使其與5%額定(基本)電流產(chǎn)生的電壓信號(hào)U_Ia—致,當(dāng)運(yùn)放正極輸入的電流信號(hào)大于5%額定電流所產(chǎn)生的電壓時(shí)，運(yùn)放的正極和負(fù)極之間會(huì)有一個(gè)電壓差+VIN，這個(gè)電壓經(jīng)運(yùn)放放大，會(huì)產(chǎn)生一個(gè)較大的電流信號(hào)，經(jīng)過(guò)R6電阻，使三極管的基極和發(fā)射極之間產(chǎn)生壓差，導(dǎo)致三極管集電極和發(fā)射極導(dǎo)通，從而把二極管VDl的負(fù)極處電壓拉低，使本電路輸出低電壓，從本電路中可以看到，三個(gè)三極管，任何一個(gè)導(dǎo)通，都會(huì)把二極管VDl的負(fù)極處電壓拉低，使電路輸出端I/0_CHK為邏輯低電平，即:三相中任一相電流大于5%額定電流，電路都會(huì)輸出邏輯低電平，若三相電流均小于5%額定電流，電路輸出邏輯高電平。
[0017]以上僅就本實(shí)用新型的最佳實(shí)施例作了說(shuō)明，但不能理解為是對(duì)權(quán)利要求的限制。本實(shí)用新型不僅限于以上實(shí)施例，其具體結(jié)構(gòu)允許有變化。但凡在本實(shí)用新型獨(dú)立權(quán)利要求的保護(hù)范圍內(nèi)所作的各種變化均在本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種電流信號(hào)檢測(cè)電路，其特征在于:包括一電流基準(zhǔn)電路(I)、運(yùn)放集成芯片N1、輸出電路(2);所述運(yùn)放集成芯片NI的一比較輸入端供a、b、c三個(gè)相位電流值的電壓值輸入；所述運(yùn)放集成芯片NI的另一比較輸入端與電流基準(zhǔn)電路(I)連接；所述輸出電路(2)的輸入端與運(yùn)放集成芯片NI的輸出端連接；所述輸出電路(2)的輸出端為電流信號(hào)檢測(cè)電路的輸出端。
2.根據(jù)權(quán)利要求1所述的電流信號(hào)檢測(cè)電路，其特征在于:所述的電流基準(zhǔn)電路(I)包括第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和第五電阻R5 ;所述第一電阻Rl的一端與直流電源VCC連接；所述第一電阻Rl的另一端與第二電阻R2的一端、第三電阻R3的一端、第四電阻R4的一端、運(yùn)放集成芯片NI的另一比較輸入端連接；所述第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端與第五電阻R5的一端連接；所述第五電阻R5的一端與公共接地端連接。
3.根據(jù)權(quán)利要求2所述的電流信號(hào)檢測(cè)電路，其特征在于:所述的輸出電路(2)包括第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、二極管VD1、第一三極管V1、第二三極管V2、第三三極管V3;所述第六電阻R6的一端、第七電阻R7的一端、第八電阻R8的一端與運(yùn)放集成芯片NI的輸出端連接；所述第六電阻R6的另一端、第七電阻R7的另一端、第八電阻R8的另一端分別與第一三極管Vl的基極、第二三極管V2的基極、第三三極管V3的基極連接；所述第九電阻R9的一端與直流電源VCC連接；所述第九電阻R9的另一端與二極管VDl的陽(yáng)極連接；所述二極管VDl的陰極與第十電阻RlO的一端、第一三極管Vl的集電極、第二三極管V2的集電極、第三三極管V3的集電極連接；所述第一三極管Vl的發(fā)射極、第二三極管V2的發(fā)射極、第三三極管V3的發(fā)射極與公共接地端連接；所述第十電阻RlO的另一端為檢測(cè)電路的輸出端。
4.根據(jù)權(quán)利要求3所述的電流信號(hào)檢測(cè)電路，其特征在于:所述運(yùn)放集成芯片NI的型號(hào)為 LM2902KAV。
【文檔編號(hào)】G01R19/00GK203688623SQ201320618260
【公開(kāi)日】2014年7月2日 申請(qǐng)日期:2013年9月30日 優(yōu)先權(quán)日:2013年9月30日
【發(fā)明者】王雷, 章躍平, 孟令超 申請(qǐng)人:寧波三星電氣股份有限公司