專利名稱：一種三相程控精密測試電源的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及儀器儀表領(lǐng)域，特別涉及一種基于CPLD_DSP的三相程控精密測試電源，主要應(yīng)用于電力系統(tǒng)的電測、熱工等儀器儀表領(lǐng)域。
背景技術(shù)：
三相程控精密測試電源是一種操作方便、可靠穩(wěn)定、精度高、作用強的電測儀表試驗裝置，主要應(yīng)用于電力系統(tǒng)的電測、熱工等儀器儀表領(lǐng)域。三相程控精密測試電源主要作為標準電源對電壓表、電流表、頻率表、相位表進行校準，因此三相程控精密測試電源本身的精度對于校準的電壓表、電流表、頻率表、相位表來說至關(guān)重要。現(xiàn)有的三相程控精密測試電源多采用單片機或者單一的DSP來實現(xiàn)，這種測試電源采用的硬件較多，系統(tǒng)較為復(fù)雜，功耗也相對較高，輸出穩(wěn)定性較差，而且現(xiàn)有三相程控精密測試電源電壓、電流、頻率的精度都很難提高，這樣就會對電壓表、電流表、頻率表、相位表的校準帶來一定影響，進而有可能會影響到儀器儀表的測量精度。

實用新型內(nèi)容鑒于以上所述現(xiàn)有技術(shù)的缺點，本實用新型的目的在于提供一種三相程控精密測試電源，用于解決現(xiàn)有技術(shù)中三相程控精密測試電源系統(tǒng)復(fù)雜、功耗高、輸出穩(wěn)定性差、精度低的問題。為實現(xiàn)上述目的及其他相關(guān)目的，本實用新型提供一種三相程控精密測試電源，ROM存儲器，所述ROM存儲器內(nèi)存儲有DDS波形數(shù)據(jù)；DSP信號處理器，所述DSP信號處理器與所述ROM存儲器連接；CPLD邏輯器件，所述CPLD邏輯器件包括RAM存儲器模塊、DDS信號產(chǎn)生模塊、并行D/A驅(qū)動模塊、鍵 盤掃描模塊、串行D/A驅(qū)動模塊；所述RAM存儲器模塊與所述DSP信號處理器、DDS信號產(chǎn)生模塊連接，所述DDS信號產(chǎn)生模塊與所述DSP信號處理器、并行D/A驅(qū)動模塊連接，所述并行D/A驅(qū)動模塊與并行D/A轉(zhuǎn)換電路連接；所述DSP信號處理器與所述鍵盤掃描模塊、串行D/A驅(qū)動模塊連接，所述串行D/A驅(qū)動模塊與串行D/A轉(zhuǎn)換電路連接，所述串行D/A轉(zhuǎn)換電路的輸出端與所述并行D/A轉(zhuǎn)換電路的基準電壓輸入端連接，所述鍵盤掃描模塊與外接鍵盤連接；所述DSP信號處理器讀取所述ROM存儲器內(nèi)的DDS波形數(shù)據(jù)并傳輸給RAM存儲器模塊，所述RAM存儲器模塊將所述DDS波形數(shù)據(jù)傳輸給所述DDS信號產(chǎn)生模塊，所述鍵盤掃描模塊用于接收所述外接鍵盤輸入的電壓或者電流的幅值、頻率和相位參數(shù)并輸送給所述DSP信號處理器，所述DSP信號處理器將電壓或者電流的頻率、相位參數(shù)傳輸給DDS信號產(chǎn)生模塊，所述DDS信號產(chǎn)生模塊根據(jù)DDS波形數(shù)據(jù)及電壓或者電流的頻率、相位參數(shù)進行數(shù)字合成并通過所述D/A驅(qū)動模塊傳輸給并行D/A轉(zhuǎn)換電路，與此同時，DSP信號處理器將電壓或者電流的幅值參數(shù)經(jīng)所述串行D/A驅(qū)動模塊傳輸給串行D/A轉(zhuǎn)換電路,使所述串行D/A轉(zhuǎn)換電路為所述并行D/A轉(zhuǎn)換電路提供參考電壓。優(yōu)選地，所述DSP信號處理器還與一顯示器連接，所述顯示器用于顯示所述外接鍵盤輸入的電壓或者電流的幅值、頻率和相位參數(shù)。[0007]優(yōu)選地，所述DDS信號產(chǎn)生模塊為6路并行DDS信號產(chǎn)生模塊，所述并行D/A驅(qū)動模塊為6路并行D/A驅(qū)動模塊，所述串行D/A驅(qū)動模塊為6路串行D/A驅(qū)動模塊。優(yōu)選地，所述并行D/A轉(zhuǎn)換電路的輸出端還通過一反饋采樣電路與所述DSP信號處理器連接。優(yōu)選地，所述反饋采樣電路包括通道選擇模塊、放大器和A/D轉(zhuǎn)換模塊，所述通道選擇模塊輸入端口與所述D/A轉(zhuǎn)換器輸出端口連接，所述通道選擇模塊的輸出端口通過所述A/D轉(zhuǎn)換模塊與所述DSP信號處理器連接。優(yōu)選地，所述DSP信號處理器采用TMS320F2812芯片。優(yōu)選地，所述CPLD邏輯器件采用MAXII系列的EPM1270T144C芯片。優(yōu)選地，所述并行D/A轉(zhuǎn)換電路采用MAX7547芯片。優(yōu)選地，所述串行D/A轉(zhuǎn)換電路采用LTC1595芯片。如上所述 ，本實用新型的三相程控精密測試電源具有以下有益效果:該三相程控精密測試電源采用直接數(shù)字頻率合成(DDS)技術(shù)，以大規(guī)模可編程器件CPLD和高速微處理器DSP為系統(tǒng)控制核心，配合高速高精度的DA芯片以及高保真功放一起構(gòu)成的高精度標準功率源。本測試電源可以輸出頻率、相位及幅度均可調(diào)的高精度電壓電流，是高精度的可調(diào)電壓電流標準源，具有輸出穩(wěn)定可靠、精度高、高性價比、低功耗等優(yōu)點。

圖1為本實用新型實施例方框示意圖。圖2為本實用新型實施例反饋采樣電路示意圖。圖3為本實用新型實施例并行D/A轉(zhuǎn)換電路示意圖。圖4為本實用新型實施例DDS信號產(chǎn)生模塊電路示意圖。元件標號說明IROM 存儲器2DSP信號處理器3CPLD邏輯器件31RAM存儲器模塊32DDS信號產(chǎn)生模塊33并行D/A驅(qū)動模塊34鍵盤掃描模塊35串行D/A驅(qū)動模塊4并行D/A轉(zhuǎn)換電路5串行D/A轉(zhuǎn)換電路6外接鍵盤7顯示器8反饋采樣電路
具體實施方式
以下由特定的具體實施例說明本實用新型的實施方式，熟悉此技術(shù)的人士可由本說明書所揭露的內(nèi)容輕易地了解本實用新型的其他優(yōu)點及功效。請參閱圖1至圖4。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本實用新型的基本構(gòu)想，遂圖式中僅顯示與本實用新型中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。如圖1所示，本實用新型提供一種三相程控精密測試電源，該三相程控精密測試電源包括ROM存儲器1、DSP信號處理器2和CPLD邏輯器件3。ROM存儲器I內(nèi)存儲有DDS波形數(shù)據(jù)，該DDS波形數(shù)據(jù)可通過DSP信號處理器傳輸給CPLD邏輯器件3。CPLD邏輯器件3包括RAM存儲 器模塊31、DDS信號產(chǎn)生模塊32、并行D/A驅(qū)動模塊33、鍵盤掃描模塊34和串行D/A驅(qū)動模塊35。RAM存儲器模塊31與DSP信號處理器2、DDS信號產(chǎn)生模塊32連接，DDS信號產(chǎn)生模塊32與DSP信號處理器2、并行D/A驅(qū)動模塊33連接，并行D/A驅(qū)動模塊33與并行D/A轉(zhuǎn)換電路4連接。DSP信號處理器2與鍵盤掃描模塊34、串行D/A驅(qū)動模塊35連接，串行D/A驅(qū)動模塊35與串行D/A轉(zhuǎn)換電路5連接，串行D/A轉(zhuǎn)換電路5的輸出端與并行D/A轉(zhuǎn)換電路4的基準電壓輸入端連接，鍵盤掃描模塊34與外接鍵盤6連接.。DSP信號處理器2還與一顯示器7連接，顯示器7可選用IXD顯示模塊。CPLD邏輯器件3采用MAXII系列的EPM1270T144C，DSP信號處理器2采用TI公司的TMS320F2812芯片。DSP和CPLD通過20根數(shù)據(jù)線形成握手，其中I根數(shù)據(jù)線A作為DSP向CPLD發(fā)送命令的控制線，I根數(shù)據(jù)線B作為CPLD向DSP發(fā)送命令的控制線，其余的18根線用來傳送數(shù)據(jù)，采用雙向方式。該三相程控精密測試電源上電工作時，首先DSP信號處理器2將數(shù)據(jù)線A的電平由高拉低，同CPLD邏輯器件3進行通信，DSP信號處理器2將ROM存儲器I內(nèi)存儲有DDS波形數(shù)據(jù)放到數(shù)據(jù)線上，通知CPLD邏輯器件3接收產(chǎn)生DDS波形的數(shù)據(jù)，CPLD邏輯器件3將接收的數(shù)據(jù)保存到RAM存儲器模塊31中(主要考慮RAM執(zhí)行速度快)。然后通過鍵盤掃描模塊34掃描外接鍵盤6輸入的電壓或者電流的幅值、頻率和相位參數(shù)，上述參數(shù)通過顯示器7進行顯示并同時輸送給DSP信號處理器2，DSP信號處理器2將電壓或者電流的頻率、相位參數(shù)傳輸給DDS信號產(chǎn)生模塊32，DDS信號產(chǎn)生模塊32根據(jù)DDS波形數(shù)據(jù)及電壓或者電流的頻率、相位參數(shù)進行數(shù)字合成并通過D/A驅(qū)動模塊33傳輸給并行D/A轉(zhuǎn)換電路4，與此同時，DSP信號處理器將電壓或者電流的幅值參數(shù)經(jīng)串行D/A驅(qū)動模塊35傳輸給串行D/A轉(zhuǎn)換電路5，使串行D/A轉(zhuǎn)換電路5為并行D/A轉(zhuǎn)換電路4提供參考電壓。如圖3所示，作為一種優(yōu)選方式，DDS信號產(chǎn)生模塊32為6路并行DDS信號產(chǎn)生模塊，并行D/A驅(qū)動模塊33為6路并行D/A驅(qū)動模塊，串行D/A驅(qū)動模塊35為6路串行D/A驅(qū)動模塊。與此相對應(yīng)并行D/A轉(zhuǎn)換電路主要采用MAX7547芯片。MAX7547芯片通過CSA、CSB選通工作，由CPLD驅(qū)動，轉(zhuǎn)換DDS產(chǎn)生的6路基準信號，逐個分時進行D/A轉(zhuǎn)換，MAX7547 一片可以完成2路信號的D/A轉(zhuǎn)換，一共需要3片MAX7547。MAX7547是電流型D/A，通過轉(zhuǎn)換電路轉(zhuǎn)換成電壓信號，采用雙極性輸出。6路分時轉(zhuǎn)換，具體的時序由CPLD的狀態(tài)機來完成設(shè)計。MAX7547的控制端子均低電平有效，CSA，CSB是兩組D/A的片選，D/A是分時工作，WR是轉(zhuǎn)換使能信號，首先將要轉(zhuǎn)換的數(shù)據(jù)準備好，然后將片選設(shè)置為低電平，延時一段時間后，將WR使能信號由初始的高電平拉為低電平，延遲一段時間，一次轉(zhuǎn)換完成之后將WR設(shè)置為高電平，使其失效，延遲一段時間后將片選信號CSA(CSB)恢復(fù)為初始高電平，完成一次D/A轉(zhuǎn)換。根據(jù)以上的工作原理進行設(shè)計，I路D/A轉(zhuǎn)換設(shè)定5個狀態(tài)，6路D/A分時進行D/A轉(zhuǎn)換一共設(shè)定了 40個狀態(tài)，其中30個狀態(tài)為合法態(tài)，剩余的10個為非法狀態(tài)，狀態(tài)機在時鐘作用下進行逐個轉(zhuǎn)換，選用狀態(tài)機的時鐘為400KHZ，周期為2.5微秒，完成I路D/A需要5個時鐘周期12.5微秒，同一路D/A兩次D/A轉(zhuǎn)換的時間間隔為40個時鐘周期100微秒，因此設(shè)計每路DDS采用同一時鐘10KHZ (周期100微秒)，保證6路DDS輸出數(shù)據(jù)中的每一路數(shù)據(jù)都保持100微秒，以保證D/A數(shù)據(jù)的穩(wěn)定輸出，經(jīng)過電路的仿真測試，達到設(shè)計要求。串行D/A轉(zhuǎn)換電路5包括6片LTC1595芯片，LTC1595是一個16位串行D/A，采用SPI時序，控制端子有3個，其中CLK為時鐘端，SRI為數(shù)據(jù)輸入端，LD為數(shù)據(jù)鎖存端，啟動D/A轉(zhuǎn)換之后，串行數(shù)據(jù)在時鐘的作用下，進行數(shù)據(jù)移位轉(zhuǎn)換，在第16個時鐘上升沿之后，將LD端電平拉低，將轉(zhuǎn)換之后的并行數(shù)據(jù)鎖存并完成一次D/A轉(zhuǎn)換。因此，CPLD要采用狀態(tài)機輸出符合時序的控制信號，即首先產(chǎn)生16個轉(zhuǎn)換時鐘信號，I個鎖存信號，鎖存信號初始為高電平，在第16個時鐘的上升沿之后，鎖存信號下拉為低電平，將輸入的16位并行數(shù)據(jù)在時鐘的作用下進行移位轉(zhuǎn)換，轉(zhuǎn)換成為I路串行數(shù)據(jù)送給LTC1595的SRI串行數(shù)據(jù)輸入端用于D/A轉(zhuǎn)換。如圖4所示，DDS信號產(chǎn)生模塊32采用直接頻率合成技術(shù)產(chǎn)生6路頻率、相位均可調(diào)的正弦信號，主要包含頻率累加器(max_adder26b)、相位累加器(max_adderl20b)、數(shù)據(jù)鎖存器(reg26b)等幾部分。頻率累加器的位數(shù)直接決定了輸出信號的頻率分辨率，系統(tǒng)要求輸出40Hz 65Hz可調(diào)，頻率分辨率0.001HZ，系統(tǒng)選用基準時鐘fs = 10KHZ，可知分辨率為fs/2N，其中N是頻率累加器的位數(shù)，因此，選定N = 26，即26位的頻率累加器max_adder26b,實際頻率分辨率應(yīng)該是10000/226 = 0.00015HZ，可調(diào)頻率字范圍從41893到6A7R) (40 65HZ)，從頻率字范圍可知，選定的20位數(shù)據(jù)的最高兩位始終是“01”，即從0100 0001 1000 1001 0011 到 0110 1010 0111 1111 0000，因此頻率字只需要 18 根線，相位分辨率要求0.1度,相位分辨率為360/2M，其中M是相位累加器的位數(shù)，故相位累加器選擇為12位，即12位的相位累加器max_adderl20b,實際分辨率360/212 = 0.088度。為了實現(xiàn)高精度穩(wěn)定輸出，在并行D/A轉(zhuǎn)換電路的輸出端與DSP信號處理器之間還設(shè)有一反饋采樣電路8，DSP信號處理器可根據(jù)反饋采樣電路8反饋的信號進行調(diào)節(jié)，從而最終達到三相電源高精度穩(wěn)定輸出。反饋采樣電路8包括通道選擇模塊、放大器和A/D轉(zhuǎn)換模塊，所述通道選擇模塊輸入端口與所述D/A轉(zhuǎn)換器輸出端口連接，所述通道選擇模塊的輸出端口通過所述A/D轉(zhuǎn)換模塊與所述DSP信號處理器連接。如圖2所示，作為反饋采樣電路8的一種實施例，該電路由串行A/D采樣芯片maxll32、通道選擇芯片max308以及高精度運算放大器0P2177組成。本設(shè)計電路主要用來采集6通道反饋的電壓電流信號，實現(xiàn)6通道分時采樣。maxll32采樣SPI采樣模式，maxi 132的7，8，9腳分別接上max308的15，16，I腳，作為分時采樣的地址選擇信號，輸出的6路輸出反饋信號分別從max308的4，5，6，7，11，12腳輸入，第8腳輸出給運算放大器0P2177放大后送串行A/D采樣芯片 maxll32的模擬輸入端(20腳)，在串行時鐘(13腳)的作用下以SPI方式進行A/D轉(zhuǎn)換，從11腳進行串行輸出。該三相程控精密測試電源選取有源晶振40MHZ作為系統(tǒng)的基準時鐘，根據(jù)設(shè)計要求以及DDS的計算公式對選取DDS的主時鐘10KHZ，根據(jù)系統(tǒng)要求的頻率和相位精度選取頻率字和相位字的長度以及相位累加器的位數(shù)；DDS信號產(chǎn)生模塊考慮到CPLD資源的有限，將6路并行輸出改為串行分時輸出，這樣既節(jié)省了資源又不影響系統(tǒng)的輸出；將鍵盤掃描豐旲塊34和6路串行D/A驅(qū)動I旲塊集成在CPLD芯片中，提聞了系統(tǒng)的執(zhí)行效率和輸出的穩(wěn)定性；A/D采樣以及系統(tǒng)輸出的校正補償，利用DSP的高速數(shù)據(jù)處理能力保證了系統(tǒng)輸出的高精度。該三相程控精密測試電源克服了傳統(tǒng)標準源輸出精度低、范圍小的不足，采用高集成度的CPLD來完成系統(tǒng)的主體設(shè)計，將大部分的數(shù)字電路集成到一片CPLD中，提高了系統(tǒng)的集成度，保證了系統(tǒng)輸出的穩(wěn)定性，采用高精度的A/D和D/A以及高速數(shù)據(jù)處理器DSP2812保證了輸出的精度。所以，本實用新型有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。上述實施例僅例示性說明本實用新型的原理及其功效，而非用于限制本實用新型。任何熟悉此技術(shù)的人士皆可在不違背本實用新型的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本實用新型所揭示的精神與技術(shù)思想下所完成·的一切等效修飾或改變，仍應(yīng)由本實用新型的權(quán)利要求所涵蓋。
權(quán)利要求1.一種三相程控精密測試電源，其特征在于，其包括: ROM存儲器，所述ROM存儲器內(nèi)存儲有DDS波形數(shù)據(jù)； DSP信號處理器，所述DSP信號處理器與所述ROM存儲器連接； CPLD邏輯器件，所述CPLD邏輯器件包括RAM存儲器模塊、DDS信號產(chǎn)生模塊、并行D/A驅(qū)動模塊、鍵盤掃描模塊、串行D/A驅(qū)動模塊； 所述RAM存儲器模塊與所述DSP信號處理器、DDS信號產(chǎn)生模塊連接，所述DDS信號產(chǎn)生模塊與所述DSP信號處理器、并行D/A驅(qū)動模塊連接，所述并行D/A驅(qū)動模塊與并行D/A轉(zhuǎn)換電路連接； 所述DSP信號處理器與所述鍵盤掃描模塊、串行D/A驅(qū)動模塊連接，所述串行D/A驅(qū)動模塊與串行D/A轉(zhuǎn)換電路連接，所述串行D/A轉(zhuǎn)換電路的輸出端與所述并行D/A轉(zhuǎn)換電路的基準電壓輸入端連接，所述鍵盤掃描模塊與外接鍵盤連接； 所述DSP信號處理器讀取所述ROM存儲器內(nèi)的DDS波形數(shù)據(jù)并傳輸給RAM存儲器模塊，所述RAM存儲器模塊將所述DDS波形數(shù)據(jù)傳輸給所述DDS信號產(chǎn)生模塊，所述鍵盤掃描模塊用于接收所述外接鍵盤輸入的電壓或者電流的幅值、頻率和相位參數(shù)并輸送給所述DSP信號處理器，所述DSP信號處理器將電壓或者電流的頻率、相位參數(shù)傳輸給DDS信號產(chǎn)生模塊，所述DDS信號產(chǎn)生模塊根據(jù)DDS波形數(shù)據(jù)及電壓或者電流的頻率、相位參數(shù)進行數(shù)字合成并通過所述D/A驅(qū)動模塊傳輸給并行D/A轉(zhuǎn)換電路，與此同時，DSP信號處理器將電壓或者電流的幅值參數(shù)經(jīng)所述串行D/A驅(qū)動模塊傳輸給串行D/A轉(zhuǎn)換電路，使所述串行D/A轉(zhuǎn)換電路為所述并行D/A轉(zhuǎn)換電路提供參考電壓。
2.根據(jù)權(quán)利要求1所述的三相程控精密測試電源，其特征在于:所述DSP信號處理器還與一顯示器連接，所述顯示器用于顯示所述外接鍵盤輸入的電壓或者電流的幅值、頻率和相位參數(shù)?！?br> 3.根據(jù)權(quán)利要求1所述的三相程控精密測試電源，其特征在于:所述DDS信號產(chǎn)生模塊為6路并行DDS信號產(chǎn)生模塊，所述并行D/A驅(qū)動模塊為6路并行D/A驅(qū)動模塊，所述串行D/A驅(qū)動模塊為6路串行D/A驅(qū)動模塊。
4.根據(jù)權(quán)利要求1所述的三相程控精密測試電源，其特征在于:所述并行D/A轉(zhuǎn)換電路的輸出端還通過一反饋采樣電路與所述DSP信號處理器連接。
5.根據(jù)權(quán)利要求4所述的三相程控精密測試電源，其特征在于:所述反饋采樣電路包括通道選擇模塊、放大器和A/D轉(zhuǎn)換模塊，所述通道選擇模塊輸入端口與所述D/A轉(zhuǎn)換器輸出端口連接，所述通道選擇模塊的輸出端口通過所述A/D轉(zhuǎn)換模塊與所述DSP信號處理器連接。
6.根據(jù)權(quán)利要求1所述的三相程控精密測試電源，其特征在于:所述DSP信號處理器采用TMS320F2812芯片。
7.根據(jù)權(quán)利要求1所述的三相程控精密測試電源，其特征在于:所述CPLD邏輯器件采用MAXII系列的EPM1270T144C芯片。
8.根據(jù)權(quán)利要求1所述的三相程控精密測試電源，其特征在于:所述并行D/A轉(zhuǎn)換電路采用MAX7547芯片。
9.根據(jù)權(quán)利要求1所述的三相程控精密測試電源，其特征在于:所述串行D/A轉(zhuǎn)換電路采用LTC1595芯片。
專利摘要本實用新型提供一種三相程控精密測試電源，該三相程控精密測試電源包括DSP信號處理器、CPLD邏輯器件、CPLD邏輯器件包括RAM存儲器模塊、DDS信號產(chǎn)生模塊、并行D/A驅(qū)動模塊、鍵盤掃描模塊、串行D/A驅(qū)動模塊。該三相程控精密測試電源采用直接數(shù)字頻率合成(DDS)技術(shù)，以大規(guī)?？删幊唐骷﨏PLD和高速微處理器DSP為系統(tǒng)控制核心，配合高速高精度的DA芯片以及高保真功放一起構(gòu)成的高精度標準功率源。本測試電源可以輸出頻率、相位及幅度均可調(diào)的高精度電壓電流，是高精度的可調(diào)電壓電流標準源，具有輸出穩(wěn)定可靠、精度高、高性價比、低功耗等優(yōu)點。
文檔編號G01R35/00GK203149428SQ201320157888
公開日2013年8月21日 申請日期2013年4月2日 優(yōu)先權(quán)日2013年4月2日
發(fā)明者李慧, 李景 申請人:淮陰工學院