基于通用測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)的制作方法
【專利摘要】基于通用測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)，它涉及雷達(dá)電路故障檢測(cè)與診斷【技術(shù)領(lǐng)域】。它包含通用測(cè)試平臺(tái)、測(cè)試程序集、接口連接組件和接口測(cè)試適配器和被測(cè)信號(hào)處理單元，通用測(cè)試平臺(tái)為測(cè)試程序集、程控電源、頻譜儀、信號(hào)發(fā)生器、數(shù)字示波器、數(shù)字三用表、數(shù)字I／O、通信接口、多路ADC及多路DAC等通用測(cè)試儀器和硬件資源，測(cè)試平臺(tái)通過接口連接組件和接口測(cè)試適配器連接，采用通用測(cè)試平臺(tái)+接口測(cè)試適配器的系統(tǒng)架構(gòu)，具有很強(qiáng)的通用性和可擴(kuò)展性，可以多種裝備共用同一個(gè)測(cè)試平臺(tái)，接口測(cè)試適配器采用FPGA+ARM的硬件架構(gòu)，具有很強(qiáng)的通用性、擴(kuò)展性和可重構(gòu)性。
【專利說明】基于通用測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及雷達(dá)電路故障檢測(cè)與診斷【技術(shù)領(lǐng)域】，具體涉及基于測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)。
【背景技術(shù)】:
[0002]相位編碼中斷連續(xù)波雷達(dá)通過脈沖壓縮技術(shù)很好地解決了脈沖雷達(dá)作用距離和分辨力之間的矛盾，同時(shí)又有效提高了雷達(dá)的低截獲性能，在現(xiàn)代雷達(dá)中得到了廣泛的應(yīng)用。
[0003]雷達(dá)信號(hào)處理單元是相位編碼中斷連續(xù)波雷達(dá)的關(guān)鍵電路之一，其主要由高速ADC、FPGA和DSP等器件組成，完成雷達(dá)中頻回波信號(hào)數(shù)字化、正交下變頻、脈沖壓縮、多普勒補(bǔ)償、雜波對(duì)消及目標(biāo)檢測(cè)等功能。其性能優(yōu)劣將直接影響著雷達(dá)整機(jī)的技術(shù)指標(biāo)。目前，雷達(dá)信號(hào)處理單元在產(chǎn)品生產(chǎn)、基層級(jí)及中繼級(jí)維修過程中，主要采用人工手段輔以專用測(cè)試工裝來進(jìn)行性能測(cè)試和檢修，測(cè)試效率低下，且無法完成故障的智能診斷和定位，適應(yīng)不了現(xiàn)代裝備的生產(chǎn)、基層級(jí)和中繼級(jí)產(chǎn)品維修的需求。
[0004]自動(dòng)測(cè)試系統(tǒng)(ATS)是現(xiàn)代測(cè)試技術(shù)和計(jì)算機(jī)技術(shù)相結(jié)合的產(chǎn)物。ATS將測(cè)試過程中所需要的激勵(lì)儀器模塊和測(cè)量儀器模塊集成在一起，在計(jì)算機(jī)的控制作用下，產(chǎn)生被測(cè)對(duì)象所需要的激勵(lì)信號(hào)并送往被測(cè)對(duì)象對(duì)應(yīng)的激勵(lì)信號(hào)節(jié)點(diǎn)，然后將被測(cè)對(duì)象關(guān)鍵測(cè)試點(diǎn)的響應(yīng)信號(hào)進(jìn)行采集、存儲(chǔ)和分析，最終實(shí)現(xiàn)對(duì)被測(cè)對(duì)象性能的自動(dòng)測(cè)試。構(gòu)建基于通用測(cè)試平臺(tái)的測(cè)試系統(tǒng)，可以充分利用ATS的設(shè)備資源，開展不同型號(hào)、不同類型裝備的性能自動(dòng)測(cè)試和故障診斷，有效提高了測(cè)試系統(tǒng)的測(cè)試效率，增加了測(cè)試設(shè)備的利用率，增強(qiáng)了ATS系統(tǒng)的可擴(kuò)展性，符合國內(nèi)外自動(dòng)測(cè)試技術(shù)的發(fā)展趨勢(shì)。
[0005]專利申請(qǐng)?zhí)枮镃N201120476100.3，發(fā)明名稱為“一種基于BP神經(jīng)網(wǎng)絡(luò)的雷達(dá)故障診斷系統(tǒng)”的中國專利，主要是在雷達(dá)設(shè)備工作時(shí)進(jìn)行實(shí)時(shí)監(jiān)視雷達(dá)性能狀態(tài)，可以及時(shí)提供預(yù)警信息，但它并不能夠提供單板級(jí)測(cè)試和故障診斷。國內(nèi)外有關(guān)基于通用ATS平臺(tái)的雷達(dá)信號(hào)處理單元測(cè)試系統(tǒng)的專利尚未查到。

【發(fā)明內(nèi)容】
:
[0006]本發(fā)明的目的是提供基于測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)，它具有以下顯著優(yōu)點(diǎn):(1)采用通用測(cè)試平臺(tái)I測(cè)試平臺(tái)+接口測(cè)試適配器的系統(tǒng)架構(gòu)，具有很強(qiáng)的通用性和可擴(kuò)展性，可以多種裝備共用同一個(gè)測(cè)試平臺(tái)；(2)接口測(cè)試適配器4采用FPGA+ARM的硬件架構(gòu)，具有很強(qiáng)的通用性、擴(kuò)展性和可重構(gòu)性；(3)通用測(cè)試平臺(tái)I測(cè)試平臺(tái)可以通過RS232串行通信口對(duì)接口測(cè)試適配器4進(jìn)行控制，模擬產(chǎn)生相位編碼中斷連續(xù)波雷達(dá)的中頻回波，并對(duì)模擬回波參數(shù)進(jìn)行設(shè)置，具體包括中頻頻率、信噪比、信雜比、目標(biāo)距離、目標(biāo)速度和起伏特性、地雜波等，靈活產(chǎn)生理想測(cè)試環(huán)境、地雜波測(cè)試環(huán)境和干擾測(cè)試環(huán)境下測(cè)試信號(hào)處理單元所需要的各種激勵(lì)信號(hào)矢量；(4)本測(cè)試系統(tǒng)能夠自動(dòng)完成相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元的性能測(cè)試、故障診斷和故障定位，可應(yīng)用于產(chǎn)品生產(chǎn)、產(chǎn)品的基層級(jí)和中繼級(jí)檢測(cè)維修，并可以通過軟件升級(jí)，增加被測(cè)單元的測(cè)試種類。
[0007]為了解決【背景技術(shù)】所存在的問題，本發(fā)明采用以下技術(shù)方案:它包含通用測(cè)試平臺(tái)1、測(cè)試程序集2、接口連接組件3和接口測(cè)試適配器4和被測(cè)信號(hào)處理單元5，通用測(cè)試平臺(tái)I為測(cè)試程序集2、程控電源、頻譜儀、信號(hào)發(fā)生器、數(shù)字示波器、數(shù)字三用表、數(shù)字I /
O、通信接口、多路ADC及多路DAC等通用測(cè)試儀器和硬件資源，通用測(cè)試平臺(tái)I通過接口連接組件2和接口測(cè)試適配器4連接，接口測(cè)試適配器4主要產(chǎn)生測(cè)試被測(cè)信號(hào)處理單元5所需的模擬中頻回波激勵(lì)信號(hào)，同時(shí)將激勵(lì)響應(yīng)信號(hào)適配進(jìn)入測(cè)試系統(tǒng)，并進(jìn)行部分響應(yīng)信號(hào)的分析，接口測(cè)試適配器4采用FPGA+ARM的硬件架構(gòu)，F(xiàn)PGA內(nèi)部配置一定容量的雙口RAM作為FPGA的控制寄存器，并將其作為ARM的外部擴(kuò)展存儲(chǔ)器，ARM通過修改這些控制寄存器的值來實(shí)現(xiàn)對(duì)FPGA的有效控制，ARM首先接收來自通用測(cè)試平臺(tái)I的測(cè)試控制指令，然后將指令進(jìn)行譯碼后寫入FPGA的相應(yīng)控制寄存器，F(xiàn)PGA根據(jù)控制寄存器中的指令來產(chǎn)生相應(yīng)的激勵(lì)信號(hào)，通過高速DAC輸出，同時(shí)，F(xiàn)PGA還控制高速ADC完成部分激勵(lì)響應(yīng)信號(hào)的采樣和分析，F(xiàn)PGA的時(shí)鐘可以配置成板載50MHz晶振，或直接由通用測(cè)試平臺(tái)I中的任意信號(hào)發(fā)生器提供，在調(diào)試狀態(tài)采用板載晶振，正常工作狀態(tài)則由通用測(cè)試平臺(tái)I提供90MHz工作時(shí)鐘，以保證和被測(cè)信號(hào)處理單元5時(shí)鐘同源。
[0008]所述的FPGA采用Altera公司的EP3S1 IOFl 15213，ARM采用ATMEL公司的AT91SAM9G20B-CU，ADC 采用 LT 公司的 LTC2208IUP，DAC 采用 ADI 公司的高速 AD9736BBC。
[0009]本發(fā)明自動(dòng)測(cè)試的處理流程為:①通用測(cè)試平臺(tái)I上電后，運(yùn)行相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元的測(cè)試程序，初始化通用測(cè)試平臺(tái)I的硬件資源，包括程控電源、頻譜儀、數(shù)字示波器、數(shù)字三用表、數(shù)字I / O、通信接口、多路ADC及多路DAC，然后配置信號(hào)發(fā)生器產(chǎn)生兩路90MHz的正弦時(shí)鐘信號(hào)，分別提供給接口測(cè)試適配器4和被測(cè)信號(hào)處理單元5，同時(shí)配置程控電源給接口測(cè)試適配器4加電；
[0010]②打開相應(yīng)的RS232串行通信口，向接口測(cè)試適配器4發(fā)送開機(jī)握手報(bào)文，并等待接收接口測(cè)試適配器4的開機(jī)應(yīng)答報(bào)文，若在固定時(shí)間IOOms內(nèi)沒有收到開機(jī)應(yīng)答報(bào)文，將重復(fù)發(fā)送，若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則提示接口測(cè)試適配器4故障，結(jié)束本次測(cè)試;
[0011]③等待接收接口測(cè)試適配器4的開機(jī)自檢報(bào)文，若接口測(cè)試適配器4自檢結(jié)果正常，配置程控電源，給被測(cè)信號(hào)處理單元5加電，并進(jìn)入相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元測(cè)試界面，開始自動(dòng)測(cè)試，否則給出接口測(cè)試適配器4自檢故障結(jié)果，結(jié)束本次測(cè)試；
[0012]④發(fā)送理想環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果；
[0013]⑤若性能指標(biāo)結(jié)果異常，則查閱故障字典發(fā)送相應(yīng)的故障檢測(cè)指令；接口測(cè)試適配器4將根據(jù)故障檢測(cè)指令，采用故障樹的分析方法產(chǎn)生相應(yīng)的電路模塊測(cè)試激勵(lì)信號(hào)矢量，并對(duì)相應(yīng)的激勵(lì)響應(yīng)信號(hào)進(jìn)行檢測(cè)和分析，實(shí)現(xiàn)故障檢測(cè)和故障模塊的定位，并向通用測(cè)試平臺(tái)I發(fā)送檢測(cè)結(jié)果；通用測(cè)試平臺(tái)I收到檢測(cè)結(jié)果后生成測(cè)試報(bào)表，并結(jié)束本次測(cè)試；
[0014]⑥發(fā)送地雜波環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果,若性能指標(biāo)結(jié)果異常，則進(jìn)入⑤中相同的故障檢測(cè)程序，實(shí)現(xiàn)故障的檢測(cè)和定位；
[0015]⑦發(fā)送干擾環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果，若性能指標(biāo)結(jié)果異常，則進(jìn)入⑤中相同的故障檢測(cè)程序，實(shí)現(xiàn)故障的檢測(cè)和定位；
[0016]⑧生成測(cè)試報(bào)表，結(jié)束本次測(cè)試。
[0017]所述的接口測(cè)試適配器4工作時(shí)，ARM通過RS232串行通信口接收來自通用測(cè)試平臺(tái)I通用平臺(tái)的測(cè)試指令，并根據(jù)指令控制FPGA開展被測(cè)信號(hào)處理單元5的各項(xiàng)測(cè)試工作，同時(shí)通過10 / 100M以太網(wǎng)通信口向被測(cè)信號(hào)處理單元5發(fā)送指令并接收被測(cè)信號(hào)處理單元5的輸出數(shù)據(jù)，具體工作流程如下:
[0018]a、上電后，初始化外部RAM擴(kuò)展接口、RS232串行通信口、以太網(wǎng)通信口等外設(shè)，并進(jìn)行系統(tǒng)自檢；
[0019]b、等待接收來自通用測(cè)試平臺(tái)I通用平臺(tái)的開機(jī)報(bào)文，在接收到該報(bào)文后，立即向通用測(cè)試平臺(tái)I發(fā)送開機(jī)應(yīng)答報(bào)文；
[0020]C、向通用測(cè)試平臺(tái)I發(fā)送自檢結(jié)果報(bào)文；
[0021]d、等待通用測(cè)試平臺(tái)I平臺(tái)發(fā)送來的測(cè)試指令；
[0022]e、接收到的測(cè)試指令若為性能測(cè)試指令，則執(zhí)行f?h ;
[0023]f、向被測(cè)信號(hào)處理單元5發(fā)送IP地址解析協(xié)議(ARP)廣播報(bào)文，并等待接收被測(cè)信號(hào)處理單元5的ARP應(yīng)答報(bào)文，以實(shí)現(xiàn)以太網(wǎng)通信端口綁定；若在規(guī)定的IOOms時(shí)間內(nèi)沒有收到被測(cè)信號(hào)處理單元5的ARP應(yīng)答報(bào)文，則將重復(fù)發(fā)送ARP廣播包；若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則向通用測(cè)試平臺(tái)I發(fā)送被測(cè)信號(hào)處理單元5以太網(wǎng)通信故障，并進(jìn)入等待通用測(cè)試平臺(tái)I測(cè)試指令狀態(tài)；
[0024]g、通過以太網(wǎng)通信口向被測(cè)信號(hào)處理單元5發(fā)送開機(jī)握手報(bào)，并等待接收被測(cè)信號(hào)處理單元5開機(jī)應(yīng)答報(bào)文；若在規(guī)定的IOOms時(shí)間內(nèi)沒有收到開機(jī)應(yīng)答報(bào)文，則將重復(fù)發(fā)送開機(jī)握手報(bào)文；若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則向通用測(cè)試平臺(tái)I發(fā)送被測(cè)信號(hào)處理單元5以太網(wǎng)通信故障，并進(jìn)入等待通用測(cè)試平臺(tái)I測(cè)試指令狀態(tài)；
[0025]h、根據(jù)測(cè)試指令依次配置FPGA，進(jìn)行理想環(huán)境、地雜波環(huán)境和干擾環(huán)境下的虛警概率、發(fā)現(xiàn)概率、雜波可見度等性能指標(biāo)測(cè)試，完成指標(biāo)分析，給出測(cè)試結(jié)果，并發(fā)送給通用測(cè)試平臺(tái)I平臺(tái)，然后進(jìn)入等待通用測(cè)試平臺(tái)I測(cè)試指令狀態(tài)；
[0026]1、接收到指令若為故障檢測(cè)指令，則根據(jù)故障指令代碼，采用故障樹的分析方法，充分利用接口測(cè)試適配器4的板載資源及通用測(cè)試平臺(tái)I測(cè)試平臺(tái)的通用資源，產(chǎn)生所需要的模塊電路測(cè)試激勵(lì)信號(hào)，并進(jìn)行相應(yīng)激勵(lì)響應(yīng)信號(hào)的檢測(cè)和分析，實(shí)現(xiàn)故障的檢測(cè)和定位，并向通用測(cè)試平臺(tái)I平臺(tái)發(fā)送檢測(cè)結(jié)果，最后再次進(jìn)入指令等待狀態(tài)。
[0027]本發(fā)明具有以下有益效果，它具有以下顯著優(yōu)點(diǎn):(I)采用通用測(cè)試平臺(tái)I測(cè)試平臺(tái)+接口測(cè)試適配器的系統(tǒng)架構(gòu)，具有很強(qiáng)的通用性和可擴(kuò)展性，可以多種裝備共用同一個(gè)測(cè)試平臺(tái)；(2)接口測(cè)試適配器4采用FPGA+ARM的硬件架構(gòu)，具有很強(qiáng)的通用性、擴(kuò)展性和可重構(gòu)性；(3)通用測(cè)試平臺(tái)I測(cè)試平臺(tái)可以通過RS232串行通信口對(duì)接口測(cè)試適配器4進(jìn)行控制，模擬產(chǎn)生相位編碼中斷連續(xù)波雷達(dá)的中頻回波，并對(duì)模擬回波參數(shù)進(jìn)行設(shè)置，具體包括中頻頻率、信噪比、信雜比、目標(biāo)距離、目標(biāo)速度和起伏特性、地雜波等，靈活產(chǎn)生理想測(cè)試環(huán)境、地雜波測(cè)試環(huán)境和干擾測(cè)試環(huán)境下被測(cè)信號(hào)處理單元5所需要的各種激勵(lì)信號(hào)矢量；(4)本測(cè)試系統(tǒng)能夠自動(dòng)完成相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元的性能測(cè)試、故障診斷和故障定位，可應(yīng)用于產(chǎn)品生產(chǎn)、產(chǎn)品的基層級(jí)和中繼級(jí)檢測(cè)維修，并可以通過軟件升級(jí)，增加被測(cè)單元的測(cè)試種類。【專利附圖】

【附圖說明】:
[0028]圖1是本發(fā)明結(jié)構(gòu)組成框圖；
[0029]圖2是本發(fā)明自動(dòng)測(cè)試的處理流程圖；
[0030]圖3是接口測(cè)試適配器的測(cè)試處理流程圖。
【具體實(shí)施方式】:
[0031]參照?qǐng)D1-3，本【具體實(shí)施方式】采取以下技術(shù)方案:它包含通用測(cè)試平臺(tái)1、測(cè)試程序集2、接口連接組件3和接口測(cè)試適配器4和被測(cè)信號(hào)處理單元5，通用測(cè)試平臺(tái)I為測(cè)試程序集2、程控電源、頻譜儀、信號(hào)發(fā)生器、數(shù)字示波器、數(shù)字三用表、數(shù)字I / O、通信接口、多路ADC及多路DAC等通用測(cè)試儀器和硬件資源，通用測(cè)試平臺(tái)I通過接口連接組件3和接口測(cè)試適配器4連接，接口測(cè)試適配器4主要產(chǎn)生測(cè)試被測(cè)信號(hào)處理單元5所需的模擬中頻回波激勵(lì)信號(hào)，同時(shí)將激勵(lì)響應(yīng)信號(hào)適配進(jìn)入測(cè)試系統(tǒng)，并進(jìn)行部分響應(yīng)信號(hào)的分析，接口測(cè)試適配器4采用FPGA+ARM的硬件架構(gòu)，F(xiàn)PGA內(nèi)部配置一定容量的雙口 RAM作為FPGA的控制寄存器，并將其作為ARM的外部擴(kuò)展存儲(chǔ)器，ARM通過修改這些控制寄存器的值來實(shí)現(xiàn)對(duì)FPGA的有效控制，ARM首先接收來自通用測(cè)試平臺(tái)I的測(cè)試控制指令，然后將指令進(jìn)行譯碼后寫入FPGA的相應(yīng)控制寄存器，F(xiàn)PGA根據(jù)控制寄存器中的指令來產(chǎn)生相應(yīng)的激勵(lì)信號(hào)，通過高速DAC輸出，同時(shí)，F(xiàn)PGA還控制高速ADC完成部分激勵(lì)響應(yīng)信號(hào)的采樣和分析，F(xiàn)PGA的時(shí)鐘可以配置成板載50MHz晶振，或直接由通用測(cè)試平臺(tái)I中的任意信號(hào)發(fā)生器提供，在調(diào)試狀態(tài)采用板載晶振，正常工作狀態(tài)則由通用測(cè)試平臺(tái)I提供90MHz工作時(shí)鐘，以保證和被測(cè)信號(hào)處理單元5時(shí)鐘同源。
[0032]所述的FPGA采用Altera公司的EP3S1 IOFl 15213，ARM采用ATMEL公司的AT91SAM9G20B-CU，ADC 采用 LT 公司的 LTC2208IUP，DAC 采用 ADI 公司的高速 AD9736BBC。
[0033]本【具體實(shí)施方式】自動(dòng)測(cè)試的處理流程為:①通用測(cè)試平臺(tái)I上電后，運(yùn)行相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元的測(cè)試程序，初始化通用測(cè)試平臺(tái)I的硬件資源，程控電源、頻譜儀、數(shù)字示波器、數(shù)字三用表、數(shù)字I / O、通信接口、多路ADC及多路DAC，然后配置信號(hào)發(fā)生器產(chǎn)生兩路90MHz的正弦時(shí)鐘信號(hào)，分別提供給接口測(cè)試適配器4和被測(cè)信號(hào)處理單元5，同時(shí)配置程控電源給接口測(cè)試適配器4加電；
[0034]②打開相應(yīng)的RS232串行通信口，向接口測(cè)試適配器4發(fā)送開機(jī)握手報(bào)文，并等待接收接口測(cè)試適配器4的開機(jī)應(yīng)答報(bào)文，若在固定時(shí)間IOOms內(nèi)沒有收到開機(jī)應(yīng)答報(bào)文，將重復(fù)發(fā)送，若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則提示接口測(cè)試適配器4故障，結(jié)束本次測(cè)試;
[0035]③等待接收接口測(cè)試適配器4的開機(jī)自檢報(bào)文，若接口測(cè)試適配器4自檢結(jié)果正常，配置程控電源，給被測(cè)信號(hào)處理單元5加電，并進(jìn)入相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元測(cè)試界面，開始自動(dòng)測(cè)試，否則給出接口測(cè)試適配器4自檢故障結(jié)果，結(jié)束本次測(cè)試；
[0036]④發(fā)送理想環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果；
[0037]⑤若性能指標(biāo)結(jié)果異常，則查閱故障字典發(fā)送相應(yīng)的故障檢測(cè)指令；接口測(cè)試適配器4將根據(jù)故障檢測(cè)指令，采用故障樹的分析方法產(chǎn)生相應(yīng)的電路模塊測(cè)試激勵(lì)信號(hào)矢量，并對(duì)相應(yīng)的激勵(lì)響應(yīng)信號(hào)進(jìn)行檢測(cè)和分析，實(shí)現(xiàn)故障檢測(cè)和故障模塊的定位，并向通用測(cè)試平臺(tái)I發(fā)送檢測(cè)結(jié)果；通用測(cè)試平臺(tái)I收到檢測(cè)結(jié)果后生成測(cè)試報(bào)表，并結(jié)束本次測(cè)試；
[0038]⑥發(fā)送地雜波環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果，若性能指標(biāo)結(jié)果異常，則進(jìn)入⑤中相同的故障檢測(cè)程序，實(shí)現(xiàn)故障的檢測(cè)和定位；
[0039]⑦發(fā)送干擾環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果，若性能指標(biāo)結(jié)果異常，則進(jìn)入⑤中相同的故障檢測(cè)程序，實(shí)現(xiàn)故障的檢測(cè)和定位；
[0040]⑧生成測(cè)試報(bào)表，結(jié)束本次測(cè)試。
[0041]所述的接口測(cè)試適配器工作時(shí)，ARM通過RS232串行通信口接收來自通用測(cè)試平臺(tái)I通用平臺(tái)的測(cè)試指令，并根據(jù)指令控制FPGA開展被測(cè)信號(hào)處理單元5的各項(xiàng)測(cè)試工作，同時(shí)通過10 / 100M以太網(wǎng)通信口向被測(cè)信號(hào)處理單元5發(fā)送指令并接收被測(cè)信號(hào)處理單元5的輸出數(shù)據(jù)，具體工作流程如下:
[0042]a、上電后，初始化外部RAM擴(kuò)展接口、RS232串行通信口、以太網(wǎng)通信口等外設(shè)，并進(jìn)行系統(tǒng)自檢；
[0043]b、等待接收來自通用測(cè)試平臺(tái)I通用平臺(tái)的開機(jī)報(bào)文，在接收到該報(bào)文后，立即向通用測(cè)試平臺(tái)I發(fā)送開機(jī)應(yīng)答報(bào)文；
[0044]C、向通用測(cè)試平臺(tái)I發(fā)送自檢結(jié)果報(bào)文；
[0045]d、等待通用測(cè)試平臺(tái)I平臺(tái)發(fā)送來的測(cè)試指令；
[0046]e、接收到的測(cè)試指令若為性能測(cè)試指令，則執(zhí)行f?h ;
[0047]f、向被測(cè)信號(hào)處理單元5發(fā)送IP地址解析協(xié)議(ARP)廣播報(bào)文，并等待接收被測(cè)信號(hào)處理單元5的ARP應(yīng)答報(bào)文，以實(shí)現(xiàn)以太網(wǎng)通信端口綁定；若在規(guī)定的IOOms時(shí)間內(nèi)沒有收到被測(cè)信號(hào)處理單元5的ARP應(yīng)答報(bào)文，則將重復(fù)發(fā)送ARP廣播包；若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則向通用測(cè)試平臺(tái)I發(fā)送被測(cè)信號(hào)處理單元5以太網(wǎng)通信故障，并進(jìn)入等待通用測(cè)試平臺(tái)I測(cè)試指令狀態(tài)；
[0048]g、通過以太網(wǎng)通信口向被測(cè)信號(hào)處理單元5發(fā)送開機(jī)握手報(bào)，并等待接收被測(cè)信號(hào)處理單元5開機(jī)應(yīng)答報(bào)文；若在規(guī)定的IOOms時(shí)間內(nèi)沒有收到開機(jī)應(yīng)答報(bào)文，則將重復(fù)發(fā)送開機(jī)握手報(bào)文；若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則向通用測(cè)試平臺(tái)I發(fā)送被測(cè)信號(hào)處理單元5以太網(wǎng)通信故障，并進(jìn)入等待通用測(cè)試平臺(tái)I測(cè)試指令狀態(tài)；
[0049]h、根據(jù)測(cè)試指令依次配置FPGA，進(jìn)行理想環(huán)境、地雜波環(huán)境和干擾環(huán)境下的虛警概率、發(fā)現(xiàn)概率、雜波可見度等性能指標(biāo)測(cè)試，完成指標(biāo)分析，給出測(cè)試結(jié)果，并發(fā)送給通用測(cè)試平臺(tái)I平臺(tái)，然后進(jìn)入等待通用測(cè)試平臺(tái)I測(cè)試指令狀態(tài)；
[0050]1、接收到指令若為故障檢測(cè)指令，則根據(jù)故障指令代碼，采用故障樹的分析方法，充分利用接口測(cè)試適配器4板載資源及通用測(cè)試平臺(tái)I平臺(tái)的通用資源，產(chǎn)生所需要的模塊電路測(cè)試激勵(lì)信號(hào)，并進(jìn)行相應(yīng)激勵(lì)響應(yīng)信號(hào)的檢測(cè)和分析，實(shí)現(xiàn)故障的檢測(cè)和定位，并向通用測(cè)試平臺(tái)I平臺(tái)發(fā)送檢測(cè)結(jié)果，最后再次進(jìn)入指令等待狀態(tài)。
[0051]本【具體實(shí)施方式】具有以下有益效果，它具有以下顯著優(yōu)點(diǎn):(I)采用通用測(cè)試平臺(tái)I測(cè)試平臺(tái)+接口測(cè)試適配器的系統(tǒng)架構(gòu)，具有很強(qiáng)的通用性和可擴(kuò)展性，可以多種裝備共用同一個(gè)測(cè)試平臺(tái)；(2)接口測(cè)試適配器4采用FPGA+ARM的硬件架構(gòu)，具有很強(qiáng)的通用性、擴(kuò)展性和可重構(gòu)性；(3)通用測(cè)試平臺(tái)I測(cè)試平臺(tái)可以通過RS232串行通信口對(duì)接口測(cè)試適配器4進(jìn)行控制，模擬產(chǎn)生相位編碼中斷連續(xù)波雷達(dá)的中頻回波，并對(duì)模擬回波參數(shù)進(jìn)行設(shè)置，具體包括中頻頻率、信噪比、信雜比、目標(biāo)距離、目標(biāo)速度和起伏特性、地雜波等，靈活產(chǎn)生理想測(cè)試環(huán)境、地雜波測(cè)試環(huán)境和干擾測(cè)試環(huán)境下測(cè)試信號(hào)處理單元所需要的各種激勵(lì)信號(hào)矢量；(4)本測(cè)試系統(tǒng)能夠自動(dòng)完成相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元的性能測(cè)試、故障診斷和故障定位，可應(yīng)用于產(chǎn)品生產(chǎn)、產(chǎn)品的基層級(jí)和中繼級(jí)檢測(cè)維修，并可以通過軟件升級(jí)，增加被測(cè)單元的測(cè)試種類。
[0052]顯然，本發(fā)明的上述實(shí)施例僅僅是為清楚地說明本發(fā)明所作的舉例，而并非是對(duì)本發(fā)明的實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其他不同形式的變化和變動(dòng)。這里無法對(duì)所有的實(shí)施方式予以窮舉。凡是屬于本發(fā)明的技術(shù)方案所引申出的顯而易見的變化或變動(dòng)仍處于本發(fā)明的保護(hù)范圍之列。
【權(quán)利要求】
1.基于通用測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)，其特征在于它包含通用測(cè)試平臺(tái)(I)、測(cè)試程序集(2)、接口連接組件(3)和接口測(cè)試適配器(4)和被測(cè)信號(hào)處理單元(5)，通用測(cè)試平臺(tái)(I)為測(cè)試程序集(2)、程控電源、頻譜儀、信號(hào)發(fā)生器、數(shù)字示波器、數(shù)字三用表、數(shù)字I / O、通信接口、多路ADC及多路DAC等通用測(cè)試儀器和硬件資源，通用測(cè)試平臺(tái)(I)通過接口連接組件(3)和接口測(cè)試適配器(4)連接，接口測(cè)試適配器(4)主要產(chǎn)生測(cè)試被測(cè)信號(hào)處理單元(5)所需的模擬中頻回波激勵(lì)信號(hào)，同時(shí)將激勵(lì)響應(yīng)信號(hào)適配進(jìn)入測(cè)試系統(tǒng)，并進(jìn)行部分響應(yīng)信號(hào)的分析，接口測(cè)試適配器(4)采用FPGA+ARM的硬件架構(gòu)，F(xiàn)PGA內(nèi)部配置一定容量的雙口 RAM作為FPGA的控制寄存器，并將其作為ARM的外部擴(kuò)展存儲(chǔ)器，ARM通過修改這些控制寄存器的值來實(shí)現(xiàn)對(duì)FPGA的有效控制，ARM首先接收來自通用測(cè)試平臺(tái)(I)的測(cè)試控制指令，然后將指令進(jìn)行譯碼后寫入FPGA的相應(yīng)控制寄存器，F(xiàn)PGA根據(jù)控制寄存器中的指令來產(chǎn)生相應(yīng)的激勵(lì)信號(hào)，通過高速DAC輸出，同時(shí)，F(xiàn)PGA還控制高速ADC完成部分激勵(lì)響應(yīng)信號(hào)的采樣和分析，F(xiàn)PGA的時(shí)鐘可以配置成板載50MHz晶振，或直接由通用測(cè)試平臺(tái)(I)中的任意信號(hào)發(fā)生器提供，在調(diào)試狀態(tài)采用板載晶振，正常工作狀態(tài)則由通用測(cè)試平臺(tái)(I)提供90MHz工作時(shí)鐘，以保證和被測(cè)信號(hào)處理單元(5)時(shí)鐘同源。
2.根據(jù)權(quán)利要求1所述基于測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)，其特征在于所述的FPGA采用Altera公司的EP3S1 IOFl 15213，ARM采用ATMEL公司的AT91SAM9G20B-CU，ADC 采用 LT 公司的 LTC2208IUP，DAC 采用 ADI 公司的高速 AD9736BBC。
3.根據(jù)權(quán)利要求1所述基于測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)，其特征在于它的自動(dòng)測(cè)試的處理流程為:①通用測(cè)試平臺(tái)(I)上電后，運(yùn)行相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元的測(cè)試程序，初始化通用測(cè)試平臺(tái)(I)的硬件資源，程控電源、頻譜儀、數(shù)字示波器、數(shù)字三用表、數(shù)字I / O、通信接口、多路ADC及多路DAC，然后配置信號(hào)發(fā)生器產(chǎn)生兩路90MHz的正弦時(shí) 鐘信號(hào)，分別提供給接口測(cè)試適配器(4)和被測(cè)信號(hào)處理單元(5)，同時(shí)配置程控電源給接口測(cè)試適配器(4)加電； ②打開相應(yīng)的RS232串行通信口，向接口測(cè)試適配器(4)發(fā)送開機(jī)握手報(bào)文，并等待接收接口測(cè)試適配器(4)的開機(jī)應(yīng)答報(bào)文，若在固定時(shí)間IOOms內(nèi)沒有收到開機(jī)應(yīng)答報(bào)文，將重復(fù)發(fā)送，若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則提示接口測(cè)試適配器(4)故障，結(jié)束本次測(cè)試； ③等待接收接口測(cè)試適配器(4)的開機(jī)自檢報(bào)文，若接口測(cè)試適配器(4)自檢結(jié)果正常，配置程控電源，給被測(cè)信號(hào)處理單元(5)加電，并進(jìn)入相位編碼中斷連續(xù)波雷達(dá)信號(hào)處理單元測(cè)試界面，開始自動(dòng)測(cè)試，否則給出接口測(cè)試適配器(4)自檢故障結(jié)果，結(jié)束本次測(cè)試； ④發(fā)送理想環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果； ⑤若性能指標(biāo)結(jié)果異常，則查閱故障字典發(fā)送相應(yīng)的故障檢測(cè)指令；接口測(cè)試適配器(4)將根據(jù)故障檢測(cè)指令，采用故障樹的分析方法產(chǎn)生相應(yīng)的電路模塊測(cè)試激勵(lì)信號(hào)矢量，并對(duì)相應(yīng)的激勵(lì)響應(yīng)信號(hào)進(jìn)行檢測(cè)和分析，實(shí)現(xiàn)故障檢測(cè)和故障模塊的定位，并向通用測(cè)試平臺(tái)(I)發(fā)送檢測(cè)結(jié)果；通用測(cè)試平臺(tái)(I)收到檢測(cè)結(jié)果后生成測(cè)試報(bào)表，并結(jié)束本次測(cè)試； ⑥發(fā)送地雜波環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果，若性能指標(biāo)結(jié)果異常，則進(jìn)入⑤中相同的故障檢測(cè)程序，實(shí)現(xiàn)故障的檢測(cè)和定位； ⑦發(fā)送干擾環(huán)境中性能指標(biāo)測(cè)試開始指令，并等待接收測(cè)試結(jié)果，若性能指標(biāo)結(jié)果異常，則進(jìn)入⑤中相同的故障檢測(cè)程序，實(shí)現(xiàn)故障的檢測(cè)和定位； ⑧生成測(cè)試報(bào)表,結(jié)束本次測(cè)試。
4.根據(jù)權(quán)利要求1所述基于測(cè)試平臺(tái)的雷達(dá)信號(hào)單元性能測(cè)試與故障診斷系統(tǒng)，其特征在于所述的接口測(cè)試適配器(4)工作時(shí)，ARM通過RS232串行通信口接收來自通用測(cè)試平臺(tái)⑴通用平臺(tái)的測(cè)試指令，并根據(jù)指令控制FPGA開展被測(cè)信號(hào)處理單元(5)的各項(xiàng)測(cè)試工作，同時(shí)通 過10 / 100M以太網(wǎng)通信口向被測(cè)信號(hào)處理單元(5)發(fā)送指令并接收被測(cè)信號(hào)處理單元(5)的輸出數(shù)據(jù)，具體工作流程如下: (a)、上電后，初始化外部RAM擴(kuò)展接口、RS232串行通信口、以太網(wǎng)通信口等外設(shè)，并進(jìn)行系統(tǒng)自檢； (b)、等待接收來自通用測(cè)試平臺(tái)(I)通用平臺(tái)的開機(jī)報(bào)文，在接收到該報(bào)文后，立即向通用測(cè)試平臺(tái)(I)發(fā)送開機(jī)應(yīng)答報(bào)文； (C)、向通用測(cè)試平臺(tái)(I)發(fā)送自檢結(jié)果報(bào)文； (d)、等待通用測(cè)試平臺(tái)(I)平臺(tái)發(fā)送來的測(cè)試指令； (e)、接收到的測(cè)試指令若為性能測(cè)試指令，則執(zhí)行f~h; (f)、向被測(cè)信號(hào)處理單元(5)發(fā)送IP地址解析協(xié)議(ARP)廣播報(bào)文，并等待接收被測(cè)信號(hào)處理單元(5)的ARP應(yīng)答報(bào)文，以實(shí)現(xiàn)以太網(wǎng)通信端口綁定；若在規(guī)定的IOOms時(shí)間內(nèi)沒有收到被測(cè)信號(hào)處理單元(5)的ARP應(yīng)答報(bào)文，則將重復(fù)發(fā)送ARP廣播包；若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則向通用測(cè)試平臺(tái)⑴發(fā)送被測(cè)信號(hào)處理單元(5)以太網(wǎng)通信故障，并進(jìn)入等待通用測(cè)試平臺(tái)(I)測(cè)試指令狀態(tài)； (g)、通過以太網(wǎng)通信口向被測(cè)信號(hào)處理單元(5)發(fā)送開機(jī)握手報(bào)，并等待接收被測(cè)信號(hào)處理單元(5)開機(jī)應(yīng)答報(bào)文；若在規(guī)定的IOOms時(shí)間內(nèi)沒有收到開機(jī)應(yīng)答報(bào)文，則將重復(fù)發(fā)送開機(jī)握手報(bào)文；若重復(fù)發(fā)送3次后仍未收到應(yīng)答報(bào)文，則向通用測(cè)試平臺(tái)(I)發(fā)送被測(cè)信號(hào)處理單元(5)以太網(wǎng)通信故障，并進(jìn)入等待通用測(cè)試平臺(tái)(I)測(cè)試指令狀態(tài)； (h)、根據(jù)測(cè)試指令依次配置FPGA，進(jìn)行理想環(huán)境、地雜波環(huán)境和干擾環(huán)境下的虛警概率、發(fā)現(xiàn)概率、雜波可見度等性能指標(biāo)測(cè)試，完成指標(biāo)分析，給出測(cè)試結(jié)果，并發(fā)送給通用測(cè)試平臺(tái)(I)，然后進(jìn)入等待通用測(cè)試平臺(tái)(I)測(cè)指令狀態(tài)； (i)、接收到指令若為故障檢測(cè)指令，則根據(jù)故障指令代碼，采用故障樹的分析方法，充分利用接口測(cè)試適配器(4)板載資源及通用測(cè)試平臺(tái)(I)的通用資源，產(chǎn)生所需要的模塊電路測(cè)試激勵(lì)信號(hào)，并進(jìn)行相應(yīng)激勵(lì)響應(yīng)信號(hào)的檢測(cè)和分析，實(shí)現(xiàn)故障的檢測(cè)和定位，并向通用測(cè)試平臺(tái)(I)發(fā)送檢測(cè)結(jié)果，最后再次進(jìn)入指令等待狀態(tài)。
【文檔編號(hào)】G01S7/40GK103713281SQ201310671004
【公開日】2014年4月9日 申請(qǐng)日期:2013年12月12日 優(yōu)先權(quán)日:2013年12月12日
【發(fā)明者】芮義斌, 魯剛, 陳冰, 謝仁宏, 李鵬, 郭山紅, 熊保春, 尹祿, 秦東興, 劉昕, 蔣燕妮, 王付修, 劉越 申請(qǐng)人:中國人民解放軍海軍工程大學(xué)