具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置制造方法
【專利摘要】本發(fā)明公開(kāi)了一種具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置。主要解決現(xiàn)有讀出裝置讀出的數(shù)據(jù)完整性差、數(shù)據(jù)傳輸和處理效率低的問(wèn)題。整個(gè)裝置由計(jì)數(shù)器模塊（101）、脈沖捕獲及數(shù)據(jù)鎖存器模塊（102）、高速異步先入先出隊(duì)列（103）、大容量環(huán)形先入先出隊(duì)列（104）和通信接口（105）依次連接構(gòu)成。脈沖捕獲及數(shù)據(jù)鎖存器模塊（102）在捕獲到光子脈沖信號(hào)時(shí)對(duì)計(jì)數(shù)器基準(zhǔn)時(shí)鐘計(jì)數(shù)值進(jìn)行鎖存，再經(jīng)過(guò)高速異步先入先出隊(duì)列（103）和大容量環(huán)形先入先出隊(duì)列（104）構(gòu)成的雙緩存結(jié)構(gòu)進(jìn)行兩次緩存后，由通信接口（105）上傳到計(jì)算機(jī)進(jìn)行處理。本發(fā)明保證了數(shù)據(jù)的完整性，提高了數(shù)據(jù)傳輸和處理的速度和效率，可用于脈沖星導(dǎo)航系統(tǒng)中的光子脈沖到達(dá)時(shí)間測(cè)量和記錄。
【專利說(shuō)明】具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子設(shè)備【技術(shù)領(lǐng)域】，涉及一種光子脈沖到達(dá)時(shí)間讀出裝置，可用于脈沖星導(dǎo)航系統(tǒng)。
【背景技術(shù)】
[0002]在脈沖星導(dǎo)航系統(tǒng)中，脈沖到達(dá)時(shí)間的測(cè)量是脈沖星導(dǎo)航系統(tǒng)中的決定性因素。光子探測(cè)器對(duì)脈沖星發(fā)出的微弱信號(hào)進(jìn)行探測(cè)得到光子脈沖，經(jīng)過(guò)脈沖整形后送入到電子讀出系統(tǒng)進(jìn)行光子脈沖到達(dá)時(shí)間的測(cè)量和記錄，進(jìn)而通過(guò)脈沖星脈沖輪廓的構(gòu)造原理完成脈沖輪廓的恢復(fù)，計(jì)算脈沖到達(dá)時(shí)間。
[0003]目前用于測(cè)量并記錄光子脈沖到達(dá)時(shí)間的電子讀出系統(tǒng)，其通常由微處理器實(shí)現(xiàn)，在微處理器內(nèi)部通過(guò)編程實(shí)現(xiàn)光子脈沖的捕獲、到達(dá)時(shí)間標(biāo)定以及數(shù)據(jù)的存儲(chǔ)和傳輸。這種系統(tǒng)存在的主要問(wèn)題有:
[0004]I)由于光子脈沖到達(dá)的峰值速度高于通常處理器的數(shù)據(jù)存儲(chǔ)速度和處理速度，當(dāng)光子脈沖連續(xù)、高速到來(lái)時(shí)，會(huì)造成系統(tǒng)短時(shí)間內(nèi)無(wú)法及時(shí)記錄到達(dá)時(shí)間并上傳，容易丟失部分光子脈沖的到達(dá)時(shí)間數(shù)據(jù)。
[0005]2)由于通常處理器與計(jì)算機(jī)進(jìn)行通信的通信接口通信速率有限，當(dāng)電子讀出系統(tǒng)長(zhǎng)時(shí)間運(yùn)行時(shí)，光子脈沖到達(dá)時(shí)間數(shù)據(jù)量很大，難以保證將記錄的光子到達(dá)時(shí)間數(shù)據(jù)高速和高效率地上傳和處理。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于針對(duì)現(xiàn)有的光子脈沖到達(dá)時(shí)間讀出系統(tǒng)中存在的問(wèn)題，提出了一種具有雙緩存結(jié)構(gòu)的高速光子脈沖到達(dá)時(shí)間讀出裝置，以保證在數(shù)據(jù)寫(xiě)入速度較快情況下的數(shù)據(jù)完整性，并提高數(shù)據(jù)傳輸和處理的速度和效率。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置，包括:計(jì)數(shù)器模塊，脈沖捕獲及數(shù)據(jù)鎖存器模塊和通信接口，其特征在于:
[0008]脈沖捕獲及數(shù)據(jù)鎖存器模塊與通信接口之間連接有由高速異步先入先出隊(duì)列和大容量環(huán)形先入先出隊(duì)列構(gòu)成的雙緩沖存儲(chǔ)器；
[0009]所述計(jì)數(shù)器模塊，對(duì)計(jì)數(shù)器基準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù)；脈沖捕獲及數(shù)據(jù)鎖存器模塊在捕獲到光子脈沖信號(hào)時(shí)對(duì)計(jì)數(shù)器基準(zhǔn)時(shí)鐘計(jì)數(shù)值進(jìn)行鎖存，作為光子脈沖到達(dá)時(shí)間計(jì)數(shù)值；該光子脈沖到達(dá)時(shí)間計(jì)數(shù)值依次經(jīng)過(guò)高速異步先入先出隊(duì)列和大容量環(huán)形先入先出隊(duì)列進(jìn)行兩次存儲(chǔ)，再通過(guò)通信接口將存儲(chǔ)的光子脈沖到達(dá)時(shí)間計(jì)數(shù)值數(shù)據(jù)上傳到外部的計(jì)算機(jī)進(jìn)行處理。
[0010]上述具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置，其特征在于:高速異步先入先出隊(duì)列采用存儲(chǔ)速度高于光子脈沖信號(hào)平均到達(dá)速度的異步存儲(chǔ)器。
[0011]上述具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置，其特征在于:大容量環(huán)形先入先出隊(duì)列采用能循環(huán)、重復(fù)存儲(chǔ)的存儲(chǔ)器，其存儲(chǔ)容量大于單位時(shí)間內(nèi)通信接口上傳和處理的數(shù)據(jù)量。
[0012]本發(fā)明使用了雙緩存結(jié)構(gòu)對(duì)高速光子脈沖到達(dá)時(shí)間進(jìn)行兩次緩存，作為第一級(jí)緩存的高速異步先入先出隊(duì)列能夠即時(shí)地將高速到來(lái)的光子脈沖到達(dá)時(shí)間計(jì)數(shù)值數(shù)據(jù)存入存儲(chǔ)器，避免因?yàn)閿?shù)據(jù)寫(xiě)入速度較快而讀取速度有限導(dǎo)致數(shù)據(jù)丟失；作為第二級(jí)緩存的大容量環(huán)形先入先出隊(duì)列，能夠?qū)⒋罅康墓庾用}沖到達(dá)時(shí)間計(jì)數(shù)值進(jìn)行緩存，避免由于通信接口的通信速率較低而導(dǎo)致數(shù)據(jù)無(wú)法高速高效率地上傳。因而本發(fā)明采用的這種雙緩存結(jié)構(gòu)，不僅保證了在數(shù)據(jù)寫(xiě)入速度較快情況下的數(shù)據(jù)完整性，而且提高了數(shù)據(jù)傳輸和處理的速度和效率。
【專利附圖】

【附圖說(shuō)明】
[0013]圖1是本發(fā)明的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0014]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說(shuō)明。
[0015]參照?qǐng)D1，本發(fā)明具有雙緩存結(jié)構(gòu)的高速光子脈沖達(dá)到時(shí)間讀出裝置主要由計(jì)數(shù)器模塊101、脈沖捕獲、數(shù)據(jù)鎖存器模塊102、高速異步先入先出隊(duì)列103、大容量環(huán)形先入先出隊(duì)列104和通信接口 105依次連接構(gòu)成。其中:計(jì)數(shù)器模塊101、脈沖捕獲及數(shù)據(jù)鎖存器模塊102和高速異步先入先出隊(duì)列103由現(xiàn)場(chǎng)可編程門(mén)陣列FPGA實(shí)現(xiàn)，大容量環(huán)形先入先出隊(duì)列104和通信接口 105由微處理器實(shí)現(xiàn)。高速異步先入先出隊(duì)列103和大容量環(huán)形先入先出隊(duì)列104構(gòu)成雙緩存結(jié)構(gòu)。
[0016]作為第一級(jí)緩沖的高速異步先入先出隊(duì)列103，使用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA中的內(nèi)部存儲(chǔ)器通過(guò)IP核實(shí)現(xiàn)。其中FPGA采用IOOMHz的主時(shí)鐘，能夠保證數(shù)據(jù)的高速寫(xiě)入，即時(shí)地將鎖存的計(jì)數(shù)值進(jìn)行存儲(chǔ)。作為第二級(jí)緩沖的大容量環(huán)形先入先出隊(duì)列104，使用微處理器的內(nèi)部RAM資源構(gòu)建一個(gè)長(zhǎng)度為1024字節(jié)的大容量數(shù)組。當(dāng)數(shù)據(jù)寫(xiě)指針移動(dòng)到數(shù)組末尾時(shí)，將數(shù)據(jù)寫(xiě)指針重新移動(dòng)起始位置，構(gòu)成環(huán)形先入先出隊(duì)列。通信接口 105由微處理器內(nèi)部的通用串行總線USB接口實(shí)現(xiàn)，進(jìn)行與外部計(jì)算機(jī)的數(shù)據(jù)通信。
[0017]本實(shí)施例中，計(jì)數(shù)器基準(zhǔn)時(shí)鐘10由高精度高穩(wěn)定度的50MHz有源晶振提供，其計(jì)數(shù)的時(shí)間分辨率為20ns ;光子脈沖信號(hào)11采用頻率為25MHz、峰峰值為3V、直流偏置為
1.5V的方波信號(hào)，用來(lái)模擬實(shí)際中經(jīng)過(guò)脈沖甄別器處理后的高速到達(dá)的光子脈沖信號(hào)。
[0018]本發(fā)明的工作原理如下:
[0019]計(jì)數(shù)器模塊101的輸入端連接外部的計(jì)數(shù)器基準(zhǔn)時(shí)鐘10，脈沖捕獲及鎖存器模塊102的輸入端連接外部的光子脈沖信號(hào)11 ;脈沖捕獲及鎖存器模塊102在捕獲到光子脈沖信號(hào)11時(shí)鎖存計(jì)數(shù)器模塊101的計(jì)數(shù)值，該計(jì)數(shù)值作為光子到達(dá)時(shí)間計(jì)數(shù)值傳輸?shù)礁咚佼惒较热胂瘸鲫?duì)列103進(jìn)行第一級(jí)緩存；當(dāng)該高速異步先入先出隊(duì)列103非空，即數(shù)據(jù)讀指針與數(shù)據(jù)寫(xiě)指針指向不同位置時(shí)，從中讀取存儲(chǔ)的光子脈沖到達(dá)時(shí)間計(jì)數(shù)值，傳輸?shù)酱笕萘凯h(huán)形先入先出隊(duì)列104進(jìn)行第二級(jí)緩存；經(jīng)過(guò)兩次緩存后的光子脈沖到達(dá)時(shí)間計(jì)數(shù)值通過(guò)通信接口 105上傳至計(jì)算機(jī)進(jìn)行后續(xù)處理。
[0020]本發(fā)明的效果可通過(guò)以下實(shí)測(cè)數(shù)據(jù)進(jìn)一步說(shuō)明:
[0021]在計(jì)數(shù)器基準(zhǔn)時(shí)鐘頻率為50MHz、模擬的光子脈沖信號(hào)頻率為25MHz的實(shí)驗(yàn)條件下，計(jì)數(shù)器模塊101對(duì)50MHz的計(jì)數(shù)器基準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù)，即每20ns計(jì)數(shù)值加I ;脈沖捕獲及鎖存器模塊102捕獲模擬的25MHz光子脈沖信號(hào)并對(duì)基準(zhǔn)時(shí)鐘的計(jì)數(shù)值進(jìn)行鎖存；鎖存的計(jì)數(shù)值數(shù)據(jù)經(jīng)過(guò)由高速異步先入先出隊(duì)列103和大容量環(huán)形先入先出隊(duì)列104構(gòu)成的雙緩存結(jié)構(gòu)進(jìn)行兩次緩存后，通過(guò)由USB接口實(shí)現(xiàn)的通信接口 105將存儲(chǔ)的計(jì)數(shù)值數(shù)據(jù)上傳到計(jì)算機(jī)并記錄。測(cè)試結(jié)果顯示:計(jì)算機(jī)上記錄的光子到達(dá)時(shí)間計(jì)數(shù)值數(shù)據(jù)按照等差數(shù)列規(guī)律連續(xù)遞增，且相鄰兩個(gè)光子到達(dá)時(shí)間計(jì)數(shù)值之間相差為2。根據(jù)計(jì)數(shù)器基準(zhǔn)時(shí)鐘頻率與光子脈沖信號(hào)頻率的比例關(guān)系，表明在光子脈沖到達(dá)速度達(dá)到25MHz的情況下，數(shù)據(jù)無(wú)丟失，且能夠準(zhǔn)確地上傳到計(jì)算機(jī)進(jìn)行記錄。
[0022]以上實(shí)測(cè)數(shù)據(jù)表明:本發(fā)明采用的這種雙緩存結(jié)構(gòu)，避免了因?yàn)閿?shù)據(jù)寫(xiě)入速度較快而讀取速度有限導(dǎo)致數(shù)據(jù)丟失，保證了數(shù)據(jù)的完整性，同時(shí)解決了由于通信接口的通信速率較低而導(dǎo)致數(shù)據(jù)無(wú)法高速高效率上傳的問(wèn)題，提高了數(shù)據(jù)傳輸和處理的速度和效率。
[0023]本實(shí)施例僅是對(duì)本發(fā)明的參考說(shuō)明，并不構(gòu)成對(duì)本
【發(fā)明內(nèi)容】
的任何限制，顯然對(duì)于本領(lǐng)域的專業(yè)人員來(lái)說(shuō)，在了解本
【發(fā)明內(nèi)容】
和原理后，都可能在不背離本發(fā)明原理、結(jié)構(gòu)的情況下，進(jìn)行形式和細(xì)節(jié)上的各種修正和改變，但是這些基于本發(fā)明思想的修正和改變?cè)诒景l(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置，包括:計(jì)數(shù)器模塊(101)，脈沖捕獲及數(shù)據(jù)鎖存器模塊(102)和通信接口(105)，其特征在于: 脈沖捕獲及數(shù)據(jù)鎖存器模塊(102)與通信接口(105)之間連接有由高速異步先入先出隊(duì)列(103)和大容量環(huán)形先入先出隊(duì)列(104)構(gòu)成的雙緩沖存儲(chǔ)器； 所述計(jì)數(shù)器模塊(101)，對(duì)計(jì)數(shù)器基準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù)；脈沖捕獲及數(shù)據(jù)鎖存器模塊(102)在捕獲到光子脈沖信號(hào)時(shí)對(duì)計(jì)數(shù)器基準(zhǔn)時(shí)鐘計(jì)數(shù)值進(jìn)行鎖存，作為光子脈沖到達(dá)時(shí)間計(jì)數(shù)值；該光子脈沖到達(dá)時(shí)間計(jì)數(shù)值依次經(jīng)過(guò)高速異步先入先出隊(duì)列(103)和大容量環(huán)形先入先出隊(duì)列(104)進(jìn)行兩次存儲(chǔ)，再通過(guò)通信接口(105)將存儲(chǔ)的光子脈沖到達(dá)時(shí)間計(jì)數(shù)值數(shù)據(jù)上傳到外部的計(jì)算機(jī)進(jìn)行處理。
2.根據(jù)權(quán)利要求1所述的具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置，其特征在于:高速異步先入先出隊(duì)列(103)采用存儲(chǔ)速度高于光子脈沖信號(hào)平均到達(dá)速度的異步存儲(chǔ)器。
3.根據(jù)權(quán)利要求1所述的具有雙緩存結(jié)構(gòu)的光子脈沖到達(dá)時(shí)間讀出裝置，其特征在于:大容量環(huán)形先入先出隊(duì)列(104)采用能循環(huán)、重復(fù)存儲(chǔ)的存儲(chǔ)器，其存儲(chǔ)容量大于單位時(shí)間內(nèi)通信接口上傳和處理的數(shù)據(jù)量。
【文檔編號(hào)】G01C21/02GK103575273SQ201310098232
【公開(kāi)日】2014年2月12日 申請(qǐng)日期:2013年3月25日 優(yōu)先權(quán)日:2013年3月25日
【發(fā)明者】劉彥明, 李小平, 謝楷, 方海燕, 孫海峰, 劉洋, 傅靈忠 申請(qǐng)人:西安電子科技大學(xué)