用于檢測dut的信號特性的ate的制作方法
【專利摘要】本發(fā)明提供一種自動測試設(shè)備(ATE)，所述ATE包括：電路，所述電路用于將來自被測器件(DUT)的包含確定性的和隨機的（本底噪聲）譜分量這兩者的激勵信號拆分成第一信號和第二信號；第一通道，所述第一通道用于接收所述第一信號，其中所述第一通道將第一本底噪聲添加至所述第一信號以產(chǎn)生第一通道信號；第二通道，所述第二通道用于接收所述第二信號，其中所述第二通道將第二本底噪聲添加至所述第二信號以產(chǎn)生第二通道信號，所述第一本底噪聲、所述第二本底噪聲和所述DUT本底噪聲均彼此不相關(guān)；和處理邏輯部分，所述處理邏輯部分用于：估計所述確定性激勵信號的第一功率，以及基于所述第一通道信號和所述第二通道信號估計第二總功率。
【專利說明】用于檢測DUT的信號特性的ATE
【技術(shù)領(lǐng)域】
[0001]本專利申請整體涉及被構(gòu)造成可檢測被測器件(DUT)的信號特性的自動測試設(shè)備(ATE)。
【背景技術(shù)】
[0002]ATE測試DUT的信號特性。例如，ATE可測定DUT的信噪比(SNR)。然而，如果ATE的本底噪聲高于DUT的噪聲性能水平，則會出現(xiàn)問題。這意味著ATE的噪聲比DUT的噪聲大。因此ATE的噪聲干擾DUT的噪聲測量。結(jié)果，ATE不能精確測量DUT的噪聲特性。

【發(fā)明內(nèi)容】

[0003]本專利申請描述用于檢測DUT的信號特性(例如，DUT的信噪比(SNR))的方法和設(shè)備。
[0004]此外，本專利申請還描述自動測試設(shè)備(ATE)，該自動測試設(shè)備(ATE)包括:被測器件(DUT)，其用于從中獲取包含確定性的和隨機的(本底噪聲)譜內(nèi)容的輸出信號；電路，其用于將源自DUT的激勵信號拆分成第一信號和第二信號；第一ATE通道，其用于接收第一信號，其中第一 ATE通道將第一本底噪聲加至第一信號而產(chǎn)生第一通道信號;第二 ATE通道，其用于接收第二信號，其中第二 ATE通道將第二本底噪聲加至第二信號而產(chǎn)生第二通道信號；以及處理邏輯部分，其用于:估計源自DUT的信號中的確定性譜分量的第一功率，以及基于第一通道信號和第二通道信號估計第二總功率。ATE可包括本專利申請中所述的任一個或多個特征，所述特征的例子如下。
[0005]處理邏輯部分可包括用于基于第一通道信號和第二通道信號的互相關(guān)來估計第二總功率的電路。所述電路可包括用于在來自第一通道和第二通道的樣本正被捕捉的同時根據(jù)互相關(guān)來累加值的單個累加器。
[0006]DUT信號中的確定性譜分量可包括至少一個頻率。處理邏輯部分可包括用于估計第一功率的電路，并且該所述電路可包括與生成第一通道信號的第一組系數(shù)的第一通道相對應(yīng)的第一單箱離散傅里葉變換(DFT)塊以及與生成第二通道信號的第二組系數(shù)的第二通道相對應(yīng)的第二單箱離散傅里葉變換(DFT)塊。
[0007]第一和第二單箱離散傅里葉變換(DFT)塊中的至少一者可包括第一累加器和第二累加器，第一累加器和第二累加器分別用于在來自第一通道和第二通道的樣本正被捕捉的同時累加對應(yīng)組的系數(shù)。第一累加器可被配置為累加系數(shù)的實部并且第二累加器可被配置為累加系數(shù)的虛部。所述至少一個頻率可包括基頻和/或基頻的諧波。
[0008]電路可被配置為接收來自第一和第二單箱離散DFT塊的系數(shù)并且組合這些系數(shù)以確定第一功率。第一功率可在固定數(shù)量的時間點內(nèi)加以估計。
[0009]處理邏輯部分可被構(gòu)造成根據(jù)第一功率和第二總功率來計算本底噪聲。計算的本底噪聲可低于第一本底噪聲和第二本底噪聲。處理邏輯部分可被構(gòu)造成計算DUT的信噪t匕。處理邏輯部分可包括現(xiàn)場可編程門陣列(FPGA)。第二總功率可包括第一通道信號和第二通道信號的互相關(guān)的合計功率。
[0010]此外，本專利申請還描述由自動測試設(shè)備(ATE)執(zhí)行的方法，該方法包括:將來自被測器件(DUT)的包含確定性的和隨機的(本底噪聲)譜分量這兩者的激勵信號拆分成第一信號和第二信號；在ATE的第一通道中接收第一信號，其中第一通道將第一本底噪聲加至第一信號而產(chǎn)生第一通道信號；在ATE的第二通道中接收第二信號，其中第二通道將第二本底噪聲加至第二信號而產(chǎn)生第二通道信號；以及使用處理邏輯部分來:估計源自DUT的確定性激勵信號的第一功率；以及基于第一通道信號和第二通道信號估計第二總功率。ATE可包括本專利申請中所述的任一個或多個特征，所述特征的實例如上所述。
[0011]此外，本專利申請還描述ATE，該ATE包括:ATE參考源通道，其用于產(chǎn)生包含確定性的和隨機的(不期望的本底噪聲)譜分量這兩者的激勵信號；電路，其用于將參考源信號拆分成第一信號和第二信號；第一 DUT，其用于接收第一信號，其中第一 DUT具有第一本底噪聲以產(chǎn)生第一通道信號；第二 DUT，其用于接收第二信號，其中第二 DUT具有第二本底噪聲以產(chǎn)生第二通道信號；以及處理邏輯部分，其用于:估計第一 DUT通道的第一功率；估計第二 DUT通道的第二功率；使用第一通道信號和第二通道信號的互相關(guān)來估計第一 DUT通道與第二 DUT通道之間的相關(guān)功率；以及基于第一功率、第二功率和相關(guān)功率來估計第一DUT通道噪聲功率和第二 DUT通道噪聲功率。ATE可包括本專利申請中所述的任一個或多個特征，所述特征的例子如下。
[0012]處理邏輯部分可包括用于基于第一通道信號的自相關(guān)來估計第一功率的電路。所述電路可包括用于在來自第一通道的樣本正被捕捉的同時根據(jù)自相關(guān)來累加值的單個累加器。
[0013]處理邏輯部分包括用于估計相關(guān)功率的電路。所述電路可包括用于在來自第一通道和第二通道的樣本正被捕捉的同時根據(jù)第一通道信號與第二通道信號之間的互相關(guān)來累加值的單個累加器，其中相關(guān)功率包括激勵信號(確定性)功率和激勵噪聲(隨機)功率。
[0014]參考源信號可包括至少一個頻率。處理邏輯部分可包括用于估計激勵信號功率的電路。所述電路可包括與用于生成第一通道信號的第一組系數(shù)的第一通道相對應(yīng)的第一單箱離散傅里葉變換(DFT)塊以及與用于生成第二通道信號的第二組系數(shù)的第二通道相對應(yīng)的第二單箱離散傅里葉變換(DFT)塊。
[0015]處理邏輯部分可被構(gòu)造成執(zhí)行包括如下各項的運算:基于第一組系數(shù)和第二組系數(shù)的互相關(guān)來估計第一激勵信號功率，以及基于第一組系數(shù)的自相關(guān)來估計第二激勵信號功率。處理邏輯部分可被構(gòu)造成執(zhí)行包括如下各項的運算:使用第一 DUT通道信號的自相關(guān)來估計第一功率；使用第二 DUT通道信號的自相關(guān)來估計第二功率；通過將相關(guān)功率從第一功率中減去來估計第一 DUT通道噪聲功率；以及通過將相關(guān)功率從第二功率中減去來估計第二 DUT通道噪聲功率。
[0016]本專利申請(包括此
【發(fā)明內(nèi)容】
部分)中所描述的任何兩個或更多個特征可組合在一起以形成本專利申請中未具體描述的實施例。
[0017]上述全部或部分內(nèi)容可被實現(xiàn)為由指令構(gòu)成的計算機程序產(chǎn)品，所述指令存儲在一個或多個非暫態(tài)機器可讀存儲介質(zhì)上，并可在一個或多個處理裝置上執(zhí)行。上述全部或部分內(nèi)容可被實現(xiàn)為設(shè)備、方法或系統(tǒng)，其可包括一個或多個處理裝置以及存儲用于實現(xiàn)功能的可執(zhí)行指令的存儲器。[0018]附圖和以下【具體實施方式】闡述了一個或多個例子的細節(jié)。根據(jù)說明書、附圖和權(quán)利要求書，其他特征、方面和優(yōu)點將變得清楚。
【專利附圖】

【附圖說明】
[0019]圖1為ATE中的通道的框圖，其中DUT是源器件。
[0020]圖2由圖2A和圖2B組成，其為包括在ATE的通道中的電路的框圖，其中DUT是源器件。
[0021]圖3為示出了在ATE的通道中執(zhí)行以降低這些通道中固有的噪聲的互相關(guān)過程的流程圖，其中DUT是源器件。
[0022]圖4是ATE中的通道的框圖，其中DUT是捕捉器件。
[0023]圖5由圖5A、圖5B、圖5C和圖組成，其為包括在ATE的通道中的電路的框圖，其中DUT是捕捉器件。
[0024]圖6為示出了將圖1和圖4的電路的結(jié)構(gòu)加以組合的電路的框圖。
[0025]類似附圖標記指示類似元件。
【具體實施方式】
[0026]半導體制造商通常在生產(chǎn)的各種階段測試半導體器件。在制造期間，在單個硅片上加工大量的集成電路。將晶片切割成各個稱為晶粒的集成電路。將各晶粒加載到框架中，并附接鍵合線以將晶粒連接到從框架延伸的引線。然后，將被加載的框架封裝在塑料或另一封裝材料中，以生成成品。
[0027]制造商出于經(jīng)濟上的刺激而要在制造工藝中盡可能早地檢測并丟棄有缺陷元件。因此，許多半導體制造商在將晶片切割成晶粒之前在晶片級測試集成電路。在封裝之前標記缺陷電路并通常將其丟棄，從而節(jié)省封裝缺陷晶粒的成本。作為最后的檢查，許多制造商在運輸之前測試很多成品。
[0028]為了測試半導體元件的質(zhì)量，制造商常常使用自動測試設(shè)備(“ATE”或“測試儀”)。根據(jù)測試程序中的指令，ATE自動生成被加到集成電路的輸入信號，并監(jiān)測輸出信號。ATE將輸出信號與所期待響應(yīng)進行比較，以確定被測器件即“DUT”是否有缺陷。
[0029]通常，組成的ATE被設(shè)計成兩個不同部分。第一部分稱為“測試頭”，其包括可靠近DUT設(shè)置的電路，例如驅(qū)動電路、接收電路以及短的電路徑有益的其他電路。第二部分稱為“測試儀主體”，其經(jīng)由線纜連接到測試頭，并包含不可靠近DUT的電子器件。
[0030]專用機器依次移動器件并將它們電連接到ATE。“探測器”用于在半導體晶片級移動器件。“搬運器”用于在封裝器件級移動器件。探測器、搬運器以及用于將DUT相對于ATE定位的其他裝置通常稱作“外圍設(shè)備”。外圍設(shè)備通常包括為了測試而設(shè)置DUT的部位。外圍設(shè)備將DUT輸送至測試部位，ATE測試DUT，然后外圍設(shè)備將DUT從測試部位移開，從而可測試另一 DUT。
[0031 ] DUT的信號特性的測試屬于由ATE對DUT執(zhí)行的測試，所述信號特性包括DUT產(chǎn)生的噪聲量。在一具體實施中，ATE包括多個通道，所述多個通道中的每一個用于測試對應(yīng)的DUT0然而，ATE的各個通道不能用于對具有低于ATE的本底噪聲的噪聲功率電平的DUT進行精確噪聲測量。但是，通過每個DUT使用多個ATE通道來對這樣的DUT進行噪聲相關(guān)測量是可能的。例如，可將DUT連接至多個通道，而不是將DUT連接至ATE的單個通道。如下文所述，來自單個DUT的信號可被互相關(guān)，以去除至少一些ATE通道噪聲，從而能夠?qū)Φ陀贏TE的本底噪聲的DUT噪聲進行測量。
[0032]為了在低于ATE的本底噪聲的情況下進行DUT噪聲測量，ATE被構(gòu)造成具有將源自DUT的信號拆分成第一信號和第二信號的電路。第一通道接收第一信號，并將第一噪聲加至第一信號而產(chǎn)生第一通道信號。第二通道接收第二信號，并將第二噪聲加至第二信號而產(chǎn)生第二通道信號。第一噪聲和第二噪聲可為ATE通道噪聲,第一噪聲和第二噪聲兩者均可高于DUT的本底噪聲。第一噪聲和第二噪聲彼此也不相關(guān)，且它們各自不與DUT噪聲相關(guān)。ATE中的處理邏輯部分被編程為將第一通道信號的型式與第二通道信號的型式相關(guān)，且從而在計算源自DUT的噪聲功率時排除至少一些ATE噪聲。處理邏輯部分以使大致實時地(例如，在來自第一通道和第二通道的樣本正被捕捉的同時)進行關(guān)聯(lián)成為可能的速度運行。
[0033]圖1示出了被構(gòu)造成可測量低于ATE本底噪聲的DUT噪聲的示例性ATE10。特別地，圖1示出了 ATE的兩個通道:第一通道12和第二通道14。盡管在圖1中僅示出兩個通道，但ATElO可包括其他通道。可如圖1所示配置成對的這些其他通道。或者，可將各個通道連接至每個DUT，例如，以測試DUT具有不低于ATElO的本底噪聲的性能水平。
[0034]在圖1中，通道12和通道14包括拆分器電路16。在本例中，拆分器電路16是電阻分壓器電路，但是可使用其他功分電路配置。在本例中，電阻分壓器電路包括電阻器18和20，電阻器18和20的電阻約相等。結(jié)果，來自DUT22的信號可在通道12與通道14之間大致均勻地拆分。因此每個ATE測量通道基本上接收一份相同的信號。每個ATE通道還將噪聲24、26 (本底噪聲)添加至來自DUT22的對應(yīng)信號。該噪聲不是有意加上的，而是通道的固有特性。通道12和14被構(gòu)造成(例如，被制造成)使得大致相同的總噪聲被添加至每個通道。在/來自每個通道的噪聲與在/來自任何另一通道的噪聲不相關(guān)。每個通道中的噪聲也與源自DUT的噪聲不相關(guān)。如下所述，來自兩個ATE通道的測量可被互相關(guān)以去除至少一些所述通道噪聲，且從而能夠檢測具有低于任一通道的本底噪聲的本底噪聲水平的DUT的噪聲性能。
[0035]ATE測量通道12、14分別包括通道電路28、30例如模數(shù)轉(zhuǎn)換器(未示出)，以將對應(yīng)的通道信號(其包括通道噪聲)數(shù)字化。所得的數(shù)字化信號由通道電路中對應(yīng)的測量電路測量，并輸出至互相關(guān)(Xcorr)電路32。在本例中，使用可編程邏輯元件(例如，現(xiàn)場可編程門陣列(FPGA))來實現(xiàn)互相關(guān)電路32?；蛘?，可使用專用集成電路(ASIC)、一個或多個數(shù)字信號處理器(DSP)或任何組合處理邏輯元件來實現(xiàn)互相關(guān)電路32。
[0036]互相關(guān)電路32可減弱加到各個測量通道中的不相關(guān)噪聲，產(chǎn)生DUT的更精確的SNR測量。電路輸出一個或多個信號34，可根據(jù)所述一個或多個信號34獲得DUT22的SNR測量。在一實例中，如下文所述，互相關(guān)電路32輸出DUT噪聲功率和DUT信號功率兩者，可根據(jù)DUT噪聲功率和DUT信號功率兩者來計算DUT SNR。通常，互相關(guān)電路32針對兩個通道(“通道I” 12和“通道2” 14)對噪聲信號，(N⑴)，執(zhí)行以下互相關(guān)(“X”)函數(shù)。
[0037]Sdut⑴:待測的DUT信號
[0038]N1 (t):測量通道上的噪聲I
[0039]N2 (t):測量通道上的噪聲2[0040]M1 (t):由通道執(zhí)行的測量I
[0041]M2 (t):由通道執(zhí)行的測量2
[0042]X:相關(guān)運算器
[0043]M1 （t)= Sdut (t) +N1 ⑴
[0044]M2 (t) = Sdut (t) +N2 (t)
[0045]M1 (t) X M2 (t) = Sdut (t) X Sdut (t) +Sdut (t) X N1 (t) +Sdut (t) X N2 (t) +N1 (t) X N2 (t)
[0046]根據(jù)不相關(guān)噪聲源假定，所有互相關(guān)項(SdutXN1ZkitXN2和iXN2)的預期值(均值)為零，僅留下上述等式中的SDUTXSDUT。SdutXSdut的FFT (快速傅里葉變換)將等于DUT的信號的功率譜密度(PSD)。求平均值以/ V #_aVerage的速率收斂。在分貝(dB)標度上，對于平均值數(shù)每10倍增加，不相關(guān)的本底噪聲會有5dB(IOlog V 10 = 5)的降低。
[0047]互相關(guān)的先有技術(shù)實施要求來自兩個測量通道的樣本流的FFT (快速傅里葉變換)的組合。以下等式描述互相關(guān)函數(shù)和功率譜密度函數(shù):
[0048]ml [n]與m2[n]之間的互相關(guān)(Xcorr)函數(shù)定義如下:
[0049]
【權(quán)利要求】
1.一種自動測試設(shè)備(ATE)，包括: 電路，所述電路用于將來自被測器件(DUT)的確定性激勵信號拆分成第一信號和第二信號; 第一通道，所述第一通道用于接收所述第一信號，本底至所述第一信號以產(chǎn)生第一通道信號； 第二通道，所述第二通道用于接收所述第二信號，所述第二通道將第二本底噪聲添加至所述第二信號以產(chǎn)生第二通道信號；以及處理邏輯部分，所述處理邏輯部分用于: 估計所述確定性激勵信號的第一功率；以及 基于所述第一通道信號和所述第二通道信號估計第二總功率。
2.根據(jù)權(quán)利要求1所述的ATE，其中所述處理邏輯部分包括用于基于所述第一通道信號和所述第二通道信號的互相關(guān)來估計所述第二總功率的電路，并且其中所述電路包括用于在來自所述第一通道和所述第二通道的樣本正被捕捉的同時根據(jù)所述互相關(guān)來累加值的單個累加器。
3.根據(jù)權(quán)利要求3所述的ATE，其中所述確定性激勵信號包括至少一個頻率，其中所述處理邏輯部分包括用于估計所述第一功率的電路，并且其中所述電路包括與用于生成所述第一通道信號的第一組系數(shù)的所述第一通道相對應(yīng)的第一單箱離散傅里葉變換(DFT)塊和與用于生成所述第二通道信號的第二組系數(shù)的所述第二通道相對應(yīng)的第二單箱離散傅里葉變換(DFT)塊。
4.根據(jù)權(quán)利要求3所述的 ATE，其中所述第一和第二單箱離散傅里葉變換(DFT)塊中的至少一者包括第一累加器和第二累加器，所述第一累加器和第二累加器分別用于在來自所述第一通道和所述第二通道的樣本正被捕捉的同時累加對應(yīng)組的系數(shù)。
5.根據(jù)權(quán)利要求4所述的ATE，其中所述第一累加器被配置為累加所述系數(shù)的實部并且所述第二累加器被配置為累加所述系數(shù)的虛部。
6.根據(jù)權(quán)利要求3所述的ATE，其中所述至少一個頻率包括基頻。
7.根據(jù)權(quán)利要求3所述的ATE，其中所述至少一個頻率包括基頻的諧波。
8.根據(jù)權(quán)利要求4所述的ATE，其中所述電路被配置為接收來自所述第一和第二單箱離散DFT塊的系數(shù)并且組合所述系數(shù)以確定所述第一功率。
9.根據(jù)權(quán)利要求1所述的ATE，其中所述第一功率在固定數(shù)量的時間點內(nèi)加以估計。
10.根據(jù)權(quán)利要求1所述的ATE，其中所述處理邏輯部分被構(gòu)造成根據(jù)所述第一功率和所述第二總功率來計算本底噪聲，從而得到計算的本底噪聲，并且其中所述計算的本底噪聲低于所述第一本底噪聲和所述第二本底噪聲。
11.根據(jù)權(quán)利要求1所述的ATE，其中所述第一本底噪聲和所述第二本底噪聲高于所述DUT的本底噪聲。
12.根據(jù)權(quán)利要求1所述的ATE，其中所述處理邏輯部分被構(gòu)造成計算所述DUT的信噪比。
13.根據(jù)權(quán)利要求1所述的ATE，其中所述處理邏輯部分包括現(xiàn)場可編程門陣列(FPGA)。
14.根據(jù)權(quán)利要求1所述的ATE，其中所述所述第一通道信號和所述第二通道信號的所述互相關(guān)。
15.一種由自動測試設(shè)備(ATE)執(zhí)行的方法，所述方法包括: 將來自被測器件(DUT)的確定性激勵信號拆分成第一信號和第二信號； 在所述ATE的第一通道中接收所述第一信號，所述第一通道將第一本底噪聲添加至所述第一信號以產(chǎn)生第一通道信號； 在所述ATE的第二通道中接收所述第二信號，所述第二通道將第二本底噪聲添加至所述第二信號以產(chǎn)生第二通道信號；以及 使用處理邏輯部分來: 估計所述確定性激勵信號的第一功率；以及 基于所述第一通道信號和所述第二通道信號估計第二總功率；
16.根據(jù)權(quán)利要求15所述的方法，其中作為所述處理邏輯部分的一部分的電路基于所述第一通道信號和所述第二通道信號的互相關(guān)來估計所述第二總功率，并且其中所述電路包括用于在來自所述第一通道和所述第二通道的樣本正被捕捉的同時根據(jù)所述互相關(guān)來累加值的單個累加器。
17.根據(jù)權(quán)利要求15所述的方法，其中所述確定性激勵信號包括至少一個頻率，其中作為所述處理邏輯部分的一 部分的電路估計所述第一功率，并且其中所述電路包括與生成所述第一通道信號的第一組系數(shù)的所述第一通道相對應(yīng)的第一單箱離散傅里葉變換(DFT)塊和與生成所述第二通道信號的第二組系數(shù)的所述第二通道相對應(yīng)的第二單箱離散傅里葉變換(DFT)塊。
18.根據(jù)權(quán)利要求17所述的方法，其中箱離散傅里葉變換(DFT)塊包括第一累加器和第二累加器，所述第一累加器和第二累加器分別在來自所述第一通道和所述第二通道的樣本正被捕捉的同時累加對應(yīng)組的系數(shù)。
19.根據(jù)權(quán)利要求18所述的方法，其中所述第一累加器累加所述系數(shù)的實部并且所述第二累加器累加所述系數(shù)的虛部。
20.根據(jù)權(quán)利要求17所述的方法，其中所述至少一個頻率包括基頻。
21.根據(jù)權(quán)利要求17所述的方法，其中所述至少一個頻率包括基頻的諧波。
22.根據(jù)權(quán)利要求18所述的方法，其中所述電路接收來自所述第一和第二單箱離散DFT塊的系數(shù)并且組合所述系數(shù)以確定所述第一功率。
23.根據(jù)權(quán)利要求15所述的方法，其中所述第一功率在固定數(shù)量的時間點內(nèi)加以估計。
24.根據(jù)權(quán)利要求15所述的方法，其中所述處理邏輯部分被構(gòu)造成根據(jù)所述第一功率和所述第二總功率來計算本底噪聲，從而得到計算的本底噪聲，并且其中所述計算的本底噪聲低于所述第一本底噪聲和所述第二本底噪聲。
25.根據(jù)權(quán)利要求15所述的方法，其中所述第一本底噪聲和所述第二本底噪聲高于所述DUT的本底噪聲。
26.根據(jù)權(quán)利要求15所述的方法，其中所述計算所述DUT的信噪比。
27.根據(jù)權(quán)利要求15所述的方法，其中所述處理邏輯部分包括現(xiàn)場可編程門陣列(FPGA)。
28.—種自動測試設(shè)備(ATE)，包括:ATE源通道，所述ATE源通道用于提供激勵信號； 電路，所述電路用于將所述激勵信號拆分成第一信號和第二信號； 第一 DUT通道，所述第一 DUT通道用于接收所述第一信號，所述第一 DUT通道具有第一本底噪聲以產(chǎn)生第一通道信號； 第二 DUT通道，所述第二 DUT通道用于接收所述第二信號，所述第二 DUT通道具有第二本底噪聲以產(chǎn)生第二通道信號；以及 處理邏輯部分，所述處理邏輯部分用于: 估計所述第一 DUT通道的第一功率； 估計所述第二 DUT通道的第二功率； 使用所 述第一通道信號和所述第二通道信號的互相關(guān)來估計所述第一 DUT通道與所述第二 DUT通道之間的相關(guān)功率；以及 基于所述第一功率、所述第二功率和所述相關(guān)功率來估計所述第一 DUT通道噪聲功率和所述第二 DUT通道噪聲功率。
29.根據(jù)權(quán)利要求28所述的ATE，其中所述處理邏輯部分包括用于基于所述第一通道信號的自相關(guān)來估計所述第一功率的電路。
30.根據(jù)權(quán)利要求29所述的ATE，其中所述電路包括用于在來自所述第一通道的樣本正被捕捉的同時根據(jù)所述自相關(guān)來累加值的單個累加器。
31.根據(jù)權(quán)利要求28所述的ATE，其中所述處理邏輯部分包括用于估計所述相關(guān)功率的電路，所述電路包括用于在來自所述第一通道和所述第二通道的樣本正被捕捉的同時根據(jù)所述第一通道信號與所述第二通道信號之間的所述互相關(guān)來累加值的單個累加器，所述相關(guān)功率包括激勵信號功率和激勵噪聲功率。
32.根據(jù)權(quán)利要求28所述的ATE，其中所述激勵信號包括至少一個頻率，并且所述處理邏輯部分包括用于估計激勵信號功率的電路，并且其中所述電路包括與用于生成所述第一通道信號的第一組系數(shù)的所述第一通道相對應(yīng)的第一單箱離散傅里葉變換(DFT)塊和與用于生成所述第二通道信號的第二組系數(shù)的所述第二通道相對應(yīng)的第二單箱離散傅里葉變換(DFT)塊。
33.根據(jù)權(quán)利要求32所述的ATE，其中所述處理邏輯部分用于基于所述第一組系數(shù)和所述第二組系數(shù)的互相關(guān)來估計第一激勵信號功率；以及用于基于所述第一組系數(shù)的自相關(guān)來估計第二激勵信號功率。
34.根據(jù)權(quán)利要求28所述的ATE，其中所述處理邏輯部分被構(gòu)造成執(zhí)行包括如下各項的運算: 使用所述第一 DUT通道信號的自相關(guān)來估計所述第一功率； 使用所述第二 DUT通道信號的自相關(guān)來估計所述第二功率； 通過從所述第一功率中減去所述相關(guān)功率來估計所述第一 DUT通道噪聲功率；以及 通過從所述第二功率中減去所述相關(guān)功率來估計所述第二 DUT通道噪聲功率。
35.一種由自動執(zhí)行的方法，所述方法包括: 將來自ATE源通道的激勵信號拆分成第一信號和第二信號； 在具有第一本底噪聲的第一 DUT通道中接收所述第一信號以產(chǎn)生第一通道信號； 在具有第二本底噪聲的第二 DUT通道中接收所述第二信號以產(chǎn)生第二通道信號；以及使用處理邏輯部分來: 估計所述第一 DUT通道的第一功率； 估計所述第二 DUT通道的第二功率； 使用所述第一通道信號和所述第二通道信號的互相關(guān)來估計所述第一 DUT通道與所述第二 DUT通道之間的所述相關(guān)功率；以及 基于所述第一功率、所述第二功率和所述相關(guān)功率來估計所述第一 DUT通道噪聲功率和所述第二 DUT通道噪聲功率。
36.根據(jù)權(quán)利要求35所述的方法，其中作為所述處理邏輯部分的一部分的電路基于所述第一通道信號的自相關(guān)來估計所述第一功率。
37.根據(jù)權(quán)利要求35所述的方法，其中作為所述處理邏輯部分的一部分的電路執(zhí)行包括如下各項的運算: 使用所述第一 DUT通道信號的自相關(guān)來估計所述第一功率； 使用所述第二 DUT通道 信號的自相關(guān)來估計所述第二功率； 通過從所述第一功率中減去所述相關(guān)功率來估計所述第一 DUT通道噪聲功率；以及 通過從所述第二功率中減去所述相關(guān)功率來估計所述第二 DUT通道噪聲功率。
38.一種自動測試設(shè)備(ATE) ATE源通道，所述ATE源通道用于提供激勵信號； 第一電路，所述第一電路用于將所述激勵信號拆分成第一信號和第二信號； 第一 DUT通道，所述第一 DUT通道用于接收所述第一信號，所述第一 DUT通道具有第一本底噪聲以產(chǎn)生第一通道信號； 第二 DUT通道，所述第二 DUT通道用于接收所述第二信號，所述第二 DUT通道具有第二本底噪聲以產(chǎn)生第二通道信號； 第二電路，所述第二電路用于將所述第一通道信號拆分成第三信號和第四信號； 第三通道，所述第三通道用于接收所述第三信號，所述第三通道將第三本底噪聲添加至所述第三信號以產(chǎn)生第三通道信號； 第四通道，所述第四通道用于接收所述第四信號，所述第四通道將第四本底噪聲添加至所述第四信號以產(chǎn)生第四通道信號； 第三電路，所述第三電路用于將所述第二通道信號拆分成第五信號和第六信號； 第五通道，所述第五通道用于接收所述第五信號，所述第五通道將第五本底噪聲添加至所述第五信號以產(chǎn)生第五通道信號； 第六通道，所述第六通道用于接收所述第六信號，所述第六通道將第六本底噪聲添加至所述第六信號以產(chǎn)生第六通道信號；以及處理邏輯部分，所述處理邏輯部分用于: 估計所述第一通道信號的第一功率； 基于所述第三通道信號和所述第四通道信號估計第一總功率； 估計所述第二通道信號的第二功率； 基于所述第五通道信號和所述第六通道信號估計第二總功率； 估計所述第一 DUT通道的第三功率； 估計所述第二 DUT通道的第四功率；使用所述第一通道信號和所述第二通道信號的互相關(guān)來估計所述第一 DUT通道與所述第二 DUT通道之間的相關(guān)功率；以及 基于所述第三功率、所述第四功率和所述相關(guān)功率來估計所述第一 DUT通道噪聲功率。
【文檔編號】G01R31/28GK103765233SQ201280035191
【公開日】2014年4月30日 申請日期:2012年7月10日 優(yōu)先權(quán)日:2011年7月15日
【發(fā)明者】嘉浩·科林·周 申請人:泰拉丁公司