包括浮橋的用于電容式測量的集成電路的制作方法
【專利摘要】本發(fā)明涉及一種電容式測量設備，其包括：（i）第一電子系統，被電參考至保護電位，并且能夠連接到電容性電極，（ii）第二電子系統，被電參考至接地電位，以及（iii）激勵裝置，分別連接到所述保護和接地電位，從而在這些電位之間施加AC電壓差。所述設備還包括以接地為參考的集成電路，所述集成電路包括：在其中實現了所述第一電子系統的第一安裝區(qū)域，以及在其中實現了所述第二電子系統的第二安裝區(qū)域。本發(fā)明還涉及使用該設備的系統以及該設備的用途。
【專利說明】包括浮橋的用于電容式測量的集成電路
【技術領域】
[0001]本發(fā)明涉及一種包括浮橋(floating bridge)的用于電容式測量的電子設備,其能夠以集成電路的形式產生。
[0002]本發(fā)明的領域更具體地但非限制性是用于測量和檢測的電子設備。
【背景技術】
[0003]便攜式系統、諸如電話、智能電話、平板電腦、計算機等的觸摸或非接觸界面常?；陔娙菔綔y量電容式測量技術。
[0004]根據這些技術，屏幕或設備提供有電極，其可選地是透明的。當對象、諸如手指接近這些電極時，在代表電接地的此對象與電極之間產生電容型的電耦合。因此該電容性耦合的測量允許對對象進行定位。
[0005]朝向非接觸界面的發(fā)展要求開發(fā)具有非常高的靈敏度的電容式檢測系統，對于該非接觸界面而言必須在與界面表面相距相對長的距離處檢測并定位對象。
[0006]最初針對非常高準確度的測量應用而開發(fā)的電容式“浮橋”測量技術經證明特別適合于此類應用。
[0007]例如在RoziSre的文獻FR2756048中描述了這種技術。其使得可以消除在更常規(guī)的電容式測量方法中在電極與其環(huán)境之間出現的所有寄生電容。對于根據定義未知且波動的這些寄生電容被疊加于將在對象與電極之間測量的電容上來說，其顯著地限制了根據常規(guī)方法進行的測量的靈敏度和準確度。
[0008]為此，使得包括檢測電極和最為靈敏的測量電子裝置的第一級的一部分電子裝置浮置。例如使用連接接地和保護電位的振蕩器來使得其參考電位或保護電位相對于系統的一般接地而振蕩。因此，靈敏級的電子裝置的任何部分都未處于接地，并且其不能與接地產生寄生電容。
[0009]為了能夠在便攜式設備、諸如電話或平板電腦中實施電容式測量技術，必須能夠以具有小的總尺寸和低功率消耗的集成電路的形式產生關聯的電子裝置。
[0010]已知諸如在FR2756048中公開的以具有分立部件的印刷或混合電路的形式產生測量系統。另一方面，在FR2756048中描述的實施例不能以單個集成電路的形式產生。
[0011]一個問題源自于這樣的事實，即電子裝置包括兩個不同部分，具有不同的參考電位且相對于彼此而振蕩。此產生以下約束:
[0012]-那兩個部分不應引起互相干擾，并且特別地，接地元件不應與浮置元件相干擾；
[0013]-浮置和接地部分之間的信號傳輸要求解耦部件，諸如扼流線圈或光學耦合器，其不能被集成；
[0014]-必須生成浮置部分的電源或從接地電源傳輸，這再次地要求難以集成的解耦部件(扼流線圈、DC/DC轉換器)。
[0015]已知RoziSre的文獻FR2893711,其公開了一種通過基于集成電路的浮橋的用于電容式測量的設備。然而，在這種情況下，在浮置模式下被供電、或者換言之其處于保護電位的是整個集成電路。因此必須添加外部部件以便產生與以接地為參考的電子裝置的對接，其因此也在測量集成電路的外部。此外，印刷電路的至少其上固定有外部部件的部分也必須以保護電位為參考。
[0016]更一般地，當使用用于使寄生電容最小化或將其消除的保護裝置來實現電容式電子裝置時，必須將保護區(qū)域與能夠產生雜散電容的電子裝置的其余部分分離。在所有情況下，此約束引起集成困難。
[0017]本發(fā)明的目的是提出一種包括保護裝置的用于電容式測量的電子設備，其能夠用以接地為參考的單個集成電路的形式產生，從而能夠被容易地插入常規(guī)電子電路上。

【發(fā)明內容】

[0018]用一種電容式測量設備來達到此目的，其包括:
[0019]-第一電子系統，被電參考至保護電位，并且能夠連接到電容性電極，
[0020]-第二電子系統，被電參考至接地電位，并且能夠通過連接裝置而連接到所述第一電子系統，以及
[0021]-激勵裝置，分別連接到所述保護和接地電位，從而在這些電位之間施加AC電壓差，
[0022]其特征在于其此外包括以接地為參考的集成電路，所述集成電路包括:
[0023]-第一安裝區(qū)域，以保護電位為參考，并且在其中實現了所述第一電子系統，以及
[0024]-第二安裝區(qū)域，以接地電位為參考，并且在其中實現了所述第二電子系統。
[0025]當然必須以這樣的意義來解釋術語“連接”，即被相互連接的部件能夠通過直接電連接直接地連接、或者經由附加電氣或電子部件來連接。
[0026]保護和接地電位的定義當然是非限制性的，接地電位還可以相對于諸如地球的另
一參考是浮置或可變的。
[0027]接地電位能夠例如對應于根據本發(fā)明的設備被連接到的電子裝置的參考電位和/或對集成電路進行供電的電壓源的參考電位
[0028]根據本發(fā)明的有利方面，根據本發(fā)明的設備的以保護電位為參考的部分能夠本質上被包括在集成電路中，其本身以電壓源為參考并由電壓源供電，該電壓源以接地電位為參考。因此，一般地大大促進了其到電子系統中的集成，并且使與以保護電位為參考的電子部分的存在有關系的約束最小化。
[0029]根據本發(fā)明的設備此外能夠包括:
[0030]-被電連接到保護電位的屏蔽表面，并布置成從而至少部分地且至少沿著一側覆蓋第一安裝區(qū)域的表面；
[0031]-被電連接至保護電位的屏蔽表面，并布置成從而至少部分地且至少沿著一側覆蓋第一和第二安裝區(qū)域的表面。
[0032]屏蔽區(qū)域能夠在集成電路的封裝內部。其能夠在實現包含于集成電路封裝中的電子功能(芯片)的部件的襯底級別制造。其還能夠在集成電路的封裝外并在此封裝被焊接到其上面的印刷電路的級別制造。
[0033]此屏蔽表面是用于集成電路的適當運行的重要元件。事實上，必須保護以保護電位為參考的第一電子系統或至少其最靈敏部分免于干擾，所述干擾諸如能夠與以接地電位(其也是電容性電極必須檢測的目標電位)為參考的元件形成的寄生電容。因此，在現有技術的設備中，始終以與以接地為參考的部件分開的不同部件的形式產生以保護電位為參考的部分。
[0034]相反地，在本發(fā)明的范圍內已經認識到用以保護電位為參考的屏蔽件來屏蔽集成電路有效地保護以保護電位為參考的第一電子系統免受其周圍環(huán)境中的干擾，并且并未顯著地干擾以接地為參考的第二電子系統，其本質上不包括非常靈敏的數字部件。
[0035]根據實施例，集成電路能夠包括:
[0036]-集成在同一封裝中的兩個不同芯片，該兩個芯片分別包括第一和第二安裝區(qū)域，或者
[0037]-在同一襯底上包括第一和第二安裝區(qū)域的芯片。
[0038]該集成電路能夠包括通過實施以下技術中的至少一個而產生的至少一個芯片:CMOS、絕緣體上硅(SOI)。
[0039]SOI (絕緣體上硅)技術使得可以使用硅氧化物的電絕緣層產生例如處于不同參考電位的電路的各部分之間的電隔離。
[0040]在CMOS技術的范圍內，只能通過使用在相反方向上極化(其具有阻斷P-N結的效果)的P摻雜襯底的部分與N摻雜襯底的部分之間產生的耗盡層來獲得電隔離。因此，使用這種技術的發(fā)明的實現是常見的且具有相對適中的成本，其引起特定約束，并且要求找到允許與該隔離約束相容的浮置和非浮置電位的分布的架構。
[0041]能夠通過實施多阱CMOS技術產生該芯片。
[0042]特別地能夠通過實`施三阱CMOS技術產生該芯片，包括:
[0043]-P摻雜襯底，連接到保護電位，
[0044]-第一N摻雜阱，
[0045]-兩個N摻雜和P摻雜阱，包括在第一阱中，并且每個對應于第一和第二安裝區(qū)域中的一個。
[0046]能夠通過實施以下技術中的至少一個產生集成電路:
[0047]-將一個或更多個并置芯片組裝在封裝中，
[0048]-芯片的3D堆疊(“芯片級封裝”)，
[0049]-芯片的直接連接(“倒裝芯片”)。
[0050]芯片的3D堆疊例如對應于稱為“芯片級封裝”的技術，其中將芯片疊加或堆疊。然后能夠例如通過直通連接(“TSV、硅通孔”)來將其連接。
[0051 ] 在“倒裝芯片”直接連接技術中，例如使用凸塊矩陣，將芯片或各組芯片直接放置在印刷電路上或者直接焊接到那里。
[0052]集成電路此外能夠包括(i )第一連接元件，使得可以將第一電子系統連接到電容性電極和/或處于保護電位的元件，(?)第二連接元件，使得可以一方面將第二電子系統連接到外部處理電子裝置，并且另一方面對所述第二電子系統進行供電，該第一和第二連接元件被在保護電位下連接的至少一個連接元件分離。
[0053]一般地，必須將到集成電路的內部連接以及此集成電路與外面之間的外部連接布置成避免以保護電位為參考的部分的靈敏元件與以接地電位為參考的元件之間的電容性耦合。為了做到這一點，能夠適當地插入到保護電位的連接，并且使連接的布置和幾何結構最優(yōu)化。
[0054]分別以保護電位和接地電位為參考的各部分本質上被合并到單個集成電路中的事實是本發(fā)明的優(yōu)點，因為其允許集成電路設計期間的耦合的優(yōu)化，這獨立于其后續(xù)使用的環(huán)境。
[0055]集成電路能夠此外包括用于產生以保護電位為參考的至少一個電源的裝置。
[0056]因此，不必在集成電路外面產生以保護電位為參考的電源，并且能夠本質上使電子裝置的處于保護電位的部分局限于集成電路。
[0057]處于接地電位的部分與處于保護電位的部分之間的DC電源的傳輸引起特定問題，因為其要求在低頻下操作的連接裝置，諸如電感器，這就空間要求而言是非常不利的。
[0058]根據實施例，所述集成電路能夠此外包括:
[0059]-AC源電壓源，以接地電位為參考，其電路經由激勵裝置而閉合，以及
[0060]-整流和濾波裝置，分別在其輸入端處連接到所述AC源電壓源和保護電位，從而通過AC源電壓源的端子處的電壓的整流而在輸出端處生成以所述保護電位為參考的源電壓。
[0061]這樣，因此在電力可用的一側，使用以接地電位為參考的AC源電壓源。
[0062]AC源電壓源的電路經由激勵裝置而閉合，或者換言之，此電源的電流流過這些激勵裝置。
[0063]被用于產生電源電壓和因此的以參考電位為參考的電力的AC源電壓源的電路因此能夠在保護電位與接地電位之間閉合，而沒有附加連接裝置且未使兩個參考電位短路。
[0064]此配置是可能的，因為無論激勵裝置的配置什么，其基本上表現為完美的電壓發(fā)生器，也稱為戴維寧等效發(fā)生器。此發(fā)生器在接地和保護電位之間施加AC電壓差，其使得可以保持其相對于彼此浮置，同時針對電源電流呈現出非常低的阻抗。此結果不能在不存在激勵裝置的情況下獲得。
[0065]能夠將整流和濾波裝置設計成僅包括能夠被集成的部件，諸如電容器和無源開關裝置(二極管等)或有源開關裝置(“開關”或基于晶體管的開關等)。
[0066]其能夠以任何相容形式產生，諸如，例如根據具有二極管的單整流器原理或Schenkel倍壓整流器。
[0067]根據實施例，根據本發(fā)明的設備的激勵裝置能夠此外包括以下各組部件中的一個:
[0068]-電壓跟隨器緩沖器，以接地電位為參考且被以保護電位為參考的振蕩器激勵。
[0069]-振蕩器，以接地電位為參考。
[0070]在兩種情況下，到激勵裝置的電力由以接地電位為參考的電源提供。緩沖器的實施使得可以使以保護電位為參考的振蕩器可用，其具有低消耗且同樣地可用于電容式測量期間的第一電子系統中的激勵和/或同步。
[0071]根據實施例，連接裝置能夠包括串聯的電容器。
[0072]事實上，為了在處于不同參考電位的各部分之間傳輸數字或模擬信號，根據非常適合于以集成電路的形式實施的技術，必須提供解耦裝置。在現有技術、諸如在FR2893711中所述的那些的設備中，常常使用不能被集成的電感。
[0073]根據實施例，第一電子系統能夠包括掃描裝置，使得可以連續(xù)地對電容性電極進行輪詢，以便測量電容。
[0074]因此能夠用單個數據獲取系統來測量許多電極。
[0075]根據本發(fā)明的設備能夠此外包括與類似設備的通信裝置，允許其在主或從屬模式下操作，據此:
[0076]-配置在主模式下的設備的激勵裝置在已配置在從屬模式下的設備的保護和接地電位之間施加類似AC電壓差，以及
[0077]-配置在從屬模式下的設備的激勵裝置被至少部分地無效。
[0078]因此可以通過使用以主從模式(或同步地)配置的多個相同或類似集成電路來對比用單個集成電路能夠實施的數目更大的數目的電極進行尋址。此外，電極全部以同一保護電位為參考，這對于測量質量而言是必不可少的。
[0079]根據另一方面，提出了一種對象位置的檢測和/或測量的系統，包括多個電容性電極和根據本發(fā)明的至少一個電容性測量設備。
[0080]當實施多個電容性測量設備時，其能夠以主從模式來配置。
[0081]該系統能夠包括布置在顯示屏上的透明電極。
[0082]根據本發(fā)明的設備能夠在所有類型的電容式測量應用中實施或使用。
[0083]根據另一方面，在以下應用中的任何一個中提出了根據本發(fā)明的至少一個設備的使用。
[0084]-人機觸摸和/或非接觸界面，
[0085]-尺寸測量系統，
[0086]-防碰撞系統，
[0087]-接近性檢測器。
[0088]根據本發(fā)明的設備因此能夠例如被用于產生緊湊式電容式測量系統，或者能夠在醫(yī)學成像系統中用于驅動用于病人位置的電容式檢測的天線。
【專利附圖】

【附圖說明】
[0089]在仔細閱讀絕不是限制性的實施例的詳細描述和附圖后，本發(fā)明的其他優(yōu)點和特性將變得明顯，在所述附圖中:
[0090]-圖1示出了根據本發(fā)明的電容式測量設備的一般電氣圖，
[0091]-圖2示出了在同一封裝中包括兩個單獨芯片的集成電路形式的電容式測量設備的實施例，
[0092]-圖3示出了以在同一封裝中包括兩個單獨芯片的集成電路形式產生的電容式測量設備的內部布置，
[0093]-圖4示出了包括單個芯片的集成電路形式的電容式測量設備的實施例，
[0094]-圖5示出了以包括單個芯片的集成電路的形式產生的電容式測量設備的內部布置，
[0095]-圖6不出了CMOS技術中的根據本發(fā)明的設備的實施例不例，
[0096]-圖7示出了根據CMOS技術的本發(fā)明的設備的實施例示例中的電位水平的分布，
[0097]-圖8示出了以集成電路形式產生的根據本發(fā)明的設備的安裝。
[0098]參考圖1，首先描述根據本發(fā)明的電容式測量設備的一般電氣圖。[0099]根據本發(fā)明的電容式測量設備基于在文獻FR2756048中描述的浮橋配置。圖1是其非常概略的圖示，應理解的是在FR2756048中所述的不同測量配置在本發(fā)明的范圍內可適用。
[0100]此類電容式測量系統使得可以測量處于連接到接地電位5的電位的目標11與至少一個測量電極10之間的電容信息的項目。
[0101]電子裝置包括以相對于接地電位5振蕩的保護電位4為參考的第一電子獲取系統I以及以接地電位5為參考的第二電子處理(或傳輸)系統2。當然，在沒有任何限制性效果的情況下，為了本公開的明了起見而選擇電子系統的命名。電子獲取系統I能夠特別地包括信號處理裝置，包括數字的。電子處理系統2能夠局限于與電子裝置的其余部分的接口功能。
[0102]該設備此外包括分別連接到保護4和接地5電位的激勵(excitation)裝置3、7。這些激勵裝置執(zhí)行在這些電位4、5之間施加AC電壓差、因此促使參考電位中的一個相對于另一個“浮置”的功能。
[0103]在FR2756048中，這些激勵裝置本質上包括以保護電位4為參考的振蕩器3，并且包括連接到接地電位5的出口(outlet)。
[0104]從產生激勵電壓的觀點出發(fā)，振蕩器3能夠同樣地以保護電位4或接地電位5為參考。然而，在其也被用于特別地在電極10上產生激勵信號的情況下，其必須優(yōu)選地以保護電位4為參考。
[0105]在FR2756048中實施的振蕩器3必須消耗不可忽略的電力量以便保持參考電位4、5之間的AC電位差?，F在，如先前所解釋的，電力在以接地電位5為參考的一側更容易可用。
[0106]為此，在根據本發(fā)明的設備中，激勵裝置不同地分布。其包括以保護電位4為參考的振蕩器3。振蕩器產生能夠在電子獲取系統I中用作激勵或時鐘信號的AC信號。此信號能夠根據應用而具有任何形狀(例如，正弦、正方形或三角形)。
[0107]根據本發(fā)明的設備還包括以接地電位5為參考的緩沖器7。此緩沖器7包括以運算放大器形式布置的基于晶體管而產生的放大器或電壓跟隨器(具有單位增益)。振蕩器3的輸出端被連接到緩沖器7的輸入端。緩沖器7的輸出端被連接到保護電位4。
[0108]緩沖器7在輸出端處發(fā)出激勵信號Vo。由于其內部電參考(或其電源的電參考)是接地電位5，所以其充當發(fā)出信號Vo或者換言之在接地5和保護電位4之間產生AC電壓差Vo的電壓源。
[0109]通過以這種方式操作，獲得以保護電位4為參考的振蕩器3的優(yōu)點，但是其電消耗被最小化，因為激勵保護電位4所需的大部分的電力是由緩沖器7提供的，緩沖器7以接地電位5為參考并因此由處于接地電位5的部分進行供電。
[0110]電子獲取系統I完全以保護電位4為參考，從而避免了在測量電極10或其他靈敏部分與接地電位5之間出現寄生電容，目標或所檢測對象11被連接到接地電位5。同樣地，保護電極12保護測量電極10。與后者處于同一電位，其也避免了寄生電容的出現。
[0111]測量電極10連接到電荷放大器13，其使得可以測量其電容。圖1示出了電荷放大器13的非常概略的表示，其能夠以所有形式產生，包括在FR2756048中所述的那些。電荷放大器13特別地能夠使用其振幅能夠被調制的振蕩信號3以閉環(huán)系統的形式產生，以便用零點法來測量電容或倒電容(inversecapacitance)。
[0112]根據應用，電子獲取系統I能夠包括處理信號14、以便例如發(fā)出表示測量電極10與目標11之間的距離的信號的步驟。
[0113]該系統一般地被設計成對所有幾何結構的多個電極10進行“讀取”。因此其包括掃描儀17，該掃描儀17被插在電極10與電荷放大器13之間，并且使得可以連續(xù)地測量這些電極10的電容。此掃描儀17能夠采取以保護電位4為參考且由電子控制單元控制的一系列模擬開關的形式。
[0114]根據本發(fā)明的設備使得可以特別地產生用于諸如移動電話(智能電話)、平板電腦或計算機的設備的觸摸或非接觸界面。電極10能夠是透明電極，例如由ITO (錫摻雜氧化銦)制成，沉積在顯示屏或觸控板上。其然后被用來檢測命令對象11諸如手指的接近和/或接觸。
[0115]根據本發(fā)明的設備還包括電參考至接地電位5的電子處理系統2。此電子處理系統2還確保根據本發(fā)明的設備與電子裝置的其余部分(當然不包括電極10)之間的接口功能。這使得可以本質上以集成電路的形式產生根據本發(fā)明的設備，該集成電路全局地以接地電位5為參考,并且由以接地電位5為參考的電源進行供電。
[0116]電子處理系統2通過連接裝置6而連接到電子獲取系統I，連接裝置6使得可以發(fā)送數字或模擬信號。這些連接裝置6包括提供有解耦裝置的電連接，從而至少在一定頻率范圍內確保接地和保護電位之間的隔離。在本發(fā)明的范圍內，優(yōu)選地使用電容器作為解耦裝置，因為其能夠被容易地集成并允許至少高頻下傳輸信號(例如，數字的)。
[0117]根據本發(fā)明的設備能夠與根據本發(fā)明的其他設備或其他兼容設備同步，以便控制比單個設備可實現的更大數目的電極10。
[0118]為了做到這一點，分別根據主或從屬模式來配置設備，例如使用內部邏輯功能，從而:
[0119]-連接所有設備的保護電位4，
[0120]-使配置在從屬模式下的設備的振蕩器3和緩沖器7無效，
[0121]-將配置在主模式下的設備的振蕩器3的輸出和緩沖器7的輸出傳送至配置在從屬模式下的設備。
[0122]根據變體，如果不同設備的緩沖器7的增益是足夠均勻的，則能夠使用以下配置:
[0123]-使配置在從屬模式下的設備的振蕩器3無效，
[0124]-將配置在主模式下的設備的振蕩器3的輸出傳送至配置在從屬模式下的設備并將其緩沖器7用于每個從屬設備。
[0125]為了本質上以在全局以接地電位5為參考的集成電路的形式產生根據本發(fā)明的設備，必須在還在此設備中產生以保護電位4為參考的電源。此外，必須用能夠容易地集成的部件產生這些電源。
[0126]在圖1中所示的所述實施例中，根據本發(fā)明的設備因此包括以保護電位4為參考的至少一個電源Vf，其包括以接地電位5為參考的AC源電壓源8，以及整流和濾波裝置9。
[0127]整流和濾波裝置9在其輸入端處分別地連接到AC源電壓源8和保護電位4。根據絕不是限制性的圖1中的實施的示例，整流二極管連接到AC源電壓源8，濾波電容器并聯于以接地電位4為參考的電源Vf的輸出端16。由于部件的輸入阻抗，此濾波電容器還能夠是等效電容器。
[0128]為了使此類電路圖工作，電流必須具有到AC源電壓源8的返回路徑。在根據本發(fā)明的設備中，通過緩沖器7的輸出端而提供此返回路徑。
[0129]事實上由振蕩器3控制的緩沖器7允許經由保護電位4與接地電位5之間的連接的用于供電電路的返回路徑，而并不在振蕩器3的激勵信號頻率下使這些參考電位短路。如先前所解釋的，這種效果是由于由振蕩器3控制的緩沖器7的戴維寧等效發(fā)生器工作而獲得的，其在具有低阻抗的同時在保護4和接地5電位之間施加激勵信號。
[0130]電源Vf特別地能夠用來對振蕩器3以及例如電荷放大器13進行供電。
[0131]參考圖2，根據第一實施例，根據本發(fā)明的設備包括集成電路20，其本身包括集成在同一封裝中的兩個不同芯片21、22。
[0132]在不失一般性的情況下，集成電路20是SMT (表面安裝技術)類型的，引腳23、24能夠被焊接到印刷電路上。
[0133]以保護電位4為參考的電子獲取系統I是以第一安裝區(qū)域或者第一芯片21中的獲取區(qū)域38的形式實施的，并且以接地電位5為參考的電子處理系統2是以第二安裝區(qū)域或第二芯片22中的處理區(qū)域39的形式實施的。
[0134]本實施例的優(yōu)點是顯著地簡化芯片21、22的產生，芯片21、22每個僅包括單個參
考電位。
[0135]芯片21、22被根據標準“鍵合(bonding)”技術的內部連接導線25連接。
[0136]以保護電位4為參考的芯片21通過集成電路20的第一組引腳23而連接到測量電極10和以保護電位為參考的其他元件。
[0137]以接地電位5為參考的芯片22通過集成電路20的第二組引腳24而連接到電子裝置的其他元件。
[0138]引腳23、24和內部連接導線25被布置成使得與以保護電位4為參考的靈敏部分的連接且特別是與電極10的連接僅僅被以保護電位4為參考的連接圍繞。
[0139]圖3示出了具有用CMOS技術產生的ASIC (專用集成電路)形式的單獨芯片21、22的實施例的安裝示例。
[0140]芯片21特別地包括兩個電源平面30、32以及其中實施電子獲取系統I的獲取區(qū)域38，所述兩個電源平面30、32的襯底30被參考或連接至保護電位4。
[0141]芯片22特別地包括兩個電源平面31、33以及在其中實施了電子處理系統2的處理區(qū)域39，兩個電源平面31、33包括被參考或連接至接地電位5的襯底31。
[0142]芯片21、22之間的連接29包括到獲取區(qū)域38的電源傳輸35和獲取35與處理39區(qū)域之間的數據傳輸36。
[0143]根據變體，能夠用FPGA (現場可編程門陣列)邏輯電路產生包括電子處理系統2的芯片22。
[0144]參考圖4，根據第二實施例，根據本發(fā)明的設備包括集成電路20，其包括單個芯片40。
[0145]在不失一般性的情況下，集成電路20是SMT (表面安裝技術)類型的，引腳23、24能夠被焊接到印刷電路上。
[0146]引腳23、24被布置成使得到以保護電位4為參考的靈敏部分的連接且特別是與電極10的連接僅僅被以保護電位4為參考的連接圍繞。
[0147]圖5示出了具有用CMOS技術產生的ASIC (專用集成電路)或集成電路形式的芯片40的該實施例的安裝示例。
[0148]以保護電位4為參考的獲取區(qū)域38以及以接地電位5為參考的處理區(qū)域39在同一芯片40中產生。
[0149]芯片40的襯底50被連接到保護電位。此配置具有產生保護平面的優(yōu)點，該保護平面覆蓋全部的獲取區(qū)域38和參考區(qū)域39，并且允許對寄生電容的靈敏度的顯著降低。
[0150]獲取區(qū)域38被參考至或連接至保護電位4的電源平面30、32圍繞。
[0151]處理區(qū)域39被參考至或連接至接地電位5的電源平面31、33圍繞。
[0152]到獲取區(qū)域38的電源傳輸35和獲取35與處理39區(qū)域之間的數據傳輸36在芯片40上產生。
[0153]參考圖6，芯片40是用根據三阱技術的CMOS技術產生的。其包括:
[0154]-第一P摻雜阱50，對應于襯底50，其被連接在保護電位4處。
[0155]-第二N摻雜阱60，
[0156]-第三P摻雜阱61和第三N摻雜阱62，包括在第二阱60中并包括獲取38和參考39區(qū)域的部件63、64。
[0157]在P-N結的反向極化下能夠獲得組件的正確操作所需的電隔離以便將其阻斷。為了做到這一點，必須遵守不同部分的參考電壓4、5與電源電壓之間的特定關系。
[0158]圖7示出了要考慮的電壓水平。
[0159]定義了以下各項:gnd，接地參考電位5 ;vdd，以接地5為參考的電源的電壓水平；gndf，保護參考電位4 ;以及vddf，以保護電位4為參考的電源的電壓水平。
[0160]根據圖7，施加以下條件:
[0161](i ) vdd ^ gnd,
[0162](ii)在任何時刻，vdd≥gndf,因為gndf是相對于vdd振蕩的電位，
[0163](iii)vddf≥gndf,已知vddf - gndf=Vf,以保護電位4為參考的電源電壓。
[0164]基于這些條件，能夠如下分布阱的電位:
[0165]-P摻雜襯底50處于電位gndf,即處于保護電位4,
[0166]-第二N摻雜講60和第三N摻雜講62處于電位vddg,講62的晶體管64處于電位gnd，這使得可以作為默認而使結被阻斷，
[0167]-第三P摻雜阱61處于電位gndf，阱61的晶體管63處于電位vddf，這使得可以作為默認而使結被阻斷。
[0168]在此配置中，在阱61中實施以保護電位4為參考的獲取區(qū)域38，并且在阱62中實施以接地電位5為參考的處理區(qū)域39。
[0169]還能夠用以下方式來分布電位，其基本上是等效的:
[0170]-P摻雜襯底50處于電位gndf，即處于保護電位4，
[0171]-第二N摻雜講60和第三N摻雜講62處于電位vddf,講62的晶體管64處于電位gndf，這使得可以作為默認而使結被阻斷，
[0172]-第三P摻雜阱61處于電位gnd，阱61的晶體管63處于電位vdd，這使得可以作為默認而使結被阻斷。[0173]在此配置中，在阱62中實施以保護電位4為參考的獲取區(qū)域38，并且在阱61中實施以接地電位5為參考的處理區(qū)域39。
[0174]參考圖8，能夠有利地用處于保護電位4的屏蔽平面71來完成根據本發(fā)明的設備，屏蔽平面71被放置在例如與印刷電路70的焊接集成電路的面相反的面上。
[0175]根據變化實施方案，
[0176]-集成電路20能夠包括所有類型的情況下，包括例如具有與布置在各側面的引腳23,24的側面連接的封裝或者具有與在封裝下面布置成矩陣的引腳的矩陣連接的封裝；
[0177]-芯片21、22或40能夠通過導線或通過焊球(“球接合”)而連接到封裝，
[0178]-能夠根據“倒裝芯片”技術來產生集成電路20，根據該“倒裝芯片”技術，芯片在沒有中間封裝的情況下被直接連接到印刷電路，
[0179]-芯片20、21能夠用3D組裝技術(“芯片級封裝”)來組裝。
[0180]當然，本發(fā)明不限于剛剛已描述的實施例，并且在不超過本發(fā)明的范圍的情況下能夠對這些示例進行許多調整。
【權利要求】
1.一種電容式測量設備，包括: -第一電子系統(1)，被電參考至保護電位(4)，并且能夠連接到電容性電極(11)， -第二電子系統(2)，被電參考至接地電位(5)，并通過連接裝置(6)而連接到所述第一電子系統(1)，以及 -激勵裝置(3、7)，分別連接到所述保護(4)和接地(5)電位，從而在這些電位(4、5)之間施加AC電壓差， 其特征在于其此外包括以接地為參考的集成電路(20)，所述集成電路(20)包括: -第一安裝區(qū)域(38)，以保護電位(4)為參考，并且在其中實現了所述第一電子系統(1)，以及 -第二安裝區(qū)域(39)，以接地電位(5)為參考，并且在其中實現了所述第二電子系統(2)。
2.根據權利要求1所述的設備，其特征在于其此外包括被電連接到保護電位(4)的屏蔽表面(50、71)，并被布置成至少部分地且至少沿著一側覆蓋第一安裝區(qū)域(38)的表面。
3.根據權利要求1或2中的一項所述的設備，其特征在于其此外包括被電連接到保護電位(4)的屏蔽表面(50、71)，并被布置成至少部分地且至少沿著一側覆蓋第一和第二安裝區(qū)域(38、39)的表面。
4.根據前述權利要求中的一項所述的設備，其特征在于集成電路(20)包括集成在同一封裝(20)中的兩個不同的芯片(21、22)并，該兩個芯片分別包括在第一和第二安裝區(qū)域(38,39)中。
5.根據前述權利要求中的一項所述的設備，其特征在于集成電路(20)包括在同一襯底上包括第一和第二安裝區(qū)域(38、39)的芯片(40)。
6.根據前述權利要求中的一項所述的設備，其特征在于所述集成電路(20)包括通過實施以下技術中的至少一個而產生的至少一個芯片(21、22、40):CMOS、絕緣體上硅(SOI)。
7.根據權利要求5所述的設備，其特征在于所述芯片(40)是通過實施多阱CMOS技術而產生的。
8.根據權利要求7所述的設備，其特征在于所述芯片(40)是通過實施三阱CMOS技術而產生的，并且包括: -P摻雜襯底(50 )，連接到保護電位(4 )， -第一 N摻雜阱(60)， -兩個N和P摻雜阱(61、62)，包括在第一阱(60)中，并且每個對應于第一和第二安裝區(qū)域(37、39)中的一個。
9.根據前述權利要求中的一項所述的設備，其特征在于所述集成電路(20)是通過實施以下技術中的至少一個而產生的: -將一個或更多個并置芯片組裝在封裝中， -芯片的3D堆疊(“芯片級封裝”)， -芯片的直接連接(“倒裝芯片”)。
10.根據前述權利要求中的一項所述的設備，其特征在于所述集成電路此外包括(i)第一連接元件(23)，其使得可以將第一電子系統(I)連接到電容性電極(10)和/或處于保護電位(4)的元件，(ii)第二連接元件(24)，其使得能夠一方面將第二電子系統(2)連接到外部處理電子裝置且另一方面對所述第二電子系統(2)供電，所述第一和第二連接元件(23、24)被已連接到保護電位(4)的至少一個連接元件分離。
11.根據前述權利要求中的一項所述的設備，其特征在于所述集成電路此外包括用于至少產生以保護電位(4)為參考的電源(Vf)的裝置(8、9)。
12.根據權利要求11所述的設備，其特征在于所述集成電路此外包括: -AC源電壓源(8)，以接地電位(5)為參考，其電路通過激勵裝置(7)閉合，以及 -整流和濾波裝置(9)，在其輸入端處分別連接到所述AC源電壓源(8)和保護電位(4)，以通過AC源電壓源(8)的端子處的電壓的整流而在出口(16)處產生以所述保護電位(4)為參考的電源電壓(Vf)。
13.根據前述權利要求中的任一項所述的設備，其特征在于所述激勵裝置此外包括以下各組部件中的一個: -電壓跟隨器緩沖器(7)，以接地電位(5)為參考且被以保護電位(4)為參考的振蕩器(3)激勵， -振蕩器，以接地電位(5)為參考。
14.根據前述權利要求中的一項所述的設備，其特征在于所述連接裝置(6)包括串聯的電容器。
15.根據前述權利要求中的一項所述的設備，其特征在于所述第一電子系統(I)包括掃描裝置(17)，其使得能夠連續(xù)地對電容性電極(10)進行輪詢以測量其電容。
16.根據前述權利要求中的一項所述的設備，其特征在于其此外包括與類似設備的通信裝置，允許其在主或從屬模式下操作，據此: -配置在主模式下的設備的激勵裝置(3、7)在已配置在從屬模式下的設備的保護(4)和接地(5)電位之間施加類似AC電壓差，以及 -配置在從屬模式下的設備的激勵裝置(3、7)被至少部分地無效。
17.一種用于對象位置的檢測和/或測量的系統，其特征在于其包括多個電容性電極(10)和根據前述權利要求中的一項所述的至少一個電容性測量設備。
18.根據權利要求17所述的系統，其特征在于其包括布置在顯示屏上的透明電極(10)。
19.根據權利要求1至16中的一項所述的至少一個設備在以下應用中的任何一項中的用途: -人機觸摸和/或非接觸界面， -尺寸測量系統， -防碰撞系統， -接近性檢測器。
【文檔編號】G01R27/26GK103688140SQ201280029578
【公開日】2014年3月26日 申請日期:2012年6月8日 優(yōu)先權日:2011年6月16日
【發(fā)明者】克里斯多夫·布隆丹, 克麗汀·尼爾, 迪迪?！ち_齊埃 申請人:納米技術方案公司