專利名稱：一種基于M-bus總線的電阻型直讀表讀數(shù)裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及讀數(shù)裝置，尤其涉及一種M-bus總線的電阻型直讀表讀數(shù)裝置。
背景技術(shù)：
M-bus,即儀表總線(Meter-Bus，歐洲標(biāo)準(zhǔn)EN1434-3)是一種專門為消耗量計(jì)量?jī)x表數(shù)據(jù)傳輸設(shè)計(jì)的主從式半雙工傳輸總線。M-bus總線模塊用于同M-bus主機(jī)的數(shù)據(jù)通訊。M-bus總線的工作原理如下主機(jī)端發(fā)送邏輯I時(shí)，M-bus總線上的電壓應(yīng)在24疒36V，發(fā)送邏輯0時(shí)，M-bus總線上的電壓應(yīng)比邏輯I時(shí)低12V以上，從機(jī)解析該電壓變化從而接收數(shù)據(jù)；從機(jī)端發(fā)送邏輯I時(shí)，M-bus總線上的電流小于I. 5mA，從機(jī)端發(fā)送邏輯0時(shí)，M-bus總線上的電流在11 20mA,主機(jī)通過(guò)解析該電流變化從而接收數(shù)據(jù)?！0005]目前傳統(tǒng)的M-bus從機(jī)模塊主要采用TI(美國(guó)德州儀器)的集成芯片TSS721A，成本高，功耗高，靈活性差。
發(fā)明內(nèi)容本實(shí)用新型針對(duì)現(xiàn)有技術(shù)的不足，提供一種基于M-bus總線的電阻型直讀表讀數(shù)
>J-U裝直。本實(shí)用新型包括電源模塊、M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊。電源模塊從M-bus總線獲取電源并分別給M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊供電，M-bus信號(hào)收發(fā)模塊從M-bus總線接收數(shù)據(jù)并傳送至微處理器模塊處理以及將微處理器模塊發(fā)送的數(shù)據(jù)傳送至M-bus總線，電阻信號(hào)采樣模塊采集表字輪上的電阻信號(hào)并傳送至微處理器模塊；微處理器模塊控制電阻信號(hào)采樣模塊輸出電阻信號(hào)后轉(zhuǎn)換為讀數(shù)。M-bus信號(hào)收發(fā)模塊包括整流橋BGl、第一電阻Rl、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第十一電阻R11、第十二電阻R12、第十三電阻R13、鉭電容Cl、二極管D1、第一三極管Q1、第二三極管Q2和運(yùn)放芯片U1LM358 ；M-bus總線不分極性與整流橋BGl的輸入端連接，整流橋BGl的輸出正極與第一電阻Rl的一端、第二三極管Q2的集電極連接，整流橋BGl的輸出負(fù)極與第二電阻R2的一端、鉭電容Cl的負(fù)極、第三電阻R3的一端、運(yùn)放芯片Ul LM358的4腳、第九電阻R9的一端、第十三電阻R13的一端連接，第一電阻Rl的另一端與第二電阻R2的另一端、第四電阻R4的一端、第一二極管Dl的陽(yáng)極連接，二極管Dl的陰極與鉭電容Cl的正極、第三電阻R3的另一端、第五電阻R5的一端連接，第四電阻R4的另一端與芯片Ul LM358的3腳連接，電阻R5的另一端與芯片Ul LM358的2腳連接，電源模塊輸出的供電端VDD與第六電阻R6的一端、芯片Ul LM358的8腳、第七電阻R7的一端、第一三極管Ql的發(fā)射極連接，第六電阻R6的另一端與芯片Ul LM358的I腳和微處理器模塊的串口接收端RXD連接，第七電阻R7的另一端與第八電阻R8的一端、第一三極管Ql的基極連接，第八電阻R8的另一端與微處理器模塊的串口發(fā)送端TXD連接，第一三極管Ql的集電極與第九電阻R9的另一端、第十電阻RlO的一端連接，第十電阻RlO的另一端與芯片Ul LM358的5腳連接，芯片Ul LM358的6腳與第十二電阻R12的一端連接，芯片Ul LM358的7腳通過(guò)第i^一電阻Rll與第二三極管Q2的基極連接，第二三極管Q2的發(fā)射極與第十二電阻R12的另一端、第十三電阻R13的另一端連接。本實(shí)用新型的有益效果成本低，功耗低，電路簡(jiǎn)單，可靠性高。

圖I是基于M-bus總線的電阻型直讀表讀數(shù)裝置結(jié)構(gòu)框圖；圖2是M-bus信號(hào)收發(fā)模塊原理圖。
具體實(shí)施方式
如圖所示1，本實(shí)用新型包括電源模塊、M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊。電源模塊從M-bus總線獲取電源并分別給M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊供電，M-bus信號(hào)收發(fā)模塊從M-bus總線接收數(shù)據(jù)并傳送至微處理器模塊處理以及將微處理器模塊發(fā)送的數(shù)據(jù)傳送至M-bus總線，電阻信號(hào)采樣模塊采集表字輪上的電阻信號(hào)并傳送至微處理器模塊；微處理器模塊控制電阻信號(hào)采樣模塊輸出電阻信號(hào)后轉(zhuǎn)換為讀數(shù)。如圖2所示，M-bus信號(hào)收發(fā)模塊包括整流橋BG1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11、第十二電阻R12、第十三電阻R13、鉭電容Cl、二極管D1、第一三極管Q1、第二三極管Q2和運(yùn)放芯片U1LM358。M-bus總線不分極性與整流橋BGl的輸入端連接，整流橋BGl的輸出正極與第一電阻Rl的一端、第二三極管Q2的集電極連接，整流橋BGl的輸出負(fù)極與第二電阻R2的一端、鉭電容Cl的負(fù)極、第三電阻R3的一端、運(yùn)放芯片Ul LM358的4腳、第九電阻R9的一端、第十三電阻R13的一端連接，第一電阻Rl的另一端與第二電阻R2的另一端、第四電阻R4的一端、第一二極管Dl的陽(yáng)極連接，二極管Dl的陰極與鉭電容Cl的正極、第三電阻R3的另一端、第五電阻R5的一端連接，第四電阻R4的另一端與芯片Ul LM358的3腳連接，電阻R5的另一端與芯片Ul LM358的2腳連接，電源模塊輸出的供電端VDD與第六電阻R6的一端、芯片Ul LM358的8腳、第七電阻R7的一端、第一三極管Ql的發(fā)射極連接，第六電阻R6的另一端與芯片Ul LM358的I腳和微處理器模塊的串口接收端RXD連接，第七電阻R7的另一端與第八電阻R8的一端、第一三極管Ql的基極連接，第八電阻R8的另一端與微處理器模塊的串口發(fā)送端TXD連接，第一三極管Ql的集電極與第九電阻R9的另一端、第十電阻RlO的一端連接，第十電阻RlO的另一端與芯片Ul LM358的5腳連接，芯片Ul LM358的6腳與第十二電阻R12的一端連接，芯片Ul LM358的7腳通過(guò)第i^一電阻Rll與第二三極管Q2的基極連接，三極管Q2的發(fā)射極與第十二電阻R12的另一端、第十三電阻R13的另一端連接。工作時(shí)，上位機(jī)設(shè)備通過(guò)M-bus總線發(fā)送抄讀表數(shù)據(jù)的指令，按照M-bus總線工作原理，整流橋BGl的輸出正極上會(huì)有高低電壓的變化，這個(gè)變化的電壓信號(hào)經(jīng)電阻Rl、R2分壓后一路輸出至運(yùn)放的同相端，另一路經(jīng)過(guò)電容Cl、電阻R3組成的保持電路后輸出至運(yùn)放的反相端，由于保持電路的存在，反相端的電壓幅值總是延后于同相端，因此在總線電壓降低時(shí)同相端電壓比反相端低，運(yùn)放輸出低電平，總線電壓升高時(shí)同相端電壓比反相端高，運(yùn)放輸出高電平，由于運(yùn)放處于開環(huán)狀態(tài)，故該電平可直接與微處理器模塊的串口輸入腳連接，從而實(shí)現(xiàn)M-bus總線信號(hào)的解析。微處理器模塊解析該指令后，讀取電阻信號(hào)采樣模塊采集的字輪電阻信號(hào)并轉(zhuǎn)換為表數(shù)據(jù)，然后將該表讀數(shù) 輸出至串口輸出腳，該電平經(jīng)過(guò)三極管Ql反相后接至運(yùn)放同相端，該運(yùn)放構(gòu)成一個(gè)恒流源，通過(guò)電阻R13的阻值匹配，可在運(yùn)放同相端有高低電平變化時(shí)M-bus總線上產(chǎn)生對(duì)應(yīng)的電流值，從而將數(shù)據(jù)發(fā)送到M-bus總線。
權(quán)利要求1.一種基于M-bus總線的電阻型直讀表讀數(shù)裝置包括電源模塊、M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊，電源模塊從M-bus總線獲取電源并分別給M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊供電，M-bus信號(hào)收發(fā)模塊從M-bus總線接收數(shù)據(jù)并傳送至微處理器模塊處理以及將微處理器模塊發(fā)送的數(shù)據(jù)傳送至M-bus總線，電阻信號(hào)采樣模塊采集表字輪上的電阻信號(hào)并傳送至微處理器模塊；微處理器模塊控制電阻信號(hào)采樣模塊輸出電阻信號(hào)后轉(zhuǎn)換為讀數(shù)； M-bus信號(hào)收發(fā)模塊包括整流橋BG1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11、第十二電阻R12、第十三電阻R13、鉭電容Cl、二極管D1、第一三極管Q1、第二三極管Q2和運(yùn)放芯片U1LM358 ； M-bus總線不分極性與整流橋BGl的輸入端連接，整流橋BGl的輸出正極與第一電阻Rl的一端、第二三極管Q2的集電極連接，整流橋BGl的輸出負(fù)極與第二電阻R2的一端、鉭 電容Cl的負(fù)極、第三電阻R3的一端、運(yùn)放芯片Ul LM358的4腳、第九電阻R9的一端、第十三電阻R13的一端連接，第一電阻Rl的另一端與第二電阻R2的另一端、第四電阻R4的一端、第一二極管Dl的陽(yáng)極連接，二極管Dl的陰極與鉭電容Cl的正極、第三電阻R3的另一端、第五電阻R5的一端連接，第四電阻R4的另一端與芯片Ul LM358的3腳連接，電阻R5的另一端與芯片Ul LM358的2腳連接，電源模塊輸出的供電端VDD與第六電阻R6的一端、芯片Ul LM358的8腳、第七電阻R7的一端、第一三極管Ql的發(fā)射極連接，第六電阻R6的另一端與芯片Ul LM358的I腳和微處理器模塊的串口接收端RXD連接，第七電阻R7的另一端與第八電阻R8的一端、第一三極管Ql的基極連接，第八電阻R8的另一端與微處理器模塊的串口發(fā)送端TXD連接，第一三極管Ql的集電極與第九電阻R9的另一端、第十電阻RlO的一端連接，第十電阻RlO的另一端與芯片Ul LM358的5腳連接，芯片Ul LM358的6腳與第十二電阻R12的一端連接，芯片Ul LM358的7腳通過(guò)第i^一電阻Rll與第二三極管Q2的基極連接，第二三極管Q2的發(fā)射極與第十二電阻R12的另一端、第十三電阻R13的另一端連接。
專利摘要本實(shí)用新型公開了一種基于M-bus總線的電阻型直讀表讀數(shù)裝置，現(xiàn)有技術(shù)成本高，功耗高，靈活性差，本實(shí)用新型包括電源模塊、M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊，電源模塊從M-bus總線獲取電源并分別給M-bus信號(hào)收發(fā)模塊、微處理器模塊和電阻信號(hào)采樣模塊供電，M-bus信號(hào)收發(fā)模塊從M-bus總線接收數(shù)據(jù)并傳送至微處理器模塊處理以及將微處理器模塊發(fā)送的數(shù)據(jù)傳送至M-bus總線，電阻信號(hào)采樣模塊采集表字輪上的電阻信號(hào)并傳送至微處理器模塊；微處理器模塊控制電阻信號(hào)采樣模塊輸出電阻信號(hào)后轉(zhuǎn)換為讀數(shù)；本實(shí)用新型成本低，功耗低，電路簡(jiǎn)單，可靠性高。
文檔編號(hào)G01D7/00GK202501859SQ20122010554
公開日2012年10月24日 申請(qǐng)日期2012年3月20日 優(yōu)先權(quán)日2012年3月20日
發(fā)明者朱錢虎 申請(qǐng)人:杭州山科電子技術(shù)開發(fā)有限公司