多功能掃頻信號源的制作方法
【專利摘要】多功能掃頻信號源屬于信號源【技術(shù)領(lǐng)域】，尤其涉及一種多功能掃頻信號源。本發(fā)明提供一種使用靈活、范圍廣的多功能掃頻信號源。本發(fā)明包括PLL、計時與控制部分、頻率控制字生成部分、波形發(fā)生器、SPI控制部分、DA轉(zhuǎn)換芯片，其結(jié)構(gòu)要點(diǎn)PLL分別與計時與控制部分、頻率控制字生成部分相連，頻率控制字生成部分、波形發(fā)生器、DA轉(zhuǎn)換芯片依次相連，SPI控制部分與AD9736相連。
【專利說明】多功能掃頻信號源
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于信號源【技術(shù)領(lǐng)域】，尤其涉及一種多功能掃頻信號源。
【背景技術(shù)】
[0002]頻率特性是電子部件、電路或系統(tǒng)設(shè)備的一項重要技術(shù)指標(biāo)，掃頻儀是用于測量系統(tǒng)頻率特性的測量儀器，其在通信、信號處理等領(lǐng)域具有廣泛的應(yīng)用。掃頻信號源是掃頻儀的主要功能部件，作用是產(chǎn)生測量用的正弦掃頻信號，其掃頻范圍可調(diào)，輸出信號的幅度等幅。傳統(tǒng)的掃頻信號源多是基于壓控振蕩器(VC0)、鎖相環(huán)等技術(shù)。隨著對所測量的頻率和精度的要求不斷提高，傳統(tǒng)的掃頻信號源暴露出轉(zhuǎn)換頻率時間長、頻率精度不高、硬件龐大等問題，已經(jīng)漸漸不能滿足需求。隨著現(xiàn)代電子技術(shù)的飛速發(fā)展，目前DA轉(zhuǎn)換器速率已高達(dá)IGSPS以上，而現(xiàn)場可編程門陣列(FPGA)的規(guī)模達(dá)到了百萬門級，工作速度達(dá)到數(shù)百兆赫茲，內(nèi)嵌RAM、乘法器和快速進(jìn)位鏈等部件使其運(yùn)算能力相當(dāng)可觀。在這種情況下，出現(xiàn)了以直接數(shù)字頻率合成(DDS)技術(shù)為核心的數(shù)字掃頻信號源。與其他頻率合成方法相t匕，直接數(shù)字頻率合成具有合成頻率準(zhǔn)確、分辨率高、頻率轉(zhuǎn)換時間短、全數(shù)字控制靈活等優(yōu)點(diǎn)?，F(xiàn)有掃頻信號源功能單一，不能同時適用多種信號。
【發(fā)明內(nèi)容】
[0003]本發(fā)明就是針對上述問題，提供一種使用靈活、范圍廣的多功能掃頻信號源。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括PLL、計時與控制部分、頻率控制字生成部分、波形發(fā)生器、SPI控制部分、DA轉(zhuǎn)換芯片，其結(jié)構(gòu)要點(diǎn)PLL分別與計時與控制部分、頻率控制字生成部分相連，頻率控制字生成部分、波形發(fā)生器、DA轉(zhuǎn)換芯片依次相連，SPI控制部分與AD9736相連。
[0005]作為一種優(yōu)選方案，本發(fā)明所述DA轉(zhuǎn)換芯片采用AD9736。
[0006]作為另一種優(yōu)選方案，本發(fā)明所述PLL、計時與控制部分、頻率控制字生成部分、波形發(fā)生器、SPI控制部分通過FPGA實(shí)現(xiàn)。
[0007]本發(fā)明有益效果。
[0008]本發(fā)明采用直接數(shù)字頻率合成方法，可根據(jù)使用者的需要，設(shè)置輸出掃頻信號的頻率、信號幅度，還可用于輸出帶調(diào)制的頻率信號在內(nèi)的多種信號。
【專利附圖】
【附圖說明】
[0009]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及【具體實(shí)施方式】，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的【具體實(shí)施方式】僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0010]圖1是本發(fā)明電路原理框圖。
【具體實(shí)施方式】[0011]如圖所示，本發(fā)明包括PLL、計時與控制部分、頻率控制字生成部分、波形發(fā)生器、SPI控制部分、DA轉(zhuǎn)換芯片，PLL分別與計時與控制部分、頻率控制字生成部分相連，頻率控制字生成部分、波形發(fā)生器、DA轉(zhuǎn)換芯片依次相連，SPI控制部分與AD9736相連。
[0012]所述DA轉(zhuǎn)換芯片采用AD9736。
[0013]所述PLL、計時與控制部分、頻率控制字生成部分、波形發(fā)生器、SPI控制部分通過FPGA實(shí)現(xiàn)。
[0014]本發(fā)明FPGA采用Altera公司的EP3C16芯片，其具有15408個邏輯單元、516096比特的RAM、56個18位硬件乘法器和4個鎖相環(huán)，RAM模塊最高可工作于315MHz，差分IO接口工作速度最高可超過800MHz，充足的片上資源使其適于實(shí)現(xiàn)DDS功能。AD9736是由模擬器件公司(Analog Devices Inc)出品的一種14位高速高性能DA轉(zhuǎn)換芯片。其采樣時鐘速率最高可達(dá)1.2GSPS，支持雙倍數(shù)據(jù)速率(DDR)方式的LVDS數(shù)據(jù)輸入接口，可以有效保證高速數(shù)據(jù)的傳輸。AD9736具有優(yōu)良的雜散動態(tài)范圍和噪聲頻譜密度性能，且功耗極低，符合本設(shè)計需求。
[0015]AD9736具有一個串行外設(shè)接口(SPI)端口，通過它可由FPGA對DAC的許多內(nèi)部參數(shù)進(jìn)行編程控制。此外，F(xiàn)PGA與DA間還有14組并行LVDS數(shù)據(jù)線和數(shù)據(jù)時鐘用于傳輸數(shù)據(jù)信號。波形發(fā)生器中的主要部分是根據(jù)輸入的頻率控制字產(chǎn)生相應(yīng)頻率正弦信號的數(shù)字控制。
[0016]可以理解的是，以上關(guān)于本發(fā)明的具體描述，僅用于說明本發(fā)明而并非受限于本發(fā)明實(shí)施例所描述的技術(shù)方案，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，仍然可以對本發(fā)明進(jìn)行修改或等同替換，以達(dá)到相同的技術(shù)效果；只要滿足使用需要，都在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.多功能掃頻信號源，包括PLL、計時與控制部分、頻率控制字生成部分、波形發(fā)生器、SPI控制部分、DA轉(zhuǎn)換芯片，其特征在于PLL分別與計時與控制部分、頻率控制字生成部分相連，頻率控制字生成部分、波形發(fā)生器、DA轉(zhuǎn)換芯片依次相連，SPI控制部分與AD9736相連。
2.根據(jù)權(quán)利要求1所述多功能掃頻信號源，其特征在于所述DA轉(zhuǎn)換芯片采用AD9736。
3.根據(jù)權(quán)利要求1所述多功能掃頻信號源，其特征在于所述PLL、計時與控制部分、頻率控制字生成部分、波形發(fā)生器、SPI控制部分通過FPGA實(shí)現(xiàn)。
【文檔編號】G01R1/28GK103808993SQ201210443462
【公開日】2014年5月21日 申請日期:2012年11月8日 優(yōu)先權(quán)日:2012年11月8日
【發(fā)明者】姜韞英, 董桂平 申請人:姜韞英