專利名稱：一種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼的電路及實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及機電控制領(lǐng)域，特別涉及ー種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼的電路及實現(xiàn)方法。
背景技術(shù)：
目前在機電控制領(lǐng)域，廣泛使用増量式光學(xué)編碼器和絕對式光學(xué)編碼器作為角度或位置傳感器
I、増量式光學(xué)編碼器輸出A、B兩相互差為90°的脈沖信號和作為參考零位的Z標(biāo)志。它的特點系統(tǒng)構(gòu)造簡單；編碼器物理尺寸易于小型化；讀數(shù)頭的結(jié)構(gòu)簡單，成本低廉，易
于實現(xiàn)。其缺點無法直接讀出轉(zhuǎn)動軸的絕對位置信息。2、絕對式編碼器的碼盤上有許多道刻線，每道刻線依次以
2n的規(guī)律編排(n即為編碼器的原始分辨率)，在編碼器的每ー個位置，通過讀取每道刻線的
通、暗，獲得ー組從2°到2n次方的唯一的ニ進制編碼(格雷碼)，這就稱為n位絕對編碼器。它的特點能夠直接讀出角度或位移，但增加了編碼器的物理尺寸和讀數(shù)頭的個數(shù)，不適用于小型化的應(yīng)用場合。目前在光學(xué)編碼器系統(tǒng)中，廣泛使用的細(xì)分方法是經(jīng)過對初始信號COS和SIN進行四倍頻，然后通過幅值分割法來完成10至100倍精度的細(xì)分。普通的幅值分割法采用AD轉(zhuǎn)換期間，將SIN或COS輸入到模擬輸入端，以某個設(shè)定的電壓區(qū)間作為參考電壓來進行AD轉(zhuǎn)換，從得到的幅值能夠轉(zhuǎn)換為SIN或COS對應(yīng)的相位角0，計算出當(dāng)前的轉(zhuǎn)角或位移。

發(fā)明內(nèi)容
本發(fā)明的目的是提供ー種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼的電路及實現(xiàn)方法，它能夠?qū)崿F(xiàn)穩(wěn)定、可靠的細(xì)分，并對偽隨機編碼信號進行解碼，實現(xiàn)準(zhǔn)絕對式定位。為了達到上述目的，本發(fā)明的一個技術(shù)方案是提供ー種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼電路，對讀取準(zhǔn)絕對式光學(xué)編碼器而獲得的兩個正交的増量信號及ー個偽隨機編碼的索引信號進行處理；所述細(xì)分及解碼電路包含
電流轉(zhuǎn)電壓及差分模塊，其對由單個讀數(shù)頭及LED光源構(gòu)成的讀取機構(gòu)讀取所述準(zhǔn)絕對式光學(xué)編碼器得到的，増量信號和索引信號的正負(fù)共六路電流信號土SIN、土COS和±INDEX進行處理，得到對應(yīng)的模擬電壓信號Sin、Cos和Index ；
電壓比較器模塊，其對所述模擬電壓信號Sin、Cos和Index處理得到相應(yīng)的兩個正交的増量數(shù)字信號SIN、COS和ー個索引數(shù)字信號INDEX ；
精密全波整流模塊，其對所述模擬電壓信號中的増量信號Sin、Cos進行處理，得到相應(yīng)的兩個模擬整流信號ISINl和ICOSl ；
AD轉(zhuǎn)換模塊，其在ー個FPGA模塊控制下，對所述模擬整流信號ISINl和ICOSl轉(zhuǎn)換得到AD數(shù)據(jù)信號并輸入該FPGA模塊中；所述FPGA模塊接收增量數(shù)字信號COS、SIN和索引數(shù)字信號INDEX，以及AD數(shù)據(jù)信號進行解碼，得到相應(yīng)的角度或位移數(shù)據(jù)。所述AD轉(zhuǎn)換模塊通過設(shè)置的兩個模數(shù)轉(zhuǎn)換器件來實現(xiàn)細(xì)分功能向其中第一個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號ISINl，所述第一個模數(shù)轉(zhuǎn)換器件參考電壓信號的上限和下限分別是模擬整流信號Icosl和地信號，第一個模數(shù)轉(zhuǎn)換器件的數(shù)據(jù)溢出標(biāo)志OTR接入FPGA模塊；
而向其中第二個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號Icosl，所述第二個模數(shù)轉(zhuǎn)換器件的參考電壓信號的上限和下限分別是模擬整流信號ISINl和地信號；這兩個模數(shù)轉(zhuǎn)換器件采用統(tǒng)一的時鐘信號CLK，其各自的轉(zhuǎn)換數(shù)據(jù)并接后輸送到所述FPGA模塊。所述FPGA模塊的內(nèi)部設(shè)置了以下的若干模塊
計數(shù)器和初始化模塊，來實現(xiàn)系統(tǒng)開機或出現(xiàn)錯誤時的初始化；
兩個數(shù)據(jù)長度不等的移位寄存器，來存儲索引數(shù)字信號INDEX ；·
移位運算器，在初始化時對索引數(shù)字信號INDEX進行采樣，并控制兩個移位寄存器根據(jù)所述計數(shù)器對增量數(shù)字信號SIN和COS進行計數(shù)的結(jié)果，對索引數(shù)字信號INDEX進行移位以獲取參考位置作為位置值的操作；
預(yù)先存儲了查表結(jié)構(gòu)的存儲器，來存儲采樣索引數(shù)字信號INDEX并查表得到的作為查表值的絕對位置，以及初始化和移位運算器處理后得到的所述位置值；
輸出模塊，其在所述查表值與所述位置值的比較結(jié)果相等時，輸出所述位置值作為解碼結(jié)果。本發(fā)明的另ー個技術(shù)方案是提供ー種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼方法，使用上述的細(xì)分及解碼電路實現(xiàn)，所述細(xì)分及解碼方法包含
將兩個正交的增量信號和ー個索引信號的電流信號土SIN、土COS和± INDEX，通過電流轉(zhuǎn)電壓及差分模塊處理得到相應(yīng)的模擬電壓信號Sin、Cos和Index，進而通過電壓比較器模塊處理得到相應(yīng)的數(shù)字信號SIN、COS和INDEX ；
還使用精密全波整流模塊對所述模擬電壓信號中的兩路增量信號Sin、Cos進行處理，得到相應(yīng)的兩個模擬整流信號ISINl和ICOSl ;以及使用AD轉(zhuǎn)換模塊對所述模擬整流信號SINI和I COS I轉(zhuǎn)換得到AD數(shù)據(jù)信號并輸入FPGA模塊中，由所述FPGA模塊接收數(shù)字信號COS、SIN和INDEX，以及AD數(shù)據(jù)信號進行解碼，得到相應(yīng)的角度或位移數(shù)據(jù)。所述AD轉(zhuǎn)換模塊通過設(shè)置的兩個模數(shù)轉(zhuǎn)換器件來實現(xiàn)細(xì)分功能向其中第一個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號ISINl，所述第一個模數(shù)轉(zhuǎn)換器件參考電壓信號的上限和下限分別是模擬整流信號Icosl和地信號，第一個模數(shù)轉(zhuǎn)換器件的數(shù)據(jù)溢出標(biāo)志OTR接入FPGA模塊；
而向其中第二個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號Icosl，所述第二個模數(shù)轉(zhuǎn)換器件的參考電壓信號的上限和下限分別是模擬整流信號ISINl和地信號；這兩個模數(shù)轉(zhuǎn)換器件采用統(tǒng)一的時鐘信號CLK，其各自的轉(zhuǎn)換數(shù)據(jù)并接后輸送到所述FPGA模塊；所述AD轉(zhuǎn)換模塊根據(jù)信號SIN和COS和數(shù)據(jù)溢出標(biāo)志0TR，將ー個周期分割成Ta Th共8段，則各段中整流前后兩個增量信號的大小關(guān)系及實際比值如下表所示，以實現(xiàn)電壓細(xì)分功能
權(quán)利要求
1.ー種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼電路，對讀取準(zhǔn)絕對式光學(xué)編碼器而獲得的兩個正交的増量信號及一個偽隨機編碼的索引信號進行處理；其特征在于，所述細(xì)分及解碼電路包含 電流轉(zhuǎn)電壓及差分模塊，其對由單個讀數(shù)頭及LED光源構(gòu)成的讀取機構(gòu)讀取所述準(zhǔn)絕對式光學(xué)編碼器得到的，増量信號和索引信號的正負(fù)共六路電流信號土SIN、土COS和±INDEX進行處理，得到對應(yīng)的模擬電壓信號Sin、Cos和Index ； 電壓比較器模塊，其對所述模擬電壓信號Sin、Cos和Index處理得到相應(yīng)的兩個正交的増量數(shù)字信號SIN、COS和ー個索引數(shù)字信號INDEX ； 精密全波整流模塊，其對所述模擬電壓信號中的増量信號Sin、Cos進行處理，得到相應(yīng)的兩個模擬整流信號ISINl和ICOSl ； AD轉(zhuǎn)換模塊，其在ー個FPGA模塊控制下，對所述模擬整流信號ISINl和ICOSl轉(zhuǎn)換得到AD數(shù)據(jù)信號并輸入該FPGA模塊中；所述FPGA模塊接收增量數(shù)字信號COS、SIN和索引數(shù)字信號INDEX，以及AD數(shù)據(jù)信號進行解碼，得到相應(yīng)的角度或位移數(shù)據(jù)。
2.如權(quán)利要求I所述的準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼電路，其特征在干， 所述AD轉(zhuǎn)換模塊通過設(shè)置的兩個模數(shù)轉(zhuǎn)換器件來實現(xiàn)細(xì)分功能向其中第一個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號ISINl，所述第一個模數(shù)轉(zhuǎn)換器件參考電壓信號的上限和下限分別是模擬整流信號Icosl和地信號，第一個模數(shù)轉(zhuǎn)換器件的數(shù)據(jù)溢出標(biāo)志OTR接入FPGA模塊； 而向其中第二個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號ICOSl，所述第二個模數(shù)轉(zhuǎn)換器件的參考電壓信號的上限和下限分別是模擬整流信號IsiNl和地信號；這兩個模數(shù)轉(zhuǎn)換器件采用統(tǒng)一的時鐘信號CLK，其各自的轉(zhuǎn)換數(shù)據(jù)并接后輸送到所述FPGA模塊。
3.如權(quán)利要求2所述的準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼電路，其特征在干， 所述FPGA模塊的內(nèi)部設(shè)置了以下的若干模塊 計數(shù)器和初始化模塊，來實現(xiàn)系統(tǒng)開機或出現(xiàn)錯誤時的初始化； 兩個數(shù)據(jù)長度不等的移位寄存器，來存儲索引數(shù)字信號INDEX ； 移位運算器，在初始化時對索引數(shù)字信號INDEX進行采樣，并控制兩個移位寄存器根據(jù)所述計數(shù)器對增量數(shù)字信號SIN和COS進行計數(shù)的結(jié)果，對索引數(shù)字信號INDEX進行移位以獲取參考位置作為位置值的操作； 預(yù)先存儲了查表結(jié)構(gòu)的存儲器，來存儲采樣索引數(shù)字信號INDEX并查表得到的作為查表值的絕對位置，以及初始化和移位運算器處理后得到的所述位置值； 輸出模塊，其在所述查表值與所述位置值的比較結(jié)果相等時，輸出所述位置值作為解碼結(jié)果。
4.ー種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼方法，使用如權(quán)利要求I所述的細(xì)分及解碼電路實現(xiàn)，其特征在于，所述細(xì)分及解碼方法包含 將兩個正交的增量信號和ー個索引信號的電流信號土SIN、土COS和± INDEX，通過電流轉(zhuǎn)電壓及差分模塊處理得到相應(yīng)的模擬電壓信號Sin、Cos和Index，進而通過電壓比較器模塊處理得到相應(yīng)的數(shù)字信號SIN、COS和INDEX ； 還使用精密全波整流模塊對所述模擬電壓信號中的兩路增量信號Sin、Cos進行處理，得到相應(yīng)的兩個模擬整流信號ISINl和ICOSl ;以及使用AD轉(zhuǎn)換模塊對所述模擬整流信號SIN I和I COS I轉(zhuǎn)換得到AD數(shù)據(jù)信號并輸入FPGA模塊中，由所述FPGA模塊接收數(shù)字信號COS、SIN和INDEX，以及AD數(shù)據(jù)信號進行解碼，得到相應(yīng)的角度或位移數(shù)據(jù)。
5.如權(quán)利要求4所述的準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼方法，其特征在干， 所述AD轉(zhuǎn)換模塊通過設(shè)置的兩個模數(shù)轉(zhuǎn)換器件來實現(xiàn)細(xì)分功能向其中第一個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號ISINl，所述第一個模數(shù)轉(zhuǎn)換器件參考電壓信號的上限和下限分別是模擬整流信號Icosl和地信號，第一個模數(shù)轉(zhuǎn)換器件的數(shù)據(jù)溢出標(biāo)志OTR接入FPGA模塊； 而向其中第二個模數(shù)轉(zhuǎn)換器件輸入的模擬信號是模擬整流信號ICOSl，所述第二個模數(shù)轉(zhuǎn)換器件的參考電壓信號的上限和下限分別是模擬整流信號IsiNl和地信號；這兩個模數(shù)轉(zhuǎn)換器件采用統(tǒng)一的時鐘信號CLK，其各自的轉(zhuǎn)換數(shù)據(jù)并接后輸送到所述FPGA模塊； 所述AD轉(zhuǎn)換模塊根據(jù)信號SIN和COS和數(shù)據(jù)溢出標(biāo)志0TR，將ー個周期分割成Ta Th共8段，則各段中整流前后兩個增量信號的大小關(guān)系及實際比值如下表所示，以實現(xiàn)電壓細(xì)分功能
6.如權(quán)利要求5所述的準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼方法，其特征在干， 通過所述FPGA模塊實現(xiàn)解碼的過程，進ー步包含以下步驟 首先，通過時鐘信號CLK的采樣，將增量數(shù)字信號信號COS和SIN輸入計數(shù)器進行計數(shù)后，進行系統(tǒng)開機或出現(xiàn)錯誤時的初始化操作，使編碼器運行設(shè)定的角度或位移； 其次，使用移位運算器采樣索引數(shù)字信號INDEX并輸入存儲器，根據(jù)存儲器中預(yù)先存儲的查表結(jié)構(gòu)，查表得出由索引數(shù)字信號INDEX決定的絕對位置作為查表值進行存儲； 同時，在所述移位運算器的控制下，還使用兩個數(shù)據(jù)長度不等的移位寄存器進行移位操作，即，其中第一個移位寄存器根據(jù)對增量數(shù)字信號SIN和COS的計數(shù)結(jié)果，對索引數(shù)字信號INDEX進行移位操作后映射到第二個移位寄存器內(nèi)，以獲得相應(yīng)的參考位置作為位置值進行存儲； 最后，將所述查表值與所述位置值進行比較，如果查表值與位置值相等，則輸出位置值作為解碼結(jié)果；如果不等，則重新進行初始化操作。
7.如權(quán)利要求6所述的準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼方法，其特征在干， 對所述索引數(shù)字信號INDEX進行移位時，設(shè)第一個移位寄存器的數(shù)據(jù)長度為12位，存儲的值為A[11:0];設(shè)第二個移位寄存器的數(shù)據(jù)長度為6位，存儲的值為B[5:0]； 則第一個移位寄存器中間連續(xù)的6位數(shù)據(jù)尾部最低位在A[11:0]中的位置設(shè)為C，可知0〈C〈6，則考慮下面的四種邏輯判斷情況，對索引數(shù)字信號INDEX進行相應(yīng)的移位操作，來取得對應(yīng)位置的B [5:0] 若編碼器正轉(zhuǎn)且 C=0，則使 C=0，A[11:0] = {A[10:0]，INDEX}； 若編碼器正轉(zhuǎn)且C關(guān)0，則使C=C-I，A [11:0]不變； 若編碼器反轉(zhuǎn)且 C=6，則使 C=6，A[11:0] = { INDEX，A [10:0] }； 若編碼器反轉(zhuǎn)且C尹6，則使C=C+1，A[11:0]不變； 移位操作后，令B[5:0] =A[C+5:C]進行映射處理。
全文摘要
本發(fā)明涉及一種準(zhǔn)絕對式光學(xué)編碼器的細(xì)分及解碼的電路及實現(xiàn)方法，基于準(zhǔn)絕對式光學(xué)編碼器提供的正交的增量信號SIN和COS及索引信號INDEX，利用兩個模數(shù)轉(zhuǎn)換器件，向其中一個輸入模擬整流后的SIN信號，參考電壓信號的上限和下限分別是整流后的COS和地信號，另一個則輸入模擬整流后的COS信號，參考電壓信號的上限和下限分別是整流后的SIN和地信號，以此實現(xiàn)電子細(xì)分功能，并能夠很好地滿足高精度、穩(wěn)定、抗干擾和高速的要求。而本發(fā)明的解碼功能在FPGA模塊的內(nèi)部實現(xiàn)，主要依靠數(shù)據(jù)長度不同的兩個移位寄存器，及一個移位運算器，來完成偽隨機編碼的索引信號INDEX的解碼工作。
文檔編號G01D5/26GK102788601SQ20121028121
公開日2012年11月21日 申請日期2012年8月9日 優(yōu)先權(quán)日2012年8月9日
發(fā)明者劉品寬 申請人:上海微泓自動化設(shè)備有限公司