專利名稱：一種模擬采樣與規(guī)約生成方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電工儀器儀表行業(yè)電能表校準(zhǔn)系統(tǒng)，涉及電氣自動化測量、電能計(jì)量、 計(jì)算機(jī)通訊等技術(shù)領(lǐng)域，更具體地涉及一種數(shù)字量輸入式電能表校準(zhǔn)系統(tǒng)。
背景技術(shù)：
隨著基于DL/T 860(IEC61850)標(biāo)準(zhǔn)的數(shù)字化變電站自動化系統(tǒng)的應(yīng)用和推廣， 變電站過程層設(shè)備與間隔層設(shè)備之間的信息交互發(fā)生了較大的改變。過程層電子式互感 器、智能化一次設(shè)備的應(yīng)用，使得數(shù)字量輸入式電能表成為數(shù)字化變電站電能計(jì)量的重要 設(shè)備。傳統(tǒng)的電子式和感應(yīng)式電能表，均為模擬量輸入式電能表，由更高等級的模擬量輸入 式標(biāo)準(zhǔn)電能表對其進(jìn)行校準(zhǔn)，其校準(zhǔn)結(jié)果可以溯源到國家標(biāo)準(zhǔn)。數(shù)字量輸入式電能表的輸 入信號為數(shù)字信號，無法使用模擬量輸入式標(biāo)準(zhǔn)電能表對其進(jìn)行校準(zhǔn)。數(shù)字量輸入式電能 表作為電能計(jì)量裝置，屬于法制計(jì)量管理范疇，其校準(zhǔn)結(jié)果必須溯源到國家標(biāo)準(zhǔn)。ADC采樣 以及規(guī)約生成裝置便成了數(shù)字式電能表溯源系統(tǒng)的關(guān)鍵。中國專利申請200810227394. 9公開了一種模擬采樣開關(guān)及模數(shù)轉(zhuǎn)換器，能夠跟 蹤開關(guān)管的源極，消除了開關(guān)導(dǎo)通電阻與輸入信號的非線性關(guān)系，提高了整個(gè)采樣開關(guān)的 線性度，滿足高速、高精度的采樣保持電路的需要。中國專利申請200880023777. 2公開了一種對模擬-數(shù)字轉(zhuǎn)換器的多個(gè)輸入端的 可選擇性實(shí)時(shí)取樣觸發(fā)，使用并行數(shù)字路徑的用于將模擬值轉(zhuǎn)換為數(shù)字的等效值的模數(shù)轉(zhuǎn) 換器(ADC)。中國專利申請200910038540. 8公開了一種基于FPGA實(shí)時(shí)可配置的數(shù)字相關(guān)器， 包括高速ADC、數(shù)據(jù)格式轉(zhuǎn)換電路、數(shù)字信號處理器和數(shù)字相關(guān)電路；高速ADC接收經(jīng)鑒頻 解調(diào)后的模擬信號，將模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號，并把轉(zhuǎn)換后的數(shù)字信號送到數(shù)據(jù)格式轉(zhuǎn) 換電路；數(shù)據(jù)格式轉(zhuǎn)換電路運(yùn)用判決單元將ADC量化后的多位數(shù)據(jù)轉(zhuǎn)換成一位數(shù)據(jù)，再經(jīng) 過數(shù)據(jù)緩存單元把數(shù)據(jù)速率降為基帶信號的速率，并送入數(shù)字相關(guān)電路；數(shù)字相關(guān)電路利 用FPGA實(shí)現(xiàn)，把DSP送來的相關(guān)碼和從數(shù)據(jù)格式轉(zhuǎn)換電路得到的數(shù)據(jù)進(jìn)行相關(guān)運(yùn)算，輸出 相關(guān)峰，通過相關(guān)峰來修正跳信號，實(shí)現(xiàn)跳頻初同步。本發(fā)明對接收到的每位RXD信號進(jìn)行 了多次相關(guān)判斷，不會出現(xiàn)漏相關(guān)和誤相關(guān)，增強(qiáng)了相關(guān)器的可靠性。200810030471. 1公開了一種用于電能量計(jì)量、計(jì)費(fèi)及抄表系統(tǒng)的通信協(xié)議轉(zhuǎn)換 器。該轉(zhuǎn)換器包括用于接收或發(fā)送IEC62056標(biāo)準(zhǔn)協(xié)議數(shù)據(jù)包的異步通信端口(UARTO)、用 于發(fā)送DL/T645通信規(guī)約指令以及接收DL/T645通信規(guī)約數(shù)據(jù)幀的異步通信端口(UARTl)， 兩異步通信端口的一端均與主控制器的數(shù)據(jù)線、地址線、控制線對應(yīng)連接；另一端UARTl與 采用DL/T645通信規(guī)約的電能表連接、UARTO與采用IEC62056標(biāo)準(zhǔn)的抄表裝置連接。本發(fā) 明可使目前在國內(nèi)大量使用的DL/T645通信規(guī)約的電能表能應(yīng)用于符合IEC62056標(biāo)準(zhǔn)的 抄表系統(tǒng)中。以上發(fā)明為ADC采樣及規(guī)約生成裝置的研發(fā)提供了技術(shù)基礎(chǔ)，但沒有實(shí)現(xiàn)多路同 步采樣以及采樣數(shù)據(jù)與IEC61850通信規(guī)約的轉(zhuǎn)換，本發(fā)明通過同步采樣標(biāo)準(zhǔn)電壓、電流信號，轉(zhuǎn)換為符合當(dāng)前數(shù)字變電站通用的IEC61850通信協(xié)議的數(shù)據(jù)幀，為數(shù)字式電能表溯源 提供了技術(shù)保障。

發(fā)明內(nèi)容
為實(shí)現(xiàn)上述功能，本發(fā)明采用了如下技術(shù)方案模擬采樣與規(guī)約生成裝置是一套用于數(shù)字電能表檢驗(yàn)的設(shè)備，其特征在于包括主 控計(jì)算機(jī)，管理模塊，模擬信號處理模塊，數(shù)字信號處理模塊即規(guī)約生成模塊四大功能部 分，由主控計(jì)算機(jī)，管理模塊，模擬信號調(diào)理單元，ADC采樣模塊，可編程門陣列(FPGA)，數(shù) 字信號處理單元(DSP)組成。其中，所述模擬信號調(diào)理單元輸出符合ADC采樣模塊要求的模擬信號，接入ADC采 樣模塊，ADC采樣模塊輸出數(shù)字信號串行接入可編程門陣列(FPGA)的輸入端，可編程門陣 列(FPGA)輸出系數(shù)調(diào)整后的數(shù)字信號并行接入數(shù)字信號處理單元(DSP)。數(shù)字信號處理單 元(DSP)輸出校正后的數(shù)字信號，一路經(jīng)組幀由網(wǎng)絡(luò)輸出光纖接入被檢表。另一路通過串 行通信線接入管理模塊，還有一路通過ISA總線接入GPIB總線系統(tǒng)與主控計(jì)算機(jī)相連。數(shù) 字信號處理單元(DSP)輸出控制命令到可編程門陣列(FPGA)，由FPGA程序控制數(shù)字信號處 理單元(DSP)輸出同一觸發(fā)信號同時(shí)啟動6路ADC采樣芯片。其中，所述ADC采樣模塊運(yùn)用24位的A/D轉(zhuǎn)換器，將模擬信號轉(zhuǎn)換為離散的數(shù)字 信號，采用了六塊單路的ADC芯片進(jìn)行采樣，用于消除通道之間的串?dāng)_。其中，所述可編程門陣列(FPGA)具有六路相同的模塊，同步接收ADC采樣模塊傳 輸?shù)牟蓸訑?shù)據(jù)。對六路采樣數(shù)據(jù)進(jìn)行處理打包，組成一個(gè)采樣點(diǎn)的數(shù)據(jù)包。其中，所述數(shù)字信號處理單元(DSP)具有兩種不同的工作模式，一是正常檢驗(yàn)?zāi)?式，一路將接收的離散數(shù)字信號轉(zhuǎn)換為符合IEC61850規(guī)約型式的數(shù)據(jù)，與數(shù)字量輸入的電 能表相連，另一路給內(nèi)部的計(jì)算程序，計(jì)算得到采樣信號對應(yīng)的電參量到管理模塊顯示。二 是測試模式，通過GPIB總線系統(tǒng)，將原始采樣數(shù)據(jù)輸出到主控計(jì)算機(jī)，設(shè)置和控制相關(guān)參 數(shù)。其中，所述GPIB總線有兩種工作模式，一是在正常檢驗(yàn)?zāi)Ｊ较?，主控?jì)算機(jī)通過 GPIB總線設(shè)置參數(shù)，主要包括電壓、電流互感器檔位參數(shù)，數(shù)據(jù)采樣率，數(shù)據(jù)幀格式等參數(shù)； 二是在測試模式下，主控計(jì)算機(jī)通過GPIB總線讀取原始采樣數(shù)據(jù)。本發(fā)明技術(shù)方案的有益效果是模擬采樣與規(guī)約生成裝置建立了模擬計(jì)量標(biāo)準(zhǔn)與 數(shù)字輸入式電能表之間的橋梁，可以將遵循DL/T860-9-1/2，IEC61850-9-1/2LE協(xié)議的戶 內(nèi)安裝式數(shù)字電能表電能量溯源至國家標(biāo)準(zhǔn)，為規(guī)范數(shù)字式電能表計(jì)量標(biāo)準(zhǔn)提供了技術(shù)保 障。


為了使本發(fā)明的內(nèi)容被更清楚的理解，并便于具體實(shí)施方式
的描述，下面給出與 本發(fā)明相關(guān)的

如下圖1是本發(fā)明的模擬信號采樣與規(guī)約生成裝置原理結(jié)構(gòu)2是本發(fā)明的模擬信號處理模塊原理結(jié)構(gòu)圖。圖3是本發(fā)明的數(shù)字信號處理模塊(規(guī)約生成模塊)原理結(jié)構(gòu)圖。
圖4是本發(fā)明的軟件功能原理圖。
具體實(shí)施例方式圖1是本發(fā)明的模擬信號采樣與規(guī)約生成裝置原理結(jié)構(gòu)圖，本發(fā)明使用主控計(jì) 算機(jī)1，控制管理模塊2的運(yùn)行狀態(tài)，管理模塊2對數(shù)字信號處理單元(DSP)S的運(yùn)行進(jìn) 行控制，數(shù)字信號處理單元(DSP)S輸出控制命令到可編程門陣列(FPGA)7，由可編程門陣 列(FPGA) 7控制模擬信號處理模塊1啟動采樣，模擬信號調(diào)理單元5輸出符合ADC采樣模 塊6要求的模擬信號，經(jīng)ADC采樣模塊6采樣、量化以后的數(shù)字信號串行接入可編程門陣 列(FPGA) 7，F(xiàn)PGA輸出調(diào)整后的數(shù)字信號接入數(shù)字信號處理單元(DSP) 8，數(shù)字信號處理單 元(DSP)S由管理模塊2控制，可有兩種運(yùn)行模式，一是正常檢驗(yàn)?zāi)Ｊ?，DSP輸出校正的數(shù)字 信號一路經(jīng)過組幀輸出符合管理模塊控制要求規(guī)約形式的數(shù)據(jù)，由網(wǎng)絡(luò)光纖端口接入被檢 表，一路經(jīng)內(nèi)部計(jì)算程序轉(zhuǎn)換為電參量，由串行通信線接入管理模塊2顯示。二是測試模 式，主控計(jì)算機(jī)1通過GPIB總線控制數(shù)字信號處理單元(DSP)S上傳原始采樣數(shù)據(jù)。圖2是本發(fā)明的模擬信號處理模塊原理圖，本發(fā)明使用模擬信號調(diào)理單元5對前 級PT、CT輸入的信號進(jìn)行調(diào)理，主要是阻抗匹配和信號衰減作用，得到符合后級ADC采樣 模塊6采樣芯片輸入通道要求的信號，ADC芯片對輸入信號做采樣、量化得到相應(yīng)的數(shù)字?jǐn)?shù) 據(jù)。對六路輸入信號，采用了六塊單路的ADC芯片進(jìn)行采樣，用于消除通道之間的串?dāng)_為了 保證六路ADC的同步采樣，六路ADC全部由同一個(gè)觸發(fā)信號啟動采樣，啟動信號由規(guī)約生成 模塊2的DSP8輸出。六路ADC芯片的采樣數(shù)據(jù)分別通過各自的串行通信總線(SPI總線) 傳輸?shù)胶蠹壍腇PGA7，F(xiàn)PGA7上具有六路相同的模塊，同步接收ADC采樣芯片傳輸?shù)牟蓸訑?shù) 據(jù)。圖3為本發(fā)明的數(shù)字信號處理模塊即規(guī)約生成模塊，本發(fā)明使用FPGA7對六路采 樣數(shù)據(jù)進(jìn)行處理打包，組成一個(gè)采樣點(diǎn)的數(shù)據(jù)包，數(shù)據(jù)包通過外部并行總線傳輸?shù)胶蠹壍?DSP8，DSP8對接收到的采樣數(shù)據(jù)根據(jù)不同的工作模式進(jìn)行不同的處理。一是正常檢驗(yàn)?zāi)Ｊ剑?在該模式下，DSP8對數(shù)據(jù)進(jìn)行校正，校正后的數(shù)據(jù)一路經(jīng)過組幀后通過內(nèi)部總線傳輸?shù)骄W(wǎng) 絡(luò)的MAC層，由MAC層通過MII總線接口傳輸?shù)骄W(wǎng)絡(luò)物理層設(shè)備(PHY)，再經(jīng)過光纖模塊輸 出到被檢表。另一路給內(nèi)部的計(jì)算程序，計(jì)算得到采樣信號對應(yīng)的電參量，電參量數(shù)據(jù)經(jīng)過 串行通信接口傳輸?shù)焦芾砟K2，由管理模塊2對電參量數(shù)據(jù)進(jìn)行顯示。二是測試模式，在 該模式下，DSP8把采樣的原始數(shù)據(jù)通過ISA總線傳輸?shù)紾PIB總線芯片，由GPIB總線把原 始采樣數(shù)據(jù)傳輸?shù)街骺赜?jì)算機(jī)1。GPIB總線有兩種工作模式，一是在正常檢驗(yàn)?zāi)Ｊ较?，主控?jì)算機(jī)1通過GPIB總線 設(shè)置參數(shù)，主要包括電壓、電流互感器檔位參數(shù)，數(shù)據(jù)采樣率，數(shù)據(jù)幀格式等參數(shù)；二是在測 試模式下，主控計(jì)算機(jī)1通過GPIB總線讀取原始采樣數(shù)據(jù)。圖4為本發(fā)明的軟件功能模塊原理圖，模擬采樣與規(guī)約生成裝置的軟件主要包括 FPGA數(shù)據(jù)處理軟件模塊，DSP計(jì)算軟件模塊及管理軟件模塊。在該裝置中，管理模塊作為主控軟件控制整個(gè)裝置的運(yùn)行，管理運(yùn)行流程如下(1)管理軟件設(shè)置裝置運(yùn)行參數(shù)到DSP程序，用于控制DSP程序的運(yùn)行狀態(tài)；(2)DSP軟件根據(jù)接收到的命令參數(shù)，設(shè)置本身的運(yùn)行模式，并根據(jù)設(shè)置的參數(shù)初 始化運(yùn)行過程中需要涉及到的參量；
5
(3) DSP軟件發(fā)送控制命令到FPGA軟件，由FPGA軟件控制ADC芯片啟動采樣；(4)FPGA軟件根據(jù)DSP軟件的命令啟動ADC采樣，并監(jiān)測ADC數(shù)據(jù)狀態(tài)信號；(5) FPGA軟件監(jiān)測到ADC數(shù)據(jù)中斷信號，啟動讀ADC采樣數(shù)據(jù)流程，讀取采樣數(shù) 據(jù)；(6)當(dāng)六路采樣數(shù)據(jù)讀取完畢，把數(shù)據(jù)組幀打包，并發(fā)數(shù)據(jù)準(zhǔn)備好信號給DSP軟 件；(7)DSP軟件接收到FPGA的數(shù)據(jù)好信號后，啟動讀采樣數(shù)據(jù)流程，讀回?cái)?shù)據(jù)；(8)當(dāng)工作于正常的校驗(yàn)?zāi)Ｊ綍r(shí)，DSP軟件對采樣數(shù)據(jù)進(jìn)行校正處理，然后做電參 量計(jì)算；(9)當(dāng)工作于測試模式時(shí)，DSP軟件把采樣數(shù)據(jù)經(jīng)GPIB總線傳送到主控設(shè)備，做進(jìn) 一步的數(shù)據(jù)分析；(10)在正常校驗(yàn)?zāi)Ｊ较?，DSP軟件把計(jì)算的電參量及協(xié)議相關(guān)的狀態(tài)參量經(jīng)串行 通信總線傳送到管理軟件；管理軟件處理DSP軟件傳輸?shù)膮⒘繑?shù)據(jù)，進(jìn)行顯示。上面通過特別的實(shí)施例內(nèi)容描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員還可意識到變型 和可選的實(shí)施例的多種可能性，例如，通過組合和/或改變單個(gè)實(shí)施例的特征。因此，可以 理解的是這些變型和可選的實(shí)施例將被認(rèn)為是包括在本發(fā)明中，本發(fā)明的范圍僅僅被附上 的專利權(quán)利要求書及其同等物限制。
權(quán)利要求
一種模擬采樣與規(guī)約生成方法，其特征在于包含以下步驟(1)管理軟件設(shè)置裝置運(yùn)行參數(shù)到DSP程序，用于控制DSP程序的運(yùn)行狀態(tài)；(2)DSP軟件根據(jù)接收到的命令參數(shù)，設(shè)置本身的運(yùn)行模式，并根據(jù)設(shè)置的參數(shù)初始化運(yùn)行過程中需要涉及到的參量；(3)DSP軟件發(fā)送控制命令到FPGA軟件，由FPGA軟件控制ADC芯片啟動采樣；(4)FPGA軟件根據(jù)DSP軟件的命令啟動ADC采樣，并監(jiān)測ADC數(shù)據(jù)狀態(tài)信號；(5)FPGA軟件監(jiān)測到ADC數(shù)據(jù)中斷信號，啟動讀ADC采樣數(shù)據(jù)流程，讀取采樣數(shù)據(jù)；(6)當(dāng)六路采樣數(shù)據(jù)讀取完畢，把數(shù)據(jù)組幀打包，并發(fā)數(shù)據(jù)準(zhǔn)備好信號給DSP軟件；(7)DSP軟件接收到FPGA的數(shù)據(jù)好信號后，啟動讀采樣數(shù)據(jù)流程，讀回?cái)?shù)據(jù)；(8)當(dāng)工作于正常的校驗(yàn)?zāi)Ｊ綍r(shí)，DSP軟件對采樣數(shù)據(jù)進(jìn)行校正處理，然后做電參量計(jì)算；(9)當(dāng)工作于測試模式時(shí)，DSP軟件把采樣數(shù)據(jù)經(jīng)GPIB總線傳送到主控設(shè)備，做進(jìn)一步的數(shù)據(jù)分析；(10)在正常校驗(yàn)?zāi)Ｊ较?，DSP軟件把計(jì)算的電參量及協(xié)議相關(guān)的狀態(tài)參量經(jīng)串行通信總線傳送到管理軟件；管理軟件處理DSP軟件傳輸?shù)膮⒘繑?shù)據(jù)，進(jìn)行顯示。
2.如權(quán)利要求1所述的一種采樣與規(guī)約生成方法，其特征在于所述GPIB總線有兩種 工作模式，一是在正常檢驗(yàn)?zāi)Ｊ较?，主控?jì)算機(jī)通過GPIB總線設(shè)置參數(shù)，主要包括電壓、電 流互感器檔位參數(shù)，數(shù)據(jù)采樣率，數(shù)據(jù)幀格式等參數(shù)；二是在測試模式下，主控計(jì)算機(jī)通過 GPIB總線讀取原始采樣數(shù)據(jù)。
全文摘要
本發(fā)明屬于電工儀器儀表行業(yè)電能表校準(zhǔn)系統(tǒng)領(lǐng)域，提供了一種用于數(shù)字電能表檢驗(yàn)的模擬采樣與規(guī)約生成方法，解決了新型數(shù)字量輸入式電能表溯源問題。該方法控制由主控計(jì)算機(jī)1，管理模塊2，模擬信號處理模塊3，數(shù)字信號處理模塊即規(guī)約生成模塊4四大功能部部件來實(shí)施。本發(fā)明建立了模擬計(jì)量標(biāo)準(zhǔn)與數(shù)字輸入式電能表之間的橋梁，可以將遵循DL/T860-9-1/2，IEC618509-1/2LE協(xié)議的戶內(nèi)安裝式數(shù)字電能表電能量溯源到國家標(biāo)準(zhǔn)。
文檔編號G01R35/04GK101900800SQ20101021464
公開日2010年12月1日 申請日期2010年6月30日 優(yōu)先權(quán)日2010年6月30日
發(fā)明者于海波, 吳守建, 徐英輝, 楊曉科, 楊湘江, 殷昌華, 王猛, 王紅梅, 王銳, 祝恩國, 章欣, 閆華光 申請人:中國電力科學(xué)研究院