專利名稱：任意函數(shù)波形伏安儀的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電化學分析儀器，具體是指一種可以極大地增強電化學儀器的配 置靈活性和功能的多樣性的任意函數(shù)波形伏安儀。
背景技術(shù)：
電化學是一門覆蓋面非常廣的科學，包括電池，電解電鍍，腐蝕防護，電分析等眾 多分支。隨著各個方向研究工作的深入，科研工作者們對電化學儀器的要求也越來越高。各 種新的測試方法不斷被提出(如圖1中的101，102，103，104)。為了盡可能地滿足科研工作 者對儀器的功能多樣化的需求，各個儀器廠商所采用的措施往往是在開發(fā)初期盡可能地讓 儀器支持更多的方法。這在一定程度上可以滿足部分科研工作者對儀器的需求，然而仍然 有相當多的電化學方法無法用商用電化學儀器來實現(xiàn)，這是由于儀器廠商不可能為每個科 研工作者定制方法。此外，某些實驗方法需要儀器有高速采樣，海量數(shù)據(jù)存儲能力，這就需 要在儀器內(nèi)部設(shè)計大容量的存儲器，而這是很不經(jīng)濟的做法。對于這些方法，自己搭建儀器 是科研工作者唯一的選擇，這對絕大多數(shù)人來說無疑是一個挑戰(zhàn)。電化學儀器的核心包括兩個部分，即電壓/電流信號的發(fā)生和電壓/電流信號的 采集，電化學儀器所提供的所有方法都可以歸結(jié)為這兩個方面。而傳統(tǒng)儀器中無論是信號 的發(fā)生還是信號的采集基本上都是由下位機控制器來控制的。而相對于上位機軟件開發(fā)而 言，下位機在開發(fā)難度，開發(fā)周期，開發(fā)成本，硬件資源等各個方面都處于劣勢。

發(fā)明內(nèi)容
本發(fā)明就是針對上述現(xiàn)有技術(shù)中存在的不足，提供一種結(jié)構(gòu)簡單、價格低廉、使用 靈活的任意函數(shù)波形伏安儀。本發(fā)明是借助于高傳輸速率的USB2. 0接口，以及現(xiàn)場可編程門整列FPGA，實現(xiàn)上 位機對前端函數(shù)發(fā)生和數(shù)據(jù)采集的直接控制。本發(fā)明的一種任意函數(shù)波形伏安儀，由數(shù)字電路、數(shù)模轉(zhuǎn)換器ADC/DAC、恒電位儀 構(gòu)成，恒電位儀采用USB2. 0-FPGA-AD/DA的流水線結(jié)構(gòu)；所述數(shù)字電路通過帶有USB2. 0接 口的單片機MCU配合FPGA構(gòu)成；單片機MCU —端通過USB與計算機相連接，另一端與FPGA 相連接進行數(shù)據(jù)的實時傳輸；所述FPGA另一端與數(shù)模轉(zhuǎn)換器ADC/DAC相連以實現(xiàn)對模擬信 號的直接控制；所述的數(shù)模轉(zhuǎn)換器ADC/DAC的另一端和恒電位儀相連接。所述MCU及FPGA的固件程序存儲于計算機軟件中，在儀器與計算機建立連接后再 下載到硬件電路中。所采用的ADC/DAC具有24_b i t的高分辨率。單片機的固件程序在儀器與計算機建立起連接后，通過USB接口下載。FPGA的固件程序通過單片機進行動態(tài)配置。本發(fā)明與現(xiàn)有技術(shù)相比，具有如下優(yōu)點1.采用USB2. 0接口來傳輸數(shù)據(jù)，可以有效保證儀器與計算機之間的高速實時數(shù)據(jù)傳輸。由于實驗中的激發(fā)波形，以及采集到的響應(yīng)波形都存儲于計算機上，而計算機一般 都具有海量存儲器，如此以來實驗數(shù)據(jù)將不受儀器上有限的存儲空間的限制。2.儀器的前端ADC/DAC直接由FPGA控制，并且ADC/DAC，F(xiàn)PGA, USB之間有流暢的 數(shù)據(jù)通道，使得ADC/DAC相對于計算機是完全透明的，即相當于計算機可以直接控制ADC/ DAC0這樣的一個明顯優(yōu)勢是可以在計算機軟件中合成任意函數(shù)波形的激發(fā)波形，在實驗 過程中傳到儀器前端ADC/DAC。因此，儀器使用更加靈活，可以非常方便地實現(xiàn)任意激發(fā)信 號的電化學測試。3. MCU和FPGA的固件程序都存儲于計算機上，這使得儀器的升級與維護完全不用 打開儀器機箱，可以直接通過更新上位機軟件來實現(xiàn)。4.由于采用了 USB2. 0-FPGA-AD/DA-恒電位這樣一種結(jié)構(gòu)，所有的數(shù)字電路都在 FPGA中配置，這樣將傳統(tǒng)數(shù)字電路部分硬件設(shè)計工作都轉(zhuǎn)化為軟件編寫，降低了儀器開發(fā) 的難度，提升了其競爭力。


圖1是幾種非常規(guī)激發(fā)波形舉例； 圖2是本發(fā)明任意波形伏安儀的硬件結(jié)構(gòu)框圖；圖3是FPGA內(nèi)部配置方式框圖。圖中101_傅里葉變換方波伏安中所采用的電位波形，102-傅里葉變換復頻伏安 中所采用的電位波形，103-動態(tài)阻抗譜研究中所采用的掃頻電位信號，104-動態(tài)阻抗譜研 究中所采用的多正弦疊加電位信號201-帶USB2. 0接口的單片機，202-現(xiàn)場可編程門整列 FPGA，203-雙通道24-bit數(shù)模轉(zhuǎn)換器DAC，204-雙通道24-bit模數(shù)轉(zhuǎn)換器ADC，205-個人計 算機PC，206-上位機控制程序，207-恒電位儀，208-電化學檢測池，209-輔助電機，210-參 比電極，211-工作電極301-DAC數(shù)據(jù)緩沖器，302-24位并行接口 /I2S串行接口轉(zhuǎn)換器，303_I2S串行接口 /24位并行接口轉(zhuǎn)換器，304-ADC數(shù)據(jù)緩沖器，305-8位并行數(shù)據(jù)/24位并行數(shù)據(jù)轉(zhuǎn)換接口
具體實施例方式如圖2所示，本發(fā)明的任意波形伏安儀主要由USB控制芯片201，F(xiàn)PGA 202，DDA 203/ADC 204，恒電位儀207幾部分構(gòu)成。三電極模擬恒電位儀使用三個DiFET運算放大器 構(gòu)建。相對于精密的FET運算放大器而言，這種運算放大器具有極低的噪音，極低輸入偏置 電流和輸入偏置電壓，同時具有很高的速度，這保證了恒電位儀具有良好的精密度和速度 表現(xiàn)。選擇低輸入偏置電流運算放大器是測量低電流的一個重要考慮因素。此外，在電路 中增加運放的偏置調(diào)整電路可以去除直流偏置并保證放大器的性能。伏安儀的電流測量范 圍可以通過改變其反饋電阻來進行調(diào)整，本儀器設(shè)計有8個檔位，可以在10_2A/V與10_9A/V 這個范圍內(nèi)選擇。本發(fā)明使用一個單片集成的Δ Σ結(jié)構(gòu)立體聲解碼芯片來作為前端ADC/DAC (所采 用芯片為CS4221)，該芯片單片集成兩通道24位差分輸出DAC和兩通道24位差分輸入ADC。 使用高分辨率的DAC/ADC目的是為了提高發(fā)生/采集信號的動態(tài)范圍。本儀器配置為兩通 道DAC輸出，以分別輸出直流電位和交流擾動，而兩通道ADC則分別用來檢測實際的電勢與電流響應(yīng)。本芯片ADC與DAC均可在高達48kHz的采樣頻率下工作，根據(jù)Nyquist定理，可無混疊測定的上限頻率為24kHz。如果有需要應(yīng)用更高頻率的話，可以通過直接更換更高速 率的ADC與DAC來實現(xiàn)，因為這類芯片的接口都是統(tǒng)一的I2S。目前，最高檔的立體聲解碼 器可以在192kHz的采樣速率下工作，分辨率仍為24位。本發(fā)明所使用芯片的標稱最高分 辨率為24位，但由于印刷電路板的布線，電磁干擾，電源以及其它噪聲，實際上只有18位左 右。為此，電路中還增加一個兩級三階巴特沃斯低通濾波器用來濾除由Δ Σ結(jié)構(gòu)器件的內(nèi) 在工作原理所產(chǎn)生的帶外噪音。此外，由于ADC/DAC在相同的時鐘下工作并且同時啟動，因 此不會產(chǎn)生任何延遲，這樣也就保證ADC與DAC之間不產(chǎn)生任何相移。本儀器的數(shù)字電路部分主要由兩個器件組成，即單片機MCU和FPGA。本儀器使用 的單片機為CY68013，該芯片自帶一個USB2. 0接口和一個通用可編程數(shù)據(jù)通訊接口 GPIF。 其GPIF接口可以完全不用程序的干預(yù)控制數(shù)據(jù)的傳輸，使得計算機與ADC/DAC之間進行高 速數(shù)據(jù)交換成為可能。MCU由于其價格低廉，使用靈活性在幾乎所有工業(yè)領(lǐng)域都發(fā)揮著重 要的作用，然而用MCU直接控制高精度立體聲解碼器是十分困難的，因為幾乎所有高精度 ADC/DAC的接口都是串行的。為了輔助MCU來控制ADC/DAC并且簡化電路設(shè)計，本儀器采用 一個FPGA來實現(xiàn)對ADC/DAC以及所有數(shù)字電路部分的控制(Altera公司，Cyclone系列)。 在本儀器中，如圖3所示，F(xiàn)PGA的配置包括寬度為24-bit深度為512的四個FIFO緩沖器 301，304，用于ADC及DAC的數(shù)據(jù)緩沖，I2S串/24-bit并轉(zhuǎn)換以及24-bit并/I2S串轉(zhuǎn)換接 口 302，303，24位/8位數(shù)據(jù)轉(zhuǎn)換接口 305。本發(fā)明中，F(xiàn)PGA和MCU的固件程序都是以動態(tài)鏈接庫的形式存儲于上位機控制軟 件中的。當儀器與計算機建立起連接后，上位機軟件便向下位MCU下載MCU固件程序，MCU 立即更新其自身固件程序。待更新完畢后儀器復位并開始正常運行，同時再次與上位機建 立通訊。儀器運行過程中的任何時候都可以根據(jù)需要通過上位機軟件向下位機下載更新 FPGA的程序。在儀器正常運行過程中，F(xiàn)PGA和MCU控制器僅僅起到建立起PC和ADC/DAD間數(shù) 據(jù)傳輸通道的作用，激發(fā)波形的合成以及隨后的數(shù)據(jù)處理均在計算機中進行。在一次測試 中，上位機軟件先根據(jù)用戶設(shè)置合成激發(fā)波形，在開始試驗后通過USB接口向DAC傳輸，同 時啟動ADC進行數(shù)據(jù)采集，并將其傳輸?shù)缴衔粰C。為了使上位機軟件在處理高速數(shù)據(jù)傳輸 的同時，能不延遲的完成數(shù)據(jù)顯示，數(shù)據(jù)處理等工作，在軟件開發(fā)的時候使用多線程是必須 的。綜上所述，本發(fā)明通過使用USB2.0-FPGA-ADC/DAC-恒電位儀的結(jié)構(gòu)，使得儀器的 前端模擬信號的輸出與輸入都由上位機直接控制。該結(jié)構(gòu)大大增強了儀器使用的靈活性， 可重新配置性，使得本儀器具備施加任意函數(shù)波形作為激發(fā)信號的功能。
權(quán)利要求
一種任意函數(shù)波形伏安儀，其特征在于由數(shù)字電路、數(shù)模轉(zhuǎn)換器ADC/DAC、恒電位儀構(gòu)成，恒電位儀采用USB2.0-FPGA-AD/DA的流水線結(jié)構(gòu)；所述數(shù)字電路通過帶有USB2.0接口的單片機MCU配合FPGA構(gòu)成；單片機MCU一端通過USB與計算機相連接，另一端與FPGA相連接進行數(shù)據(jù)的實時傳輸；所述FPGA另一端與數(shù)模轉(zhuǎn)換器ADC/DAC相連以實現(xiàn)對模擬信號的直接控制；所述的數(shù)模轉(zhuǎn)換器ADC/DAC的另一端和恒電位儀相連接。
2.根據(jù)權(quán)利要求1所述的任意函數(shù)波形伏安儀，其特征在于所述MCU及FPGA的固件程 序存儲于計算機軟件中，在儀器與計算機建立連接后再下載到硬件電路中。
3.根據(jù)權(quán)利要求1或2所述的任意函數(shù)波形伏安儀，其特征在于所采用的ADC/DAC具 有24-bit的高分辨率。
4.根據(jù)權(quán)利要求3所述的任意函數(shù)波形伏安儀，其特征在于單片機的固件程序在儀器 與計算機建立起連接后，通過USB接口下載。
5.根據(jù)權(quán)利要求1所述的任意波函數(shù)形伏安儀，其特征在于FPGA的固件程序通過單片 機進行動態(tài)配置。
全文摘要
本發(fā)明涉及一種任意函數(shù)波形伏安伏安儀，由數(shù)字電路、數(shù)模轉(zhuǎn)換器ADC/DAC、恒電位儀構(gòu)成，恒電位儀采用USB2.0-FPGA-AD/DA的流水線結(jié)構(gòu)；所述數(shù)字電路通過帶有USB2.0接口的單片機MCU配合FPGA構(gòu)成；單片機MCU一端通過USB與計算機相連接，另一端與FPGA相連接進行數(shù)據(jù)的實時傳輸；所述FPGA另一端與數(shù)模轉(zhuǎn)換器ADC/DAC相連以實現(xiàn)對模擬信號的直接控制；所述的數(shù)模轉(zhuǎn)換器ADC/DAC的另一端和恒電位儀相連接。實現(xiàn)電位/電流信號的發(fā)生與采集完全由上位機直接控制，下位機只負責建立起ADC/DAC與上位機間的數(shù)據(jù)通訊。解決傳統(tǒng)伏安儀中下位機程序開發(fā)難度大，升級困難，硬件資源受限等問題。
文檔編號G01N27/26GK101871908SQ20101020465
公開日2010年10月27日 申請日期2010年6月18日 優(yōu)先權(quán)日2010年6月18日
發(fā)明者王立世, 鄧海強, 黃新建 申請人:華南理工大學