專利名稱：一種usb過(guò)流檢測(cè)和控制電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子技術(shù)，尤其涉及USB的檢測(cè)和保護(hù)技術(shù)。
背景技術(shù)：
目前市場(chǎng)上有大量關(guān)于USB過(guò)流檢測(cè)和保護(hù)類的器件，例如以下幾種。
1 、過(guò)流保護(hù)， 一旦出線過(guò)流情況就切斷電源，過(guò)流情況消失后恢復(fù)； 2 、過(guò)流檢測(cè)，出現(xiàn)過(guò)流情況后檢測(cè)引腳發(fā)出過(guò)流信號(hào)，不對(duì)過(guò)流情況進(jìn)行處理； 3、過(guò)流檢測(cè)和保護(hù)，一旦出現(xiàn)過(guò)流情況就切斷電源，同時(shí)檢測(cè)引腳發(fā)出過(guò)流信號(hào)，
過(guò)流情況消失后恢復(fù)； 例如，在中國(guó)專利局公開(kāi)的一件專利公開(kāi)號(hào)為CN201149942的中國(guó)專利，其公開(kāi) 日為2008. 11. 12，其公開(kāi)一種工作電流范圍可選的具有過(guò)流保護(hù)功能的USB轉(zhuǎn)接裝置，即 USB轉(zhuǎn)接裝置設(shè)置多個(gè)自恢復(fù)保險(xiǎn)，可以方便用戶對(duì)電流范圍選擇，并且通過(guò)自恢復(fù)保險(xiǎn)的 特性，自動(dòng)對(duì)USB設(shè)備完成過(guò)流保護(hù)。技術(shù)方案是包括相互連接的第一USB接口模塊和 第二USB接口模塊，所述第一USB接口用于與USB設(shè)備連接，所述第二USB接口用于與上游 USB接口連接，還設(shè)置有用于限制電流大小和對(duì)工作電流范圍進(jìn)行選擇的電流限制及選擇 模塊，所述電流限制及選擇模塊串聯(lián)在第一 USB接口模塊與第二 USB接口模塊之間的Vbus 信號(hào)線或GND信號(hào)線上，所述第一 USB接口模塊的D+信號(hào)線及D-信號(hào)線分別與所述第二 USB接口模塊的D+信號(hào)線及D-信號(hào)線相連。 但是，現(xiàn)有的一些電子設(shè)備，例如家庭多媒體設(shè)備，辦公設(shè)備等等，都會(huì)配備有一 個(gè)或多個(gè)USB接口 ，現(xiàn)有技術(shù)描述的電子設(shè)備都是在過(guò)流情況出現(xiàn)后不加選擇的對(duì)過(guò)流的 一條支路進(jìn)行關(guān)斷處理，當(dāng)出現(xiàn)單路USB供電電路電流正常，而整體電流超出要求的情況， 則無(wú)法有選擇的對(duì)各個(gè)USB供電電路進(jìn)行處理。 因此，隨著USB技術(shù)的普及以及發(fā)展，當(dāng)電子設(shè)備出現(xiàn)單路USB供電電路電流正 常，而整體電流超出要求的情況，如何有選擇的對(duì)各個(gè)USB供電電路進(jìn)行處理，使產(chǎn)品正常 工作，成為急待解決的問(wèn)題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種USB過(guò)流檢測(cè)和控制電路，當(dāng)電子設(shè)備出現(xiàn)單路 USB供電電路電流正常，而整體電流超出要求的情況，可以有選擇的對(duì)各個(gè)USB供電電路進(jìn) 行處理，實(shí)現(xiàn)過(guò)流檢測(cè)和控制，使產(chǎn)品正常工作。 為解決上述技術(shù)問(wèn)題，本實(shí)用新型公開(kāi)了一種USB過(guò)流檢測(cè)和控制電路，其中，包 括 對(duì)多個(gè)USB干路中的電流信號(hào)進(jìn)行采樣并將電流信號(hào)轉(zhuǎn)換為電壓信號(hào)的采樣模 塊； 進(jìn)行所述電壓信號(hào)放大的放大模塊； 對(duì)所述電壓信號(hào)進(jìn)行比較的比較模塊；禾口[0014] 接收所述比較模塊比較所述電壓信號(hào)而產(chǎn)生表示實(shí)時(shí)電流狀態(tài)的電平信號(hào)后并
檢測(cè)出電流超出設(shè)定值之后有選擇控制多個(gè)USB支路上的開(kāi)關(guān)控制模塊的CPU ;其中， 采樣模塊，放大模塊和比較模塊依次串聯(lián)，且比較模塊還連接所述CPU。 較優(yōu)的，所述采樣模塊進(jìn)一步包括兩個(gè)并聯(lián)的第一電阻和第二電阻，其中，所述并
聯(lián)后的電路， 一端連接5V供電網(wǎng)絡(luò)以及所述放大模塊，另一端連接兩路或多路USB的負(fù)載
網(wǎng)絡(luò)以及所述放大模塊。 較優(yōu)的，所述放大模塊進(jìn)一步包括第一運(yùn)放，第三電阻，第四電阻，第五電阻和第 六電阻，其中，所述第一運(yùn)放的負(fù)極輸入端通過(guò)所述第三電阻與負(fù)載網(wǎng)絡(luò)連接以及通過(guò)所 述第五電阻與其輸出形成反饋電路，所述第一運(yùn)放的正極輸入端通過(guò)所述第四電阻與供電 網(wǎng)絡(luò)連接以及通過(guò)所述第六電阻接地。 較優(yōu)的，所述比較模塊進(jìn)一步包括第二運(yùn)放，第七電阻，第八電阻，第九電阻和穩(wěn) 壓管，其中，所述第二運(yùn)放的正極輸入端通過(guò)所述第七電阻與所述第一運(yùn)放的輸出連接，所 述第二運(yùn)放的負(fù)極輸入端通過(guò)所述第八電阻與基準(zhǔn)電壓連接，所述第二運(yùn)放的輸出端通過(guò) 第九電阻連接CPU的通用輸入輸出接口 GPI0_IN，并在所述第九電阻和所述CPU的通用輸入 輸出接口 GPIOJN之間連接所述穩(wěn)壓管。 較優(yōu)的，所述開(kāi)關(guān)控制模塊進(jìn)一步包括NPN管，第十電阻，第十一電阻，第十六電 阻，第十七電阻，第十八電阻，第十九電阻，電容和P溝道M0S管Q9，其中，所述第十七電阻的 一端連接所述CPU的通用輸入輸出接口 GPIO—IN，，另一端連接所述NPN管的基極，其中，所 述第十八電阻的兩端分別連接所述NPN管的基極和發(fā)射極 所述NPN管的集電極連接所述第十電阻的一端和所述第十六電阻的一端，所述第 十六電阻的另一端通過(guò)所述第十一電阻與所述P溝道MOS管Q9的柵極連接，且所述第十六 電阻的另一端也同時(shí)通過(guò)所述第十九電阻，所述電容同所述P溝道M0S管Q9的源級(jí)連接； 所述第十電阻的另一端與所述P溝道M0S管Q9的源級(jí)均與所述負(fù)載網(wǎng)絡(luò)連接，所 述P溝道MOS管Q9的漏極連接所述外部USB設(shè)備端口 USB_P0RT1 。 與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下有益效果 本實(shí)用新型公開(kāi)一種USB過(guò)流檢測(cè)和控制電路，利用開(kāi)關(guān)控制模塊，當(dāng)CPU檢測(cè)出 電流超出設(shè)定值之后便可以有選擇的控制不同USB的支路上的開(kāi)關(guān)，從而實(shí)現(xiàn)工作狀態(tài)干 路電流檢測(cè)，支路供電有選擇的關(guān)斷的功能。因此，當(dāng)電子設(shè)備出現(xiàn)單路USB供電電路電流 正常，而整體電流超出要求的情況，可以有選擇的對(duì)各個(gè)USB供電電路進(jìn)行處理，實(shí)現(xiàn)過(guò)流 檢測(cè)和控制，使產(chǎn)品正常工作。

圖1為本實(shí)用新型較佳實(shí)施例之一種USB過(guò)流檢測(cè)和控制電路的結(jié)構(gòu)示意圖； 圖2為本實(shí)用新型較佳實(shí)施例之USB過(guò)流檢測(cè)和控制電路中的開(kāi)關(guān)控制模塊電路 結(jié)構(gòu)示意圖。
具體實(shí)施方式本實(shí)用新型公開(kāi)一種USB過(guò)流檢測(cè)和控制電路，當(dāng)電子設(shè)備出現(xiàn)單路USB供電電 路電流正常，而整體電流超出要求的情況，可以有選擇的對(duì)各個(gè)USB供電電路進(jìn)行處理，使產(chǎn)品正常工作。 如圖1所述，為本實(shí)用新型較佳實(shí)施例之一種USB過(guò)流檢測(cè)和控制電路的結(jié)構(gòu)示 意圖。該USB過(guò)流檢測(cè)和控制電路可以包括采樣模塊ll，放大模塊12和比較模塊13，其 中，采樣模塊ll，放大模塊12和比較模塊13依次連接。 其中，采樣模塊11進(jìn)一步包括兩個(gè)并聯(lián)的第一電阻R1和第二電阻R2。所述放大 模塊12可以進(jìn)一步包括第一運(yùn)放U1-A和四個(gè)電阻第三電阻R3，第四電阻R4，第五電阻 R5和第六電阻R6。所述比較模塊13進(jìn)一步包括第二運(yùn)放Ul-B，三個(gè)電阻第七電阻R7， 第八電阻R8和第九電阻R9，以及穩(wěn)壓管Z1。電路連接關(guān)系可以如圖以及下述所述。 如圖1所示，所述第一電阻R1和第二電阻R2并聯(lián)后的電路，一端連接5V供電網(wǎng) 絡(luò)以及所述放大模塊12，另一端連接兩路或多路USB的負(fù)載網(wǎng)絡(luò)以及所述放大模塊12。采 樣模塊11采樣多個(gè)USB干路中的電流信號(hào)，并利用其內(nèi)的電阻將電流信號(hào)轉(zhuǎn)換成電壓信 號(hào)，采樣模塊11將該電壓信號(hào)輸出至所述放大模塊12，通過(guò)放大模塊12的放大然后輸出 給一比較模塊13進(jìn)行比較，比較模塊13比較該電壓信號(hào)之后向CPU(未圖示)輸出一個(gè)電 平信號(hào)表示實(shí)時(shí)的電流狀態(tài)，當(dāng)CPU檢測(cè)出電流超出設(shè)定值之后便可以有選擇的控制USB1 或USB2支路上的開(kāi)關(guān)控制模塊，從而實(shí)現(xiàn)工作狀態(tài)干路電流檢測(cè)，支路供電有選擇的關(guān)斷 的功能。 具體的工作過(guò)程可以通過(guò)圖1和圖2進(jìn)行詳細(xì)說(shuō)明，如下所述。 所述采樣模塊11的作用是將供電網(wǎng)絡(luò)上的電流信號(hào)轉(zhuǎn)換為電壓信號(hào)，其結(jié)構(gòu)以
及工作過(guò)程可以如下。 5V為兩路或多路USB的供電網(wǎng)絡(luò)，USB_L0AD 1和USB_L0AD2為負(fù)載網(wǎng)絡(luò)，第一 電阻 Rl和第二電阻R2為取樣電阻。當(dāng)無(wú)負(fù)載接入U(xiǎn)SB_L0AD1時(shí)，5V網(wǎng)絡(luò)上面沒(méi)有電流流過(guò)，第 一電阻Rl和第二電阻R2兩端沒(méi)有壓降，即5V-USB_L0AD1 = 0V。 當(dāng)USBJDAD1或USBJDAD2網(wǎng)絡(luò)有負(fù)載(即有USB設(shè)備接入)接入時(shí)，5V網(wǎng)絡(luò)上有 電流I流過(guò)，此時(shí)第一電阻R1和第二電阻R2兩端會(huì)產(chǎn)生壓降，即5V-USB_L0AD1 = I*(R1〃 R2)。 采樣模塊11輸出的電壓信號(hào)經(jīng)過(guò)放大模塊12將采樣信號(hào)放大，再經(jīng)過(guò)比較模塊 13和基準(zhǔn)電壓作比較，之后將比較結(jié)果輸出至通用輸入輸出接口 GPI0JN，具體可以如下 所述。 放大模塊12中，所述第一運(yùn)放Ul-A的負(fù)極輸入端通過(guò)所述第三電阻R3與負(fù)載網(wǎng) 絡(luò)連接以及通過(guò)所述第五電阻R5與第一運(yùn)放U1-A的輸出引腳1形成反饋電路，所述第一 運(yùn)放Ul-A的正極輸入端通過(guò)所述第四電阻R4與供電網(wǎng)絡(luò)連接以及通過(guò)所述第六電阻R6 接地。 比較模塊13中，所述第二運(yùn)放Ul-B的正極輸入端通過(guò)所述第七電阻R7與所述第 一運(yùn)放U1-A的輸出端連接，所述第二運(yùn)放U1-B的負(fù)極輸入端通過(guò)所述第八電阻R8與基 準(zhǔn)電壓連接，所述第二運(yùn)放U1-B的輸出端通過(guò)第九電阻R9連接CPU的通用輸入輸出接口 GPI0JN，所述第九電阻R9和所述CPU的通用輸入輸出接口 GPI0_IN之間連接所述穩(wěn)壓管 Zl。 放大模塊12中，第三電阻R3與第五電阻R5的阻值相等，第四電阻R4與第六電阻 R6的阻值相等，通過(guò)調(diào)節(jié)這四個(gè)電阻的阻值可以調(diào)整第一運(yùn)放U1-A的放大倍數(shù)。當(dāng)USB—L0AD1和USB_L0AD2網(wǎng)絡(luò)無(wú)負(fù)載接入，5V_USB_L0AD1 = 0V時(shí)，第一運(yùn)放Ul-A差分輸入電壓 相等，差值為0V，將此差值放大后，第一運(yùn)放U1-A引腳1輸出為0V。 VREF為一個(gè)基準(zhǔn)電壓 (取正值)，第一運(yùn)放Ul-A引腳1輸出的信號(hào)被傳輸至第二運(yùn)放Ul-B，第二運(yùn)放Ul-B利用 基準(zhǔn)電壓VREF進(jìn)行比較后輸出至CPU的通用輸入輸出接口 GPIO_IN，此時(shí)因?yàn)閁4_A第1引 腳電壓小于VREF，則CPU的通用輸入輸出接口 GPIOJN為低電平。 當(dāng)USB_L0AD1和USB_L0AD2網(wǎng)絡(luò)有負(fù)載接入時(shí)，負(fù)載電流為I，第一運(yùn)放U1_A差 分輸入電壓為5V-USB_L0AD1 = I* (R1〃R2)，此電壓差值經(jīng)第一運(yùn)放U1_A放大后由引腳1 輸出，第一運(yùn)放Ul-A的引腳1輸出電壓信號(hào)至第二運(yùn)放Ul-B，第二運(yùn)放Ul-B利用基準(zhǔn)電壓 VREF進(jìn)行比較后輸出至CPU的通用輸入輸出接口GPIOJN。當(dāng)負(fù)載電流I超過(guò)設(shè)定值時(shí)，第 一運(yùn)放Ul-A的引腳1輸出電壓將大于基準(zhǔn)電壓VREF，此時(shí)CPU的通用輸入輸出接口 GPIO_ IN輸出高電平，穩(wěn)壓管Zl可以控制CPU的通用輸入輸出接口 GPIO_IN的輸出電壓，以免輸 出電壓過(guò)高燒壞GPIO 口 。 系統(tǒng)GPIO(通用輸入輸出接口 )根據(jù)檢測(cè)到CPU的通用輸入輸出接口 GPIOJN的 值來(lái)控制開(kāi)關(guān)控制模塊，從而實(shí)現(xiàn)對(duì)兩路USB設(shè)備的靈活控制，其中，開(kāi)關(guān)控制模塊的電路 結(jié)構(gòu)示意圖如圖2所示，該開(kāi)關(guān)控制模塊的工作過(guò)程可以如下所述。 該開(kāi)關(guān)控制模塊可以包括NPN管Q10，第十電阻R10，第十一電阻R11，第十六電阻 R16，第十七電阻R17，第十八電阻R18，第十九電阻R19，電容C78和P溝道MOS管Q9。 其中，第十七電阻R17的一端連接CPU的通用輸入輸出接口 GPIOl，另一端連接 NPN管Q10的基極B， CPU的通用輸入輸出接口 GPIO_IN檢測(cè)的信號(hào)從基極B輸入，從集電 極C輸出，發(fā)射極E接地。其中，第十八電阻R18的兩端分別連接NPN管Q10的基極B和發(fā) 射極E。 NPN管QIO的集電極C連接第十電阻RIO的一端和第十六電阻R16的一端，第十六 電阻R16的另一端通過(guò)第十一電阻Rll與P溝道MOS管Q9的柵極(即G極)連接，且該第 十六電阻R16的另一端也同時(shí)通過(guò)第十九電阻R19和電容C78同P溝道M0S管Q9的源級(jí) (即S極)連接。 第十電阻R10的另一端與USB_L0AD1連接，P溝道MOS管Q9的源級(jí)(即S極)均 與USB—LOAD 1連接，P溝道MOS管Q9的漏極(即D極)連接USB_P0RT1。 該開(kāi)關(guān)控制模塊的工作過(guò)程可以如下所述。 當(dāng)CPU的通用輸入輸出接口 GPI0JN檢測(cè)到高電平時(shí)，可以控制GPI01輸出為高 電平，此時(shí)NPN管Q10處于導(dǎo)通狀態(tài)，P溝道MOS管Q9的柵極(即G極)被拉低，也處于導(dǎo) 通狀態(tài)，USB_L0AD1電壓通過(guò)P溝道MOS管Q9送至USB_P0RT1 ， USB_P0RT1為USB設(shè)備接口 供電網(wǎng)絡(luò)。 當(dāng)CPU的通用輸入輸出接口 GPIOJN檢測(cè)到高電平時(shí)，說(shuō)明USB外部負(fù)載已經(jīng)超 過(guò)設(shè)定值，判斷為過(guò)流狀態(tài)，此時(shí)系統(tǒng)控制GPIOl輸出低電平，NPN管QIO處于截止?fàn)顟B(tài)，P 溝道MOS管Q9的柵極(即G極)受到RIO上拉為高電平，P溝道MOS管Q9截止USB_P0RT1 電源被關(guān)斷，USB設(shè)備停止工作。直到系統(tǒng)檢測(cè)到CPU的通用輸入輸出接口GPIO—IN再次 變?yōu)榈碗娖剑到y(tǒng)控制G0I01恢復(fù)對(duì)USB設(shè)備的供電。 電子設(shè)備的系統(tǒng)中可以共有兩個(gè)或者多個(gè)開(kāi)關(guān)控制模塊，同時(shí)受到兩個(gè)或者多個(gè) GPIO的控制，所以當(dāng)CPU的通用輸入輸出接口 GPIO—IN檢測(cè)到過(guò)流信號(hào)后可以任意控制其中的一路或者多路USB設(shè)備的電源，從而實(shí)現(xiàn)總體檢測(cè)，分別關(guān)斷的效果。 綜上所述，本實(shí)用新型公開(kāi)一種USB過(guò)流檢測(cè)和控制電路，利用開(kāi)關(guān)控制模塊，當(dāng)
CPU檢測(cè)出電流超出設(shè)定值之后便可以有選擇的控制不同USB的支路上的開(kāi)關(guān)，從而實(shí)現(xiàn)
工作狀態(tài)干路電流檢測(cè)，支路供電有選擇的關(guān)斷的功能。因此，當(dāng)電子設(shè)備出現(xiàn)單路USB供
電電路電流正常，而整體電流超出要求的情況，可以有選擇的對(duì)各個(gè)USB供電電路進(jìn)行處
理，實(shí)現(xiàn)過(guò)流檢測(cè)和控制，使產(chǎn)品正常工作。
權(quán)利要求一種USB過(guò)流檢測(cè)和控制電路，其特征在于，包括對(duì)多個(gè)USB干路中的電流信號(hào)進(jìn)行采樣并將所述電流信號(hào)轉(zhuǎn)換為電壓信號(hào)的采樣模塊；進(jìn)行所述電壓信號(hào)放大的放大模塊；對(duì)所述電壓信號(hào)進(jìn)行比較的比較模塊；和接收所述比較模塊比較所述電壓信號(hào)而產(chǎn)生表示實(shí)時(shí)電流狀態(tài)的電平信號(hào)后并檢測(cè)出電流超出設(shè)定值之后有選擇控制多個(gè)USB支路上的開(kāi)關(guān)控制模塊的CPU；其中，所述采樣模塊，所述放大模塊和所述比較模塊依次串聯(lián)，且所述比較模塊還連接所述CPU。
2. 如權(quán)利要求l的所述電路，其特征在于，所述采樣模塊進(jìn)一步包括兩個(gè)并聯(lián)的第一 電阻和第二電阻，其中，所述并聯(lián)后的電路，一端連接5V供電網(wǎng)絡(luò)以及所述放大模塊，另一 端連接兩路或多路USB的負(fù)載網(wǎng)絡(luò)以及所述放大模塊。
3. 如權(quán)利要求2的所述電路，其特征在于，所述放大模塊進(jìn)一步包括第一運(yùn)放，第三 電阻，第四電阻，第五電阻和第六電阻，其中，所述第一運(yùn)放的負(fù)極輸入端通過(guò)所述第三電 阻與負(fù)載網(wǎng)絡(luò)連接以及通過(guò)所述第五電阻與其輸出形成反饋電路，所述第一運(yùn)放的正極輸 入端通過(guò)所述第四電阻與供電網(wǎng)絡(luò)連接以及通過(guò)所述第六電阻接地。
4. 如權(quán)利要求3的所述電路，其特征在于，所述比較模塊進(jìn)一步包括第二運(yùn)放，第七 電阻，第八電阻，第九電阻和穩(wěn)壓管，其中，所述第二運(yùn)放的正極輸入端通過(guò)所述第七電阻 與所述第一運(yùn)放的輸出連接，所述第二運(yùn)放的負(fù)極輸入端通過(guò)所述第八電阻與基準(zhǔn)電壓連 接，所述第二運(yùn)放的輸出端通過(guò)第九電阻連接CPU的通用輸入輸出接口 GPI0—IN，并在所述 第九電阻和所述CPU的通用輸入輸出接口 GPIO—IN之間連接所述穩(wěn)壓管。
5. 如權(quán)利要求l的所述電路，其特征在于，所述開(kāi)關(guān)控制模塊進(jìn)一步包括NPN管，第十 電阻，第十一電阻，第十六電阻，第十七電阻，第十八電阻，第十九電阻，電容和P溝道MOS管 Q9，其中，所述第十七電阻的一端連接所述CPU的通用輸入輸出接口 GPIOJN，，另一端連接 所述NPN管的基極，其中，所述第十八電阻的兩端分別連接所述NPN管的基極和發(fā)射極；所述NPN管的集電極連接所述第十電阻的一端和所述第十六電阻的一端，所述第十六 電阻的另一端通過(guò)所述第十一電阻與所述P溝道MOS管Q9的柵極連接，且所述第十六電阻 的另一端也同時(shí)通過(guò)所述第十九電阻，所述電容同所述P溝道M0S管Q9的源級(jí)連接；所述第十電阻的另一端與所述P溝道MOS管Q9的源級(jí)均與所述負(fù)載網(wǎng)絡(luò)連接，所述P 溝道MOS管Q9的漏極連接所述外部USB設(shè)備端口 USB_P0RT1 。
專利摘要本實(shí)用新型公開(kāi)一種USB過(guò)流檢測(cè)和控制電路，包括對(duì)多個(gè)USB干路中的電流信號(hào)進(jìn)行采樣并將所述電流信號(hào)轉(zhuǎn)換為電壓信號(hào)的采樣模塊；進(jìn)行所述電壓信號(hào)放大的放大模塊；對(duì)所述電壓信號(hào)進(jìn)行比較的比較模塊；和接收所述比較模塊比較所述電壓信號(hào)而產(chǎn)生表示實(shí)時(shí)電流狀態(tài)的電平信號(hào)后并檢測(cè)出電流超出設(shè)定值之后有選擇控制多個(gè)USB支路上的開(kāi)關(guān)控制模塊的CPU；其中，所述采樣模塊，所述放大模塊和所述比較模塊依次串聯(lián)，且所述比較模塊還連接所述CPU?？梢杂羞x擇的對(duì)各個(gè)USB供電電路進(jìn)行處理，實(shí)現(xiàn)過(guò)流檢測(cè)和控制，使產(chǎn)品正常工作。
文檔編號(hào)G01R19/165GK201536253SQ20092020490
公開(kāi)日2010年7月28日 申請(qǐng)日期2009年9月18日 優(yōu)先權(quán)日2009年9月18日
發(fā)明者李科, 殷厚城, 陳碧波 申請(qǐng)人:深圳市同洲電子股份有限公司