專利名稱：基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號處理裝置，特別涉及一種基于直接射頻采樣的北斗一號全數(shù)
字基帶信號處理裝置。
背景技術(shù)：
衛(wèi)星導航是現(xiàn)代導航定位系統(tǒng)的主流技術(shù)，目前可供使用的衛(wèi)星導航系統(tǒng)有GPS、 GL0NASS、伽利略系統(tǒng)和北斗系統(tǒng)。這些系統(tǒng)的用戶機目前采用的體系結(jié)構(gòu)主要是中頻采樣 的模式，這種方式是將接收到的射頻信號通過模擬器件下變頻到中頻，然后對中頻信號進 行采樣并數(shù)字化處理，這種方式中的模擬器件使得接收機的一致性不強，不便于接收機的 升級改造，也不便于接收機的芯片化與推廣。與傳統(tǒng)的中頻接收機不同，直接射頻采樣接收 機直接對衛(wèi)星信號進行射頻采樣，將由天線感應的射頻模擬信號盡可能早的轉(zhuǎn)化成數(shù)字信 號，并將所得高速數(shù)字信號變化為適合數(shù)字信號處理器(DSP或者FPGA等)處理的數(shù)據(jù)流， 具有更好得可擴展性和應用環(huán)境適應性。將這種方式應用到北斗接收機中，可優(yōu)化衛(wèi)星導 航接收機的結(jié)構(gòu)，提高接收機的精確度和靈敏度，加速北斗系統(tǒng)的大規(guī)模應用進程。

發(fā)明內(nèi)容
為了解決北斗導航系統(tǒng)信號處理存在的上述技術(shù)問題，本發(fā)明提供一種體積小、 定位精度高、可靠的基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置。本發(fā)明是采用下述方案實現(xiàn)的包括天線、電調(diào)跟蹤濾波器、放大器、模數(shù)轉(zhuǎn)換器、 信號處理模塊，天線、電調(diào)跟蹤濾波器、放大器、模數(shù)轉(zhuǎn)換器、信號處理模塊依次串接，其特 征在于所述信號處理模塊包括載波NC0、擴頻碼NC0、擴頻碼產(chǎn)生器、早遲碼產(chǎn)生器、累加 器、監(jiān)控配置寄存器、嵌入式微處理器，載波NC0分別與第一乘法器、第二乘法器、監(jiān)控配置 寄存器相連，第一乘法器、第二乘法器分別與累加器相連，擴頻碼NC0、擴頻碼產(chǎn)生器、早遲 碼產(chǎn)生器、累加器依次串接，監(jiān)控配置寄存器分別與擴頻碼NC0、擴頻碼產(chǎn)生器、累加器、嵌 入式微處理器相連。上述的基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置中，所述載波NC0 包括中心頻率配置寄存器、頻率偏移控制寄存器、驅(qū)動時鐘周期配置寄存器、載波相位累加 器、正交相移、SIN函數(shù)映射表模塊，嵌入式微處理器分別與中心頻率配置寄存器、頻率偏移 控制寄存器、驅(qū)動時鐘周期配置寄存器、載波相位累加器相連，中心頻率配置寄存器、頻率 偏移控制寄存器分別與第一加法器相連，驅(qū)動時鐘周期配置寄存器與第三乘法器相連，載 波相位累加器分別與第二加法器、正交相移、SIN函數(shù)映射表模塊相連，第四乘法器分別與 第一加法器、第三乘法器、第二加法器相連，正交相移與SIN函數(shù)映射表模塊相連。上述的基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置中，所述擴頻碼 NC0包括中心頻率配置寄存器、頻率偏移控制寄存器、驅(qū)動時鐘周期配置寄存器、載波相位 累加器、相位/幅度函數(shù)映射表模塊，所述嵌入式微處理器分別與中心頻率配置寄存器、頻 率偏移控制寄存器、驅(qū)動時鐘周期配置寄存器、載波相位累加器相連，中心頻率配置寄存器、頻率偏移控制寄存器分別與第一加法器相連，驅(qū)動時鐘周期配置寄存器與第三乘法相 位/幅度函數(shù)映射表模塊相連，第四乘法器分別與第一加法器、第三乘法器、第二加法器相 連。上述的基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置中，所述擴頻碼產(chǎn) 生器包括擴頻碼行數(shù)配置寄存器、擴頻碼行計數(shù)器、擴頻碼尾行列數(shù)配置寄存器、擴頻碼列 計數(shù)器、擴頻碼子序列緩沖器、比較器、選擇器、128擴頻碼序列移位寄存器、輸出鎖存與緩 沖器，所述嵌入式微處理器分別與擴頻碼行數(shù)配置寄存器、擴頻碼行計數(shù)器、擴頻碼尾行列 數(shù)配置寄存器、擴頻碼列計數(shù)器、擴頻碼子序列緩沖器、128擴頻碼序列移位寄存器相連，擴 頻碼行計數(shù)器與比較器相連，選擇器分別與擴頻碼尾行列數(shù)配置寄存器、擴頻碼列計數(shù)器 及比較器的輸出相連，128擴頻碼序列移位寄存器分別與擴頻碼列計數(shù)器、輸出鎖存與緩沖 器相連。本發(fā)明的技術(shù)效果在于本發(fā)明中基帶信號處理過程主要包括信號捕獲、載波跟 蹤、擴頻碼跟蹤、電文解調(diào)、偽距測量等幾個過程，這些信號捕獲、載波跟蹤、擴頻碼跟蹤這 三個信號處理過程主要由載波NC0、擴頻碼NC0、擴頻碼產(chǎn)生器、早遲碼產(chǎn)生器、累加器、監(jiān) 控配置寄存器、嵌入式微處理器完成，具有穩(wěn)定性高、功耗小、定位精度高、實時性好的技術(shù) 效果。下面結(jié)合附圖和具體實施例對本發(fā)明作進一步的說明。


圖1為本發(fā)明中的射頻采樣原理圖。圖2為本發(fā)明的信息處理模塊結(jié)構(gòu)圖。圖3為本發(fā)明可配置載波NC0的結(jié)構(gòu)圖。圖4為本發(fā)明可配置擴頻碼NC0的結(jié)構(gòu)圖。圖5為本發(fā)明可配置擴頻碼產(chǎn)生器的結(jié)構(gòu)圖。
具體實施例方式參見圖1。本發(fā)明中的信號處理由天線、電調(diào)跟蹤濾波器、放大器、模數(shù)轉(zhuǎn)換器、信 號處理模塊完成，電調(diào)跟蹤濾波器完成不同中心頻率的帶通濾波器，它以信號中心頻率為 中心頻率，略大于信號帶寬作為帶寬，將需要的信號進入到后續(xù)電路處理中。放大器對信號 進行放大以滿足模數(shù)轉(zhuǎn)換器的需求，并盡可能降低系統(tǒng)噪聲系數(shù)和提高系統(tǒng)線性度，轉(zhuǎn)換 后的數(shù)字信號由信號處理模塊進行處理。信號處理模塊的結(jié)構(gòu)如圖2所示。模數(shù)轉(zhuǎn)換器輸出的數(shù)字中頻信號與時鐘信號輸 入到信號處理器，其中，數(shù)字中頻信號為信號處理器需要處理的數(shù)據(jù)，時鐘信號為驅(qū)動信號 處理器工作的信號。信號處理模塊主要包含了載波NC0、擴頻碼NC0、擴頻碼產(chǎn)生器，早遲碼 產(chǎn)生器、累加器、監(jiān)控配置寄存器和嵌入式微處理器。監(jiān)控配置寄存器主要完成各個功能模 塊的參數(shù)配置，嵌入式微處理器指導寄存器參數(shù)的配置，載波NC0主要實現(xiàn)載波恢復，擴頻 碼NC0、擴頻碼產(chǎn)生器、早遲碼產(chǎn)生器實現(xiàn)信號捕獲與碼跟蹤，累加器完成信號能量的積累， 便于微處理器進行檢測，嵌入式微處理器實現(xiàn)載波恢復與碼跟蹤相關(guān)參數(shù)的估計與檢測。 具體信號流程為數(shù)字中頻信號經(jīng)載波NC0產(chǎn)生的數(shù)字正弦和余弦信號分別相乘形成I路信號和Q路信號，兩路信號進入累加器完成信號累積，與早遲碼產(chǎn)生的信號在累加器中進 行相關(guān)累積，累積信號分成I路累加信號和Q路累加信號進入到配置寄存器后到嵌入式微 處理器完成非相干累計并進行檢測，并將由此產(chǎn)生的調(diào)節(jié)量與配置寄存器的固有參數(shù)形成 控制信號、數(shù)據(jù)信號、地址信號等反饋量，給載波NC0，擴頻碼NC0，擴頻瑪產(chǎn)生器，對它們進 行配置、控制；時鐘信號驅(qū)動擴頻碼NC0工作，擴頻碼NC0驅(qū)動擴頻碼產(chǎn)生器工作，擴頻碼產(chǎn) 生器產(chǎn)生的擴頻碼經(jīng)早遲碼產(chǎn)生器形成早遲碼在累加器中進行相關(guān)累積。圖2中載波數(shù)控振蕩器NC0如圖3所示。載波NC0包括中心頻率配置寄存器、頻 率偏移控制寄存器、驅(qū)動時鐘周期配置寄存器和載波相位累加器、正交相移器，SIN函數(shù)映 射表。中心頻率配置寄存器設定載波NC0的中心頻率值，驅(qū)動時鐘周期配制寄存器來設定 驅(qū)動時鐘的周期。工作流程為第一步，中心頻率配置寄存器的中心頻率值加上中心頻率配 置寄存器的頻率偏移量，然后將相加值與驅(qū)動時鐘周期配置寄存器的驅(qū)動時鐘周期和相位 點數(shù)(本系統(tǒng)相位點數(shù)為8)相乘，得到對應于載波相位變化值的相位點變化值；第二步，載 波相位累加器中現(xiàn)有值加上驅(qū)動時鐘周期內(nèi)的相位點變化值便求得累積載波相位值，為了 避免載波相位累加器溢出，載波相位點變化總量超過整數(shù)個載波周期后便減去整數(shù)個載波 周期相應的相位點值；第三步，SIN函數(shù)映射表保存了對應于單個載波周期內(nèi)每一個相位 點的余弦映射幅度值，載波相位累加器的累積相位點變化值一路輸入到SIN函數(shù)映射表， 輸出載波信號SIN函數(shù)的當前幅度值，一路經(jīng)過正交相移器，輸出載波信號COS函數(shù)的當前 幅度值。其中的嵌入式微處理器對應圖2的嵌入式微處理器。以上三個步驟每個驅(qū)動時鐘 周期進行一個循環(huán)，輸出結(jié)果便形成了數(shù)字余弦映射載波和數(shù)字正弦映射載波，實現(xiàn)了載 波NC0的功能。圖2擴頻碼NC0如圖4所示。擴頻碼NC0包括中心頻率配置寄存器、頻率偏移控制 寄存器、驅(qū)動時鐘周期配置寄存器和方波信號相位累加器、相位/幅度函數(shù)映射表。中心頻 率配置寄存器設定擴頻碼NC0的中心頻率值，驅(qū)動時鐘周期配制寄存器來設定驅(qū)動時鐘的 周期。工作流程為第一步，中心頻率配置寄存器的中心頻率值加上中心頻率配置寄存器的 頻率偏移量，然后將相加值與驅(qū)動時鐘周期配置寄存器的驅(qū)動時鐘周期和相位點數(shù)(本系 統(tǒng)相位點數(shù)為2)相乘，得到對應于擴頻碼相位變化值的相位點變化值；第二步，方波信號 相位累加器中現(xiàn)有值加上驅(qū)動時鐘周期內(nèi)的相位點變化值便求得累積擴頻碼相位值；第三 步，相位/幅度函數(shù)映射表保存了對應于單個擴頻碼周期內(nèi)每一個相位點的映射幅度值， 方波信號相位累加器的累積相位點變化值輸入到相位/幅度函數(shù)映射表，輸出擴頻碼信號 當前幅度值。其中的嵌入式微處理器對應圖2的嵌入式微處理器。參見圖5，圖2中擴頻碼產(chǎn)生器包括擴頻碼行數(shù)配置寄存器，擴頻碼尾行列數(shù)配置 寄存器，頻碼子序列緩沖器，分別用于設置擴頻碼行數(shù)、尾行列數(shù)、下一個擴頻碼子序列內(nèi) 容，還包括擴頻碼行計數(shù)器、擴頻碼列計數(shù)器、比較器、選擇器、128位擴頻碼序列移位寄存 器。具體工作流程為第一步，擴頻碼行計數(shù)器根據(jù)擴頻碼行數(shù)配置寄存器的值進行重置， 擴頻碼列計數(shù)器的值為128。第二步，在時鐘上升沿驅(qū)動下，擴頻碼列計數(shù)器減1，同時128 位擴頻碼序列移位寄存器右移1位以輸出到輸出鎖存與緩沖器，并將當前碼元輸出，擴頻 碼列計數(shù)器判斷是否為0，若不為0，則表示當前列尚未輸出完畢，在下一個時鐘周期擴頻 碼列計數(shù)器繼續(xù)計數(shù)，128位擴頻碼序列移位寄存器繼續(xù)右移輸出對應碼元 ’若為0，則表 示當前列已輸出完畢，則將擴頻碼子序列緩沖器的內(nèi)容復制到128位擴頻碼序列移位寄存器，同時向嵌入式微處理器發(fā)中斷信號申請下一列擴頻數(shù)據(jù)，同時，擴頻碼行計數(shù)器減1，將 計數(shù)結(jié)果輸入到比較器，判斷此時擴頻碼行計數(shù)器是否為0，若為0，則擴頻碼行計數(shù)器值 根據(jù)擴頻碼行數(shù)配置寄存器進行重置，選擇器選通擴頻碼尾行列數(shù)配置寄存器，重置擴頻 碼列計數(shù)器，準備下一個擴頻碼周期的序列輸出，若不為0，則選擇器選擇直接將擴頻碼列 計數(shù)器的值置為128，準備開始下一列擴頻碼序列輸出。其中的嵌入式微處理器對應圖2的 嵌入式微處理器。
權(quán)利要求
一種基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置，包括天線、電調(diào)跟蹤濾波器、放大器、模數(shù)轉(zhuǎn)換器、信號處理模塊，天線、電調(diào)跟蹤濾波器、放大器、模數(shù)轉(zhuǎn)換器、信號處理模塊依次串接，其特征在于所述信號處理模塊包括載波NCO、擴頻碼NCO、擴頻碼產(chǎn)生器、早遲碼產(chǎn)生器、累加器、監(jiān)控配置寄存器、嵌入式微處理器，載波NCO分別與第一乘法器、第二乘法器、監(jiān)控配置寄存器相連，第一乘法器、第二乘法器分別與累加器相連，擴頻碼NCO、擴頻碼產(chǎn)生器、早遲碼產(chǎn)生器、累加器依次串接，監(jiān)控配置寄存器分別與擴頻碼NCO、擴頻碼產(chǎn)生器、累加器、嵌入式微處理器相連。
2.根據(jù)權(quán)利要求1所述的基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置，其 特征在于所述載波NCO包括中心頻率配置寄存器、頻率偏移控制寄存器、驅(qū)動時鐘周期配 置寄存器、載波相位累加器、正交相移、SIN函數(shù)映射表模塊，嵌入式微處理器分別與中心頻 率配置寄存器、頻率偏移控制寄存器、驅(qū)動時鐘周期配置寄存器、載波相位累加器相連，中 心頻率配置寄存器、頻率偏移控制寄存器分別與第一加法器相連，驅(qū)動時鐘周期配置寄存 器與第三乘法器相連，載波相位累加器分別與第二加法器、正交相移、SIN函數(shù)映射表模塊 相連，第四乘法器分別與第一加法器、第三乘法器、第二加法器相連，正交相移與SIN函數(shù) 映射表模塊相連。
3.根據(jù)權(quán)利要求1所述的基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置，其 特征在于擴頻碼NCO包括中心頻率配置寄存器、頻率偏移控制寄存器、驅(qū)動時鐘周期配置 寄存器、載波相位累加器、相位/幅度函數(shù)映射表模塊，所述嵌入式微處理器分別與中心頻 率配置寄存器、頻率偏移控制寄存器、驅(qū)動時鐘周期配置寄存器、載波相位累加器相連，中 心頻率配置寄存器、頻率偏移控制寄存器分別與第一加法器相連，驅(qū)動時鐘周期配置寄存 器與第三乘法相位/幅度函數(shù)映射表模塊相連，第四乘法器分別與第一加法器、第三乘法 器、第二加法器相連。
4.根據(jù)權(quán)利要求1所述的基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置，其 特征在于所述擴頻碼產(chǎn)生器包括擴頻碼行數(shù)配置寄存器、擴頻碼行計數(shù)器、擴頻碼尾行列 數(shù)配置寄存器、擴頻碼列計數(shù)器、擴頻碼子序列緩沖器、比較器、選擇器、128擴頻碼序列移 位寄存器、輸出鎖存與緩沖器，所述嵌入式微處理器分別與擴頻碼行數(shù)配置寄存器、擴頻碼 行計數(shù)器、擴頻碼尾行列數(shù)配置寄存器、擴頻碼列計數(shù)器、擴頻碼子序列緩沖器、128擴頻碼 序列移位寄存器相連，擴頻碼行計數(shù)器與比較器相連，選擇器分別與擴頻碼尾行列數(shù)配置 寄存器、擴頻碼列計數(shù)器及比較器的輸出相連，128擴頻碼序列移位寄存器分別與擴頻碼列 計數(shù)器、輸出鎖存與緩沖器相連。
全文摘要
本發(fā)明公開了一種基于直接射頻采樣的北斗一號全數(shù)字基帶信號處理裝置。它包括天線、電調(diào)跟蹤濾波器、放大器、模數(shù)轉(zhuǎn)換器、信號處理模塊，天線、電調(diào)跟蹤濾波器、放大器、模數(shù)轉(zhuǎn)換器、信號處理模塊依次串接，所述信號處理模塊包括載波NCO、擴頻碼NCO、擴頻碼產(chǎn)生器、早遲碼產(chǎn)生器、累加器、監(jiān)控配置寄存器、嵌入式微處理器。本發(fā)明提供了一種全新數(shù)字化衛(wèi)星信號處理裝置。
文檔編號G01S19/37GK101866011SQ200910310149
公開日2010年10月20日 申請日期2009年11月20日 優(yōu)先權(quán)日2009年11月20日
發(fā)明者易大江, 王浩, 申若耀, 賈坤 申請人:湖南創(chuàng)越電子科技有限公司