專利名稱：磁傳感數(shù)據(jù)采集電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及磁傳感器，特別涉及一種干簧管數(shù)據(jù)采集電路。
背景技術(shù)：
磁傳感數(shù)據(jù)采集技術(shù)，是一種非接觸式數(shù)據(jù)采集技術(shù)，可以用于各種機(jī)械運(yùn)動(dòng)的檢測(cè)和 數(shù)據(jù)采集。開(kāi)關(guān)式磁傳感器的典型代表——干簧管，在很多數(shù)據(jù)采集及控制系統(tǒng)中都有運(yùn)用 。時(shí)下蓬勃發(fā)展的遠(yuǎn)程抄表系統(tǒng)中，各種燃?xì)獗?、水表?shù)據(jù)采集就采用了干簧管作為磁控開(kāi) 關(guān)，進(jìn)行表頭數(shù)據(jù)采集。
現(xiàn)有技術(shù)的干簧管數(shù)據(jù)采集電路如圖l所示。干簧管T為單刀單擲開(kāi)關(guān)，干簧管T的輸出 端A連接微處理器M的I/0口，干簧管T的開(kāi)關(guān)觸點(diǎn)B接地。當(dāng)干簧管T接通時(shí)，輸出端A為低電 平，斷開(kāi)時(shí)輸出端A為高電平，這樣完成數(shù)據(jù)采集過(guò)程。雖然目前的集成電路技術(shù)，已經(jīng)發(fā) 展到使微處理器的高阻抗I/0口消耗功率(1/0口灌入電流或拉出電流)，可以忽略不計(jì)的程 度，但是由圖l可以看出，當(dāng)輸出端A為低電平(干簧管T接通)時(shí)，流經(jīng)電阻R到地的電流( I=Vcc/R)將帶來(lái)功率損耗。由于表頭數(shù)據(jù)采集這類電路中，干簧管動(dòng)作頻繁，上述功率損
耗將是可觀的。特別是對(duì)于采用紐扣電池供電的干簧管數(shù)據(jù)采集電路，降低功率損耗就顯得 更加重要。

實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問(wèn)題，就是針對(duì)現(xiàn)有技術(shù)的干簧管數(shù)據(jù)采集電路功耗高的缺 點(diǎn)，提供一種磁傳感數(shù)據(jù)采集電路，降低數(shù)據(jù)采集的功耗。
本實(shí)用新型解決所述技術(shù)問(wèn)題，采用的技術(shù)方案是，磁傳感數(shù)據(jù)采集電路，包括與微處 理器和干簧管，其特征在于，所述干簧管為單刀雙擲開(kāi)關(guān)，所述單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi)關(guān)觸 點(diǎn)分別連接高電平和低電平，所述單刀雙擲開(kāi)關(guān)的輸出端與所述微處理器連接。
本實(shí)用新型的有益效果是，除了微處理器產(chǎn)生的功耗外，整個(gè)電路基本上不會(huì)產(chǎn)生額外 功耗，采集電路的功耗被大大降低。本實(shí)用新型還具有電路結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)。


圖l是現(xiàn)有技術(shù)電路示意圖； 圖2是實(shí)施例1的電路示意圖3是實(shí)施例2的電路示意圖；圖4是實(shí)施例3的電路示意圖。
具體實(shí)施方式

以下結(jié)合附圖及實(shí)施例詳細(xì)描述本實(shí)用新型的技術(shù)方案。
本實(shí)用新型的技術(shù)方案是，磁傳感數(shù)據(jù)采集電路，包括與微處理器和干簧管，其特征在 于，所述干簧管為單刀雙擲開(kāi)關(guān)，所述單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi)關(guān)觸點(diǎn)分別連接高電平和低電 平，所述單刀雙擲開(kāi)關(guān)的輸出端與所述微處理器連接；
具體的，所述單刀雙擲開(kāi)關(guān)的輸出瑞與所述微處理器的高阻抗I/0口連接； 進(jìn)一步的，所述單刀雙擲開(kāi)關(guān)的輸出端通過(guò)電阻與所述所示微處理器連接； 進(jìn)一步的，所述單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi)關(guān)觸點(diǎn)分別通過(guò)電阻連接高電平和低電平。 更具體的，所述高電平為電源端，所述低電平為接地端。 實(shí)施例l
參見(jiàn)圖2。本例的磁傳感數(shù)據(jù)采集電路由與微處理器M和干簧管T構(gòu)成。微處理器M采用德 州儀器(TI)的超低功耗系列微處理器，本例選用的是型號(hào)為MSP430F123的16位RISC微處理 器，具有技術(shù)成熟，功耗低的特點(diǎn)。圖中干簧管T為單刀雙擲開(kāi)關(guān)，單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi) 關(guān)觸點(diǎn)B和C分別與地G (低電平)和電源Vcc (高電平)連接，單刀雙擲開(kāi)關(guān)的輸出端A與 MSP430F123的一個(gè)高阻抗I/0口連接。忽略微處理器M的功耗，數(shù)據(jù)采集的時(shí)候，在磁場(chǎng)的作 用下，無(wú)論干簧管T輸出端A接高電平(電源Vcc)或低電平(地G)，采集電路都不會(huì)產(chǎn)生功 率消耗。
實(shí)施例2
如圖3所示，本例中，干簧管T的輸出瑞A通過(guò)電阻R與微處理器M的一個(gè)高阻抗I/0口連接 ，電阻R稱為限流電阻，其作用是對(duì)微處理器M提供保護(hù)。本例其他結(jié)構(gòu)請(qǐng)參考實(shí)施例l的描 述。
實(shí)施例3
本例的磁傳感數(shù)據(jù)采集電路中，干簧管T的開(kāi)關(guān)觸點(diǎn)B通過(guò)電阻R2與地G連接，干簧管T的 開(kāi)關(guān)觸點(diǎn)C通過(guò)電阻Rl與電源Vcc連接。電阻R1和電阻R2同樣具有限流作用，可以對(duì)微處理器 M提供保護(hù)。本例其他結(jié)構(gòu)請(qǐng)參見(jiàn)實(shí)施例l的描述。
上述實(shí)施例的電路，在實(shí)際應(yīng)用中一般都在微處理器M是所述1/0口連接一個(gè)PF級(jí)的電容 (各圖均未示出)，以增加電路的抗干擾能力，提高數(shù)據(jù)采集的可靠性。特別是當(dāng)為了降低 功耗選用具有高阻抗I/0口的微處理器時(shí)，抗干擾電容的接入更有必要。
權(quán)利要求權(quán)利要求1磁傳感數(shù)據(jù)采集電路，包括與微處理器和干簧管，其特征在于，所述干簧管為單刀雙擲開(kāi)關(guān)，所述單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi)關(guān)觸點(diǎn)分別連接高電平和低電平，所述單刀雙擲開(kāi)關(guān)的輸出端與所述微處理器連接。
2 根據(jù)權(quán)利要求l所述的磁傳感數(shù)據(jù)采集電路，其特征在于，所述單刀雙擲開(kāi)關(guān)的輸出端與所述微處理器的高阻抗i/o口連接。
3 根據(jù)權(quán)利要求l所述的磁傳感數(shù)據(jù)采集電路，其特征在于，所述單 刀雙擲開(kāi)關(guān)的輸出端通過(guò)電阻與所述所示微處理器連接。
4 根據(jù)權(quán)利要求l所述的磁傳感數(shù)據(jù)采集電路，其特征在于，所述單 刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi)關(guān)觸點(diǎn)分別通過(guò)電阻連接高電平和低電平。
5 根據(jù)上述任意一項(xiàng)權(quán)利要求所述的磁傳感數(shù)據(jù)采集電路，其特征 在于，所述高電平為電源端，所述低電平為接地端。
專利摘要本實(shí)用新型涉及磁傳感器，特別涉及一種干簧管數(shù)據(jù)采集電路。本實(shí)用新型針對(duì)現(xiàn)有技術(shù)的干簧管數(shù)據(jù)采集電路功耗高的缺點(diǎn)，公開(kāi)了一種磁傳感數(shù)據(jù)采集電路，以降低數(shù)據(jù)采集的功耗。本實(shí)用新型解決所述技術(shù)問(wèn)題，采用的技術(shù)方案是，磁傳感數(shù)據(jù)采集電路，包括與微處理器和干簧管，其特征在于，所述干簧管為單刀雙擲開(kāi)關(guān)，所述單刀雙擲開(kāi)關(guān)的兩個(gè)開(kāi)關(guān)觸點(diǎn)分別連接高電平和低電平，所述單刀雙擲開(kāi)關(guān)的輸出端與所述微處理器連接。本實(shí)用新型用于各種磁傳感數(shù)據(jù)采集電路中，可以大大降低采集電路的功耗。
文檔編號(hào)G01D5/25GK201289381SQ20082030260
公開(kāi)日2009年8月12日 申請(qǐng)日期2008年10月31日 優(yōu)先權(quán)日2008年10月31日
發(fā)明者張長(zhǎng)明 申請(qǐng)人:四川恒芯科技有限公司