專利名稱：線路浮接的檢查方法
技術領域：
本發(fā)明是有關于一種設計檢查方法，特別是指一種線路浮接的檢查方法。
背景技術：
在集成電路的設計過程中，網(wǎng)絡聯(lián)機表(netlist)為一種以文字描述應用 電路的電路結構的文件。為了確認網(wǎng)絡聯(lián)機表所描述的應用電路可以正常運 作，線路浮接的檢查是必須要的。
一般來說，線路浮接的檢查方法是通過電子設計自動化(Electronic Design Automation, EDA)工具內(nèi)建的程序來檢查應用電路的網(wǎng)絡聯(lián)機表，以 判斷該應用電路中的每一金屬氧化物半導體(Metal-Oxide Semiconductor, MOS)的柵極是否有連接到任何元件，若沒有連接到任何元件，則直接表示該 金屬氧化物半導體的柵極浮接。此方法可以在布局(layout)前就進行檢查， 但卻有會判斷錯誤的缺點。例如當金屬氧化物半導體的柵極只連接到電容 的一端時，該金屬氧化物半導體的柵極實際上是浮接的狀態(tài)，但卻會被此方 法判斷為沒有浮接。又例如當金屬氧化物半導體的柵極只連接到電阻的一 端時，該金屬氧化物半導體的柵極是否浮接取決于該電阻的另一端是否浮接， 但已知的作法卻會判斷為沒有浮接。

發(fā)明內(nèi)容
因此，本發(fā)明的目的即在提供一種線路浮接的檢查方法，可在早期設計 階段進行檢查、檢查速度快且不會檢查錯誤。
本發(fā)明是揭露一種線路浮接的檢查方法，其一實施方式包含以下步驟 提供網(wǎng)絡聯(lián)機表，該網(wǎng)絡聯(lián)機表用來描述應用電路的電路結構，其中，該應 用電路包含多個晶體管；將該應用電路的電源端口及信號輸入端口中的每一 個耦接至一電壓源；通過每一電壓源產(chǎn)生測試電壓至該應用電路中，使得該 等測試電壓傳播至該些晶體管，其中，該等測試電壓大于參考電壓；以及檢 查該些晶體管中，晶體管的連接點的電壓是否大于該參考電壓，以決定該連接點是否浮接。
此外，本發(fā)明線路浮接的檢查方法的另一實施方式包含以下步驟提供 網(wǎng)絡聯(lián)機表，該網(wǎng)絡聯(lián)機表用來描述應用電路的電路結構，其中，該應用電
路包含多個晶體管；將該應用電路的電源端口及信號輸入端口中的每一個耦 接至一電壓源；通過每一電壓源產(chǎn)生測試電壓至該電路中，使得該等測試電 壓傳播至該些晶體管；以及檢查該些晶體管中，晶體管的連接點的電壓是否 實質上等于該等測試電壓中的一個，以決定該連接點是否浮接。


圖l為一流程圖，說明本發(fā)明線路浮接的檢查方法的第一實施例；及 圖2為一流程圖，說明本發(fā)明線路浮接的檢查方法的第二實施例； 圖3是一電路圖，說明上述實施例如何檢查電路中有浮接情況的存在。 [主要元件標號說明]
11~15 步驟 314、 315…晶體管
21~25 步驟 316 電阻
31 應用電路 317 電容
311、 312…電源端口 318、 319…晶體管
313信號輸入端口 32~34 供應電壓源
具體實施例方式
有關本發(fā)明的前述及其它技術內(nèi)容、特點與功效，在以下配合參考圖式 與兩個實施例的詳細說明中，將可清楚地呈現(xiàn)。
請參閱圖1,其繪示本發(fā)明線路浮接的檢查方法的第一實施例，第一實 施例包含以下步驟
步驟ll:提供網(wǎng)絡聯(lián)機表，該網(wǎng)絡聯(lián)機表用來描述應用電路的電路結構， 其中，該應用電路包含了多個晶體管。
步驟12:將該應用電路的電源端口及信號輸入端口中的每一個耦接至一 電壓源。
步驟13:通過每一電壓源產(chǎn)生測試電壓至該應用電路中，使得該等測試 電壓傳播至該些晶體管，其中，該等測試電壓大于參考電壓。
步驟14:檢查該些晶體管中，晶體管的連接點的電壓是否大于該參考電壓，以決定該連接點是否浮接。
步驟15:當該連接點為浮接時，修改該網(wǎng)絡聯(lián)機表，以產(chǎn)生新的網(wǎng)絡聯(lián) 機表。
由上述的步驟可以清楚地了解，本發(fā)明的第一實施例先提供了網(wǎng)絡聯(lián)機 表，而該網(wǎng)絡聯(lián)機表描述了應用電路的電路結構，例如網(wǎng)絡通訊控制器、 顯示控制器、模擬至數(shù)字轉換器、數(shù)字至模擬轉換器、鎖相回路…等應用電 路。不論是模擬或是數(shù)字電路，本實施例皆可檢查其線路是否有浮接狀況發(fā) 生。
接著，將該應用電路的電源端口及信號輸入端口中的每一個耦接至一電 壓源，再由每一電壓源產(chǎn)生測試電壓至該應用電路中。需注意者，該等測試 電壓可以是相同的(例如所有的電源端口與信號輸入端口都接5V進行測 試)，或者該等測試電壓可以是部分相同的(例如部分電源端口接5V,另一 部分電源端口接3. 3V，部分信號輸入端口接5V，另一部分信號輸入端口接 3. 3V)。此外，該等測試電壓大于參考電壓，該參考電壓可由電路設計者自行 決定，例如0V、 3. 3V或5V。當然，本實施例的測試電壓與參考電壓并不以 5V、 3. 3V與0V為限，亦可為其它的電壓值。
當該等測試電壓傳播至該些晶體管后，則檢查該些晶體管中，晶體管的 連接點的電壓是否大于該參考電壓，以決定該連接點是否浮接。而上述的連 接點例如為晶體管的柵極、漏極或源極。最后，若檢查某連接點的電壓大于 該參考電壓時，則此連接點視為沒有浮接。相反地，若檢查某連接點的電壓 小于或等于該參考電壓時，則此連接點視為有浮接的情況發(fā)生，此時，需修 改該網(wǎng)絡聯(lián)機表，并產(chǎn)生新的網(wǎng)絡聯(lián)機表再重新進行檢查，且重復修改及檢 查過程，直至沒有浮接的情況發(fā)生。
接著，請參閱圖2，其繪示本發(fā)明線路浮接檢查方法的第二實施例，第 二實施例包含以下步驟
步驟21:提供網(wǎng)絡聯(lián)機表，該網(wǎng)絡聯(lián)機表用來描述應用電路的電路結構， 其中，該應用電路包含了多個晶體管。
步驟22:將該應用電路的電源端口及信號輸入端口中的每一個耦接至一 電壓源。
步驟23:通過每一電壓源產(chǎn)生測試電壓至該應用電路中，使得該等測試 電壓傳播至該些晶體管。步驟24:檢查該些晶體管中，晶體管的連接點的電壓是否實質上等于該 等測試電壓中的一個，以決定該連接點是否浮接。
步驟25:當該連接點為浮接時，修改該網(wǎng)絡聯(lián)機表，以產(chǎn)生新的網(wǎng)絡聯(lián) 機表。
由上述的步驟可知，第二實施例與第 一 實施例不同之處在于第二實施例 是以該等測試電壓作為判斷是否有浮接狀況發(fā)生的標準。換句話說，當該等 測試電壓傳播至該些被測試的晶體管時，本實施例是判斷該些晶體管各個連 接點的電壓(例如晶體管的柵極、漏極或源極的電壓)是否實質上等于該等測 試電壓中的一個，以作為判斷是否有浮接狀況的發(fā)生。若被檢查的連接點的 電壓實質上不等于該等測試電壓中的一個時，則判斷為浮接的情況發(fā)生。反 之，若被檢查的連接點的電壓實質上等于該等測試電壓中的一個時，則判斷 為沒有浮接的情況發(fā)生。其余與第一實施例相同的步驟，可直接參考第一實 施例的說明，為求簡潔，在此不另重復贅述。
請參閱圖3,該圖為上述實施例檢查網(wǎng)絡聯(lián)機表所描述的應用電路31是 否有浮接情況的說明。假設應用電路31包含了四晶體管314、 315、 318、 319、 二電源端口 311、 312、信號輸入端口 313、電阻316與電容317,且耦接關 系如圖3中所示。
為了檢查應用電路31是否有浮接點的存在，電源端口 311、 312及信號 輸入端口 313分別連接到所提供的測試電壓為5V的電壓源32~34。接著， 電壓源32 34所提供的測試電壓(5V)經(jīng)由晶體管314、 315和電阻316在應 用電路31中傳播，但無法經(jīng)由電容217在應用電路21中傳播，使得晶體管 318的柵極的電壓是5V,而晶體管319的柵極的電壓是0V。最后，檢查各個 連接點的電壓是否實質上等于測試電壓(5V)或者大于電路設計者所預設的參 考電壓(例如3. 3V)。以圖3的范例而言，由于晶體管318的柵極的電壓為5V, 既實質上等于測試電壓(5V),也大于預設的參考電壓(3. 3V)，而晶體管319 的柵極的電壓為0V，既不等于測試電壓(5V)，也不大于預設的參考電壓 (3. 3V),可檢查出晶體管318的柵極沒有浮接的情況發(fā)生，而晶體管319的 柵極有浮接的情況發(fā)生。
值得注意的是，在本實施例中，電壓源32 34所提供的測試電壓不一定 要全部相同，例如電壓源32、 33所提供的測試電壓為5V，電壓源34所提 供的測試電壓為6V亦可實施。此外，圖3中的應用電路31僅為一范例，實際的應用上可相當?shù)膹V泛，例如模擬電路或是數(shù)字電路皆可，并不僅局限于
圖3中應用電路31的電路結構。
綜上所述，本發(fā)明是利用網(wǎng)絡聯(lián)機表進行檢查，因此在早期設計階段即 可進行檢查，且是通過傳播電壓來進行檢查，因此檢查速度快且不會檢查錯 誤，故確實能達成本發(fā)明的目的。
惟以上所述者，僅為本發(fā)明的實施例而已，當不能以此限定本發(fā)明實施 的范圍，即大凡依本發(fā)明權利要求范圍及發(fā)明說明內(nèi)容所作的簡單的等效變 化與修飾，皆仍屬本發(fā)明權利要求涵蓋的范圍內(nèi)。
權利要求
1.一種線路浮接的檢查方法，包含提供網(wǎng)絡聯(lián)機表，該網(wǎng)絡聯(lián)機表用來描述應用電路的電路結構；其中，該應用電路包含多個晶體管；將該應用電路的電源端口及信號輸入端口中的每一個耦接至一電壓源；通過每一電壓源產(chǎn)生測試電壓至該應用電路中，使得該等測試電壓傳播至該些晶體管；其中，該等測試電壓大于參考電壓；以及檢查該些晶體管中，晶體管的連接點的電壓是否大于該參考電壓，以決定該連接點是否浮接。
2. 根據(jù)權利要求1所述的線路浮接的檢查方法，還包含步驟是當該連接 點為浮接時，修改該網(wǎng)絡聯(lián)機表，以產(chǎn)生新的網(wǎng)絡聯(lián)機表。
3. 根據(jù)權利要求1所述的線路浮接的檢查方法，其中該連接點為晶體管 的柵極。
4. 根據(jù)權利要求1所述的線路浮接的檢查方法，其中該等測試電壓部分 相同。
5. 根據(jù)權利要求1所述的線路浮接的檢查方法，其中該等測試電壓相同。
6. 根據(jù)權利要求1所述的線路浮接的檢查方法，其中該應用電路為數(shù)字 電路。
7. 根據(jù)權利要求1所述的線路浮接的檢查方法，其中該應用電路為模擬 電路。
8. —種線路浮接的檢查方法，包含提供網(wǎng)絡聯(lián)機表，該網(wǎng)絡聯(lián)機表用來描述應用電路的電路結構；其中，該應用電路包含多個晶體管；將該應用電路的電源端口及信號輸入端口中的每一個耦接至一電壓源； 通過每一電壓源產(chǎn)生測試電壓至該電路中，使得該等測試電壓傳播至該些晶體管；以及檢查該些晶體管中，晶體管的連接點電壓是否實質上等于該等測試電壓 中的一個，以決定該連接點是否浮接。
9. 根據(jù)權利要求8所述的線路浮接的檢查方法，還包含步驟是當該連接 點為浮接時，修改該網(wǎng)絡聯(lián)機表，以產(chǎn)生新的網(wǎng)絡聯(lián)機表。
10. 根據(jù)權利要求8所述的線路浮接的檢查方法，其中該連接點為晶體管的柵極。
11. 根據(jù)權利要求8所述的線路浮接的檢查方法，其中該等測試電壓部 分相同。
12. 根據(jù)權利要求8所述的線路浮接的檢查方法，其中該等測試電壓相同。
13. 根據(jù)權利要求8所述的線路浮接的檢查方法，其中該應用電路為數(shù) 字電路。
14. 根據(jù)權利要求8所述的線路浮接的檢查方法，其中該應用電路為模 擬電3各。
全文摘要
本發(fā)明提供一種線路浮接的檢查方法，可在早期設計階段進行檢查、檢查速度快且不會檢查錯誤。該線路浮接的檢查方法包含以下步驟提供網(wǎng)絡聯(lián)機表，該網(wǎng)絡聯(lián)機表用來描述應用電路的電路結構，其中，該應用電路包含了多個晶體管；將該應用電路的電源端口及信號輸入端口中的每一個耦接至一電壓源；通過每一電壓源產(chǎn)生測試電壓至該應用電路中，使得該等測試電壓傳播至該些晶體管，其中，該等測試電壓大于參考電壓；及檢查該些晶體管中，晶體管的連接點的電壓是否大于該參考電壓，以決定該連接點是否浮接。
文檔編號G01R31/02GK101629987SQ200810137730
公開日2010年1月20日 申請日期2008年7月18日 優(yōu)先權日2008年7月18日
發(fā)明者羅幼嵐 申請人:瑞昱半導體股份有限公司