專利名稱：一種聲納圖像處理板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號處理裝置，具體地說是一種聲納圖像處理板。
(二)
背景技術(shù)：
數(shù)字圖像處理技術(shù)自上世紀50年代興起以來越來越受到人們的重視，尤其 是上世紀80年代后，隨著計算機技術(shù)的飛速發(fā)展，該技術(shù)不僅應(yīng)用于民用領(lǐng)域 如機器人視覺、資源探測、氣象預(yù)報、醫(yī)學(xué)影像分析等，并且在軍用領(lǐng)域如水下 目標探測、導(dǎo)彈的精確制導(dǎo)、戰(zhàn)場態(tài)勢分析等也得到了非常廣泛的應(yīng)用。關(guān)于這 方面的公開報道也較多，例如中國專利申請?zhí)枮?00710144563.8的專利文件中 公開的"超寬覆蓋多波束測深側(cè)掃聲納裝置"、美國專利申請?zhí)枮?142502的專利 文件中公開的"Microcomputer墨based side scanning sonar system"、 CNKI數(shù)據(jù)庫中 公開的高鵬和桑恩方的文章《數(shù)字圖像聲納的數(shù)據(jù)采集與處理系統(tǒng)》等。
但是現(xiàn)有的圖像聲納系統(tǒng)大多應(yīng)用于自航式潛器等小平臺之上，主要的圖像 數(shù)據(jù)處理工作都必須在水下完成，由于空間和功耗等的限制，水下處理的數(shù)據(jù)吞 吐量和處理效率都無法達到很高。就是說，在小平臺水下系統(tǒng)進行的圖像處理所 能處理的圖像數(shù)據(jù)量有限。
(三)

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種使用方便、傳輸速度高，處理速度快的聲納圖像 處理板。
本發(fā)明的目的是這樣實現(xiàn)的
整套接收處理系統(tǒng)放置在岸上或者船上。包括計算機主機部分[l]和PCI總 線擴展圖像處理卡5，主機中設(shè)計有設(shè)備接口驅(qū)動程序3、提供人機交互平臺的 用戶圖形顯控界面程序2、對上傳的處理結(jié)果進行存儲的數(shù)據(jù)存儲程序4; PCI 總線擴展圖像處理卡5的構(gòu)成包括FPGA主處理芯片8，與FPGA主處理芯片8 電信號連接的第一大容量緩沖器件7、第二大容量緩沖器件9、聲納數(shù)字圖像原 始數(shù)據(jù)傳輸接口IO、 PCI總線接口芯片6; PCI總線擴展圖像處理卡5安裝在計 算機主機板的PCI總線擴展插槽上，其中聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口 10
同水下的圖像聲納進行通訊，聲納圖像數(shù)據(jù)也通過這兩條線實時上傳，PCI總線 接口芯片6提供PCI設(shè)備局部總線與計算機的接口 、 FPGA主處理芯片8完成圖 像處理運算，第一大容量緩沖器件7、第二大容量緩沖器件9在FPGA主處理芯 片8的控制下將讀入的聲納圖像數(shù)據(jù)進行兵乓緩沖存儲，經(jīng)FPGA主處理芯片8 處理完成的圖像數(shù)據(jù)通過PCI總線接口芯片6進行突發(fā)傳輸。 本發(fā)明還可以包括-
1、 所述的聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口10同水下的圖像聲納進行通訊是 通過同軸電纜ll、光纖12或USB電纜13連接。
2、 所述的聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口10包括hotlink接口主控芯片14 提供同軸電纜11以及光纖12的傳輸控制，USB接口芯片15對USB電纜通訊進行 控制和傳輸，數(shù)據(jù)經(jīng)hotlink接口主控芯片14、 USB接口芯片15轉(zhuǎn)換后采用高速串 行通訊傳輸；其中hotlink接口芯片14同F(xiàn)PGA主處理芯片8、 USB接口芯片15同 FPGA主處理芯片由電信號連接。
各部分的作用說明如下
主機部分l以用戶圖形顯控界面程序2作為人機接口 ，用戶通過鼠標和鍵盤進 行工作參數(shù)設(shè)置，通過PCI總線同PCI總線擴展圖像處理卡5進行通信，包括啟動 設(shè)備、工作狀態(tài)寄存器監(jiān)測、數(shù)據(jù)接收、數(shù)據(jù)存儲、設(shè)備復(fù)位、關(guān)閉設(shè)備等等， 接收上來的圖像數(shù)據(jù)利用用戶顯控界面程序2進行實時顯示，并存入主機的磁盤 中。
PCI總線擴展圖像處理卡5利用板載的數(shù)字圖像原始數(shù)據(jù)傳輸接口10驅(qū)動 USB電纜13、光纖12和/或同軸電纜11從水下聲納設(shè)備或者A/D設(shè)備接收聲納圖像 的數(shù)字信號，將串行數(shù)據(jù)解碼成為并行總線數(shù)據(jù)，送至FPGA主處理芯片調(diào)度， 之后利用兩片SDRAM即大容量緩沖器件7、 9進行兵乓緩沖傳輸，隨后送回經(jīng)由 FPGA主處理芯片8處理之后將數(shù)據(jù)通過PCI總線接口芯片6上傳至主機部分1。
USB電纜13，光纖12，同軸電纜11負責(zé)PCI總線擴展圖像處理卡5同聲納圖像 數(shù)據(jù)A/D變換器之間傳輸數(shù)據(jù)。主機部分1通過PCI總線為PCI總線擴展圖像處理 卡5提供控制命令以及數(shù)據(jù)傳輸。
PCI總線接口芯片6內(nèi)置的雙端口共享RAM作為總線數(shù)據(jù)同本地數(shù)據(jù)交換的 緩沖，將FPGA主處理芯片8發(fā)送的數(shù)據(jù)以突發(fā)方式發(fā)送至主機部分1，并且其內(nèi)
置的I20消息單元和操作寄存器可以從主機部分1和FPGA主處理芯片雙向訪問， 可以傳遞設(shè)備中斷等信息，避免了數(shù)據(jù)傳遞和控制信號的擁堵。 本發(fā)明的工作原理是
此聲納圖像處理板需要同圖像聲納接收系統(tǒng)協(xié)同工作。該聲納圖像處理板分 為主機部分1和PCI總線擴展圖像處理卡5。這部分安裝在岸上或者船體上，負 責(zé)對信息進行實時存儲以及聲納圖像數(shù)據(jù)的合成和實時顯示。PCI總線擴展圖像 處理卡5與輸入端口同軸電纜11或光纖12連通，系統(tǒng)啟動之后，F(xiàn)PGA主處理芯片 將8—直監(jiān)聽水下信號， 一旦監(jiān)測到信號輸入，即通知用戶圖形顯控界面程序2， 由用戶決定是否開始接收，也可以由軟件設(shè)定為一旦監(jiān)測到信號輸入即開始接 收。FPGA主處理芯片8將首先將接收數(shù)據(jù)存入一個SDRAM，如大容量緩沖器件7 中，待達到一定容量之后，轉(zhuǎn)而將數(shù)據(jù)存入另一個SDRAM，如大容量緩沖器件9 中，同時開始處理大容量緩沖器件7內(nèi)的數(shù)據(jù)，每處理完成一定量的數(shù)據(jù)，就向 PCI總線接口芯片6以突發(fā)方式發(fā)送，待完成，則開始處理另一片SDRAM的數(shù)據(jù)， 外部輸入圖像信號將轉(zhuǎn)存入剛剛清空的SDRAM。
FPGA主處理芯片[8]的外部輸入時鐘可調(diào)，根據(jù)鎖相環(huán)的設(shè)置不同，最高可 以達至U400MHz，通過內(nèi)部功能模塊的設(shè)計和流水線結(jié)構(gòu)的優(yōu)化，可以保證FPGA 內(nèi)部保持較高的運算速度
PCI總線接口芯片6的在本地的同步時鐘也是由FPGA主處理芯片8提供，并且 數(shù)據(jù)傳輸?shù)母鞣N操作也是由FPGA控制實現(xiàn)的。PCI總線接口芯片6的本地同步時 鐘最高頻率限定為50M，并且由于該芯片即CY7C09449PCI接口芯片的設(shè)計位寬 為32bit，因此本地的最高訪問速度最高可以達到200MB/s，并且，PCI總線端的 同步時鐘為主機板上的33MHz時鐘，對于32bit計算機系統(tǒng)，PCI總線上的數(shù)據(jù)率 就被限制在了133MB/s，因此該設(shè)計在總線端的理論最高速可以達到133MB/s。
主機部分1的用戶圖形顯控界面程序2視任務(wù)不同而采用不同設(shè)置。如果僅需 要監(jiān)視，則不啟動數(shù)據(jù)存儲程序4，而僅對圖像數(shù)據(jù)進行實時顯示；如果只存儲， 就不啟動圖像的顯示程序。默認是顯示和存儲功能都開啟。
本發(fā)明針對的是采用有纜連接的聲納系統(tǒng)，對于這類系統(tǒng)，圖像數(shù)據(jù)的處理 常常是利用水上計算機的通用處理器進行處理，這種方式因為占用了大量處理器 資源而顯得效率低下；即便是進行硬件預(yù)處理，也常常使用大功耗的DSP，或者
為DSP處理芯片附加復(fù)雜的電路系統(tǒng)進行運算，實現(xiàn)起來較為復(fù)雜，并且由f DSP本身字長和內(nèi)部結(jié)構(gòu)的限制，在運算能力上同具有大量乘累加、寄存器模塊 的FPGA相比，在例如巻積，F(xiàn)FT等運算上處于劣勢。
本發(fā)明專利是一種適用于圖像聲納的圖像信號處理卡，直接通過同軸電纜或 光線接口接收已經(jīng)過A/D變換的數(shù)字圖像信號，電路結(jié)構(gòu)簡單，數(shù)據(jù)傳輸采用 兩片SDRAM進行乒乓緩沖，板級的信號處理和大部分傳輸控制功能都在FPGA 主處理芯片內(nèi)部完成。最后將數(shù)據(jù)通過PCI總線上傳，在計算機上實時顯示或存 儲。
此圖像信號處理卡實現(xiàn)了數(shù)據(jù)的實時接收處理，并可以實時對水下目標圖像 數(shù)據(jù)進行處理顯示，并將圖像數(shù)據(jù)實時存儲。適用于水下無人和載人潛器(ROV 和AUV等)的水下目標聲探測、識別等任務(wù)，并且在海洋資源開發(fā)等領(lǐng)域也同樣 可以廣泛應(yīng)用。
本發(fā)明的優(yōu)點在于
1、 基于FPGA的實時圖像處理可以最大限度的發(fā)揮FPGA主處理芯片[8]的結(jié) 構(gòu)和功能特性，F(xiàn)PGA在運算時可以以大的門陣列規(guī)模來換取運算速率，并且其 邏輯控制所耗費的資源很小，因此FPGA很適合此類數(shù)據(jù)吞吐量大，速率要求高 的實時處理場合。如此便為高分辨率的水下探測創(chuàng)造了十分有利的條件，可以在 水下目標探測和識別方面發(fā)揮很大作用。
2、 主要功能全部基于FPGA完成，簡化了硬件電路，實現(xiàn)方便，節(jié)約了設(shè)備 空間；在電路簡化之余，基于乒乓緩沖的技術(shù)又保證了數(shù)據(jù)的實時傳輸和處理。
3、 PCI總線接口使用內(nèi)置DPRAM的專用接口芯片CY7C09449，保證了數(shù)據(jù) 傳輸?shù)母咚俸透咝?，也為FPGA主控芯片分擔(dān)了大量的數(shù)據(jù)交互負擔(dān)，使之可以 將更多的門陣列和存儲器資源用于聲納圖像處理。
4、 擺脫了接收處理對于特定計算機的限制，只需要將驅(qū)動和應(yīng)用程序備份， 并攜帶PCI總線擴展圖像處理卡，配合任意一臺X86架構(gòu)的IBMPC即可實現(xiàn)對聲 納圖像數(shù)據(jù)的實時采集，功能實現(xiàn)靈活。


圖l是本發(fā)明的總體結(jié)構(gòu)框圖。
圖2是本發(fā)明數(shù)據(jù)在PCI總線擴展圖像處理卡中的傳輸處理時序。
圖3是本發(fā)明中的圖像信號在PCI總線擴展圖像處理卡中的傳輸過程流圖A。 圖4是本發(fā)明中的圖像信號在PCI總線擴展圖像處理卡中的傳輸過程流圖B。 圖5是本發(fā)明中的聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口電路結(jié)構(gòu)圖。 圖6是本發(fā)明PCI總線擴展圖像處理卡的電路原理圖。 具體實施方式
下面結(jié)合附圖舉例對本發(fā)明做更詳細地描述
結(jié)合圖l，本發(fā)明的構(gòu)成包括放置在岸上或船上的實現(xiàn)顯示和接收控制，
圖像存儲和接口驅(qū)動的主機部分1和安裝在主機板上的PCI總線擴展圖像處理卡 5。 二者通過PCI總線連接，PCI總線擴展圖像處理卡5的聲納數(shù)字圖像原始數(shù) 據(jù)傳輸接口 10同水下的圖像聲納輸出或A/D變換器相連，接收聲納數(shù)字圖像信 號，數(shù)據(jù)經(jīng)大容量緩沖存儲器件7、 9緩沖，再由FPGA主處理芯片8處理，最 后經(jīng)由PCI總線接口芯片將數(shù)據(jù)上傳至主機部分1 。
結(jié)合圖2、 3、 4，本發(fā)明的數(shù)據(jù)在PCI總線擴展圖像處理卡中的傳輸過程如 下當處理SDRAM-A，即大容量緩沖存儲器件[7]的內(nèi)容時，F(xiàn)PGA主處理芯片 8內(nèi)的數(shù)據(jù)轉(zhuǎn)發(fā)模塊16將同時輸入的數(shù)據(jù)存入SDRAM-B，即大容量緩沖存儲器 件9中，同時，將已經(jīng)通過數(shù)據(jù)處理模塊17處理完畢的數(shù)據(jù)以突發(fā)的方式傳輸 給PCI總線接口芯片6，保證了數(shù)據(jù)鏈路的連續(xù)和暢通。在此過程中，F(xiàn)PGA主 處理芯片8為大容量緩沖存儲器件7、 9提供同步時鐘和刷新信號，因為本發(fā)明 結(jié)構(gòu)的特殊性，并沒有采用總線復(fù)用的方式，因此在對一片SDRAM進行訪問操 作時并不影響另一片的工作。需要說明的是根據(jù)算法的不同，數(shù)據(jù)傳輸處理時 序的A段與B段之間可能不是無縫的。假如運算的速度較快，那么就會出現(xiàn)FPGA 主處理芯片在運算A段數(shù)據(jù)結(jié)束之后，要等待另一片SDRAM將B段數(shù)據(jù)傳輸 進來之后再開始運算，此時FPGA的運算模塊將會出現(xiàn)一段時間的等待。
在FPGA主處理芯片8中，必須為不同方向的數(shù)據(jù)傳輸設(shè)計相應(yīng)數(shù)目的FIFO 緩沖，按照FIFO半滿時發(fā)起傳輸?shù)姆绞?，可以保證多時鐘域下穩(wěn)定傳輸。因為 作為主控，F(xiàn)PGA主處理芯片8必須平衡各個方向的數(shù)據(jù)傳輸速率；SDRAM設(shè) 計為2Mx4BANKSxl6BITs型，同步時鐘最高為166MHz，因此SDRAM的時鐘 速度最高可達333MB/s。 FPGA外部輸入時鐘最高可達400MHz，而hotlink接口 芯片14的最高速度為400Mbps,即50MB/s。因此在FPGA主處理芯片8的運算
7速度足夠快時，這里是整個系統(tǒng)可能的傳輸瓶頸，但從整體上講，該系統(tǒng)仍然可 以達到實時傳輸和實時顯示的要求。
結(jié)合圖5，圖5是聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口 10電路結(jié)構(gòu)圖。圖中的 接口電路包括hotlink接口芯片14和USB接口芯片15，這兩個芯片為數(shù)據(jù)傳輸 提供了三條通路。其中，hotlink接口芯片14連接同軸電纜11以及光纖12，將 二者傳入的聲納數(shù)字圖像原始數(shù)據(jù)轉(zhuǎn)換位并行數(shù)據(jù)輸送給FPGA主處理芯片； USB接口芯片為PCI總線擴展圖像處理卡5提供USB設(shè)備的擴展連接，成為數(shù) 據(jù)傳輸?shù)牧硪煌緩健?br> 結(jié)合圖6，圖6是PCI總線擴展圖像處理卡5的電路原理圖。圖中按照器件 實現(xiàn)的功能劃分了層次電路，此圖中顯示的為幾個上層功能模塊。該電路的核心 為FPGA主處理芯片8，采用的是Xilinx公司的XC4VLX15芯片，PCI總線接口 芯片6采用Cypress公司的CY7C09449， hotlink接口芯片選用CY7B933。圖中 的地址線、數(shù)據(jù)線等總線形式使用粗黑線標明，其余為控制線連接，采用細黑線。
下面有三個部分未加連接線標注的分別為整板電源部分，采用TI提供的
TPS75003電源芯片；FPGA配置電路；以及FPGA主處理芯片8的供電引腳配 置。
權(quán)利要求
1、一種聲納圖像處理板，包括計算機主機部分[1]和PCI總線擴展圖像處理卡[5]，其特征是主機中設(shè)計有設(shè)備接口驅(qū)動程序[3]、提供人機交互平臺的用戶圖形顯控界面程序[2]、對上傳的處理結(jié)果進行存儲的數(shù)據(jù)存儲程序[4]；PCI總線擴展圖像處理卡[5]的構(gòu)成包括FPGA主處理芯片[8]，與FPGA主處理芯片[8]電信號連接的第一大容量緩沖器件[7]、第二大容量緩沖器件[9]、聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口[10]、PCI總線接口芯片[6]；PCI總線擴展圖像處理卡[5]安裝在計算機主機板的PCI總線擴展插槽上，其中聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口[10]同水下的圖像聲納進行通訊，聲納圖像數(shù)據(jù)也通過這兩條線實時上傳，PCI總線接口芯片[6]提供PCI設(shè)備局部總線與計算機的接口、FPGA主處理芯片[8]完成圖像處理運算，第一大容量緩沖器件[7]、第二大容量緩沖器件[9]在FPGA主處理芯片[8]的控制下將讀入的聲納圖像數(shù)據(jù)進行乒乓緩沖存儲，經(jīng)FPGA主處理芯片[8]處理完成的圖像數(shù)據(jù)通過PCI總線接口芯片[6]進行突發(fā)傳輸。
2、 根據(jù)權(quán)利要求l所述的聲納圖像處理板，其特征是所述的聲納數(shù)字圖 像原始數(shù)據(jù)傳輸接口[10]同水下的圖像聲納進行通訊是通過同軸電纜[11]、光纖[12]或USB電纜[13]連接。
3、 根據(jù)權(quán)利要求2所述的聲納圖像處理板，其特征是所述的聲納數(shù)字圖像原始數(shù)據(jù)傳輸接口[10]包括hotlink接口主控芯片[14]提供同軸電纜[11]以及 光纖[12]的傳輸控制，USB接口芯片[15]對USB電纜通訊進行控制和傳輸，數(shù) 據(jù)經(jīng)hotlink接口芯片[14]、 USB接口芯片[15]轉(zhuǎn)換后采用高速串行通訊傳輸； 其中hotlink接口芯片[l4]同F(xiàn)PGA主處理芯片[8]、 USB接口芯片[15]同F(xiàn)PGA主處理芯片由電信號連接。
全文摘要
本發(fā)明設(shè)計的是一種聲納圖像處理板。該處理板基于PCI總線，以PCI設(shè)備形式安裝在x86微型計算機的主板上。該設(shè)備負責(zé)接收并處理已經(jīng)經(jīng)過AD變換的聲納數(shù)字圖像信號。所述的聲納設(shè)備同水上主機的接收處理板經(jīng)由USB電纜、同軸電纜及光纖相連，通過同軸電纜或光纖實現(xiàn)數(shù)據(jù)從水下至水上的實時傳輸以及同步處理，并最終實時顯示出來。本發(fā)明利用FPGA作為核心處理器，配有SDRAM進行乒乓緩沖，系統(tǒng)電路規(guī)模小，數(shù)據(jù)吞吐量大，并可實時顯示，可實現(xiàn)高分辨率的水下探測并且可在水下目標識別等領(lǐng)域得到廣泛應(yīng)用。
文檔編號G01S15/89GK101359050SQ20081013701
公開日2009年2月4日 申請日期2008年8月27日 優(yōu)先權(quán)日2008年8月27日
發(fā)明者劉振飛, 卞紅雨, 王廣新, 祝海鳳 申請人:哈爾濱工程大學(xué)