專利名稱：干涉式全光纖電流互感器閉環(huán)檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種針對(duì)環(huán)型光纖光學(xué)干涉式電流互感器和反射型千涉式 電流互感器的閉環(huán)檢測(cè)電路。該檢測(cè)電路采用閉環(huán)反饋控制原理，測(cè)量光纖 電流互感器中光的相位變化，可以大幅度降低噪聲干擾、減弱溫度等環(huán)境條 件變化的影響、提高測(cè)量精度，能夠精確地測(cè)量出電流值。
背景技術(shù)：
電流互感器(Current transducer)作為電力系統(tǒng)中的重要設(shè)備，在電 能計(jì)量和繼電保護(hù)的過(guò)程中起到了極其重要的作用?，F(xiàn)在常見(jiàn)的傳統(tǒng)式電流 互感器是采用基于電磁感應(yīng)原理的空心線圈結(jié)構(gòu)，其工作原理本身導(dǎo)致在實(shí) 際使用中存在一些難以解決的技術(shù)難題，如高壓超高壓下絕緣性能難以保 證；大電流下磁芯易飽和，并由此導(dǎo)致嚴(yán)重的測(cè)量誤差；互感器在開路狀態(tài) 下輸出端會(huì)產(chǎn)生極高的感應(yīng)電壓，危害設(shè)備和工作人員安全；體積、重量大 等等。由于上述缺陷均為其工作原理所決定，在原有結(jié)構(gòu)下很難加以克服。
為了解決上述問(wèn)題，相關(guān)技術(shù)人員開始關(guān)注基于Faraday效應(yīng)的光學(xué)電流 互感器。自從1963年申請(qǐng)、1967年授權(quán)第一份采用Faraday磁光效應(yīng)測(cè)量 電流美國(guó)專利開始，直至1982年左右，世界范圍內(nèi)的相關(guān)技術(shù)人員相繼開發(fā) 出多種類型的光學(xué)電流傳感器。這些早期的光學(xué)電流互感器多采用塊狀玻璃 或環(huán)狀玻璃作為磁場(chǎng)傳感元件。由于該類產(chǎn)品傳感頭使用分立光學(xué)元件，傳 感光路部分較短，磁光靈敏度較小，所以不能隨意調(diào)節(jié)。另外，傳感光路加 工工時(shí)多，費(fèi)用高，相應(yīng)的分立光學(xué)元件粘結(jié)破損事故率也高。
20世紀(jì)90年代中期，出現(xiàn)采用環(huán)型光纖光學(xué)干涉方法測(cè)量電流，通過(guò) 特殊的光學(xué)結(jié)構(gòu)，將導(dǎo)線中的電流強(qiáng)度轉(zhuǎn)化為由于法拉第磁光效應(yīng)導(dǎo)致的順時(shí)針(cw)和逆時(shí)針(ccw)兩束光波之間的相位移。它不但沒(méi)有傳統(tǒng)空心線
圈式電流傳感器的固有缺點(diǎn)，也解決了火石玻璃環(huán)構(gòu)成的偏振儀式光學(xué)電流 互感器的靈敏度不能調(diào)整、分立光學(xué)元件之間光學(xué)粘結(jié)膠的性能退化的缺陷，
能做到在電站服役至少20年的壽命期間戶外光路系統(tǒng)免維護(hù)。
同時(shí)反射型干涉式光纖電流互感器也引起了人們的極大關(guān)注。因?yàn)閺睦?論上計(jì)算其磁光靈敏度比環(huán)形傳感光纖結(jié)構(gòu)大一倍，并且節(jié)省了一半信號(hào)傳 輸光纖。這類裝置幾乎是得到一致認(rèn)同。但在實(shí)踐中，也存在一些嚴(yán)重的缺 陷。主要是光纖端面反射膜的長(zhǎng)期穩(wěn)定性難以得到保證。長(zhǎng)期在周圍的某些 不利的環(huán)境中(如高溫、高濕環(huán)境)，反射膜性能退化導(dǎo)致反射率降低，致使 輸出信號(hào)強(qiáng)度降低。在超高壓與特高壓電站里，由于每年停電維修時(shí)間比較 短，減少了維修機(jī)會(huì)，難以隨時(shí)排除故障，所以這個(gè)問(wèn)題尤其嚴(yán)重。
環(huán)型光纖光學(xué)干涉式電流互感器和反射型干涉式電流互感器檢測(cè)電流輸 出的物理量是兩束相干光(在環(huán)型光纖光學(xué)干涉式電流互感器中為順時(shí)針光 和逆時(shí)針光，反射型干涉式電流互感器中為入射光和反射光)之間的相位移。 兩束光的相位移是無(wú)法直接測(cè)量的， 一般是通過(guò)干涉將相位移轉(zhuǎn)化為干涉光 強(qiáng)信號(hào)，就可以通過(guò)相應(yīng)的光電傳感器檢測(cè)出來(lái)。
由于干涉式全光纖電流互感器在國(guó)內(nèi)還處于早期研究研究階段，國(guó)內(nèi)只 有少數(shù)高校、研究所有所涉及，其中大部分都處于起歩階段，所以相對(duì)應(yīng)的 檢測(cè)電路也沒(méi)有實(shí)質(zhì)性的進(jìn)展?，F(xiàn)在所能查到的一套光纖電流互感器檢測(cè)電 路，其信號(hào)處理是采用FPGA處理器加DSP協(xié)處理器的方案，由于元器件的增 加，勢(shì)必要增加大量的焊點(diǎn)和連線，這就大大增加了電路的復(fù)雜性，必然會(huì) 降低電路的可靠性；而且該檢測(cè)電路的閉環(huán)控制單元是采用先分別生成兩路 模擬信號(hào)再加以合并的方式生成電壓控制信號(hào)，這也增加了大量的外部器件， 同時(shí)模擬信號(hào)處理時(shí)不可避免地會(huì)產(chǎn)生信號(hào)失真、變形，這將直接導(dǎo)致閉環(huán) 控制精度下降，進(jìn)而降低光纖電流互感器的精度。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種干涉式全光纖電流互感器閉環(huán)檢測(cè) 電路。該閉環(huán)檢測(cè)電路使光纖電流互感器始終工作在最靈敏點(diǎn)上，簡(jiǎn)化了電 路的復(fù)雜程度，有效提高了可靠性；避免了模擬信號(hào)相加的環(huán)節(jié)，提高光纖 電流互感器的靈敏度;并且提高了全測(cè)量范圍輸出的線性度，擴(kuò)大了有效測(cè) 量范圍；抑制了溫度變化對(duì)檢測(cè)精度的影響，提高了光纖電流互感器的穩(wěn)定 性和實(shí)用性。
為解決上述技術(shù)問(wèn)題，本發(fā)明的一種干涉式全光纖電流互感器閉環(huán)檢測(cè) 電路，包括電源電路、光源驅(qū)動(dòng)電路，所述的光源驅(qū)動(dòng)電路由恒流源、溫控 電路構(gòu)成，其要點(diǎn)是還包括信號(hào)處理電路，信號(hào)處理電路與光電探測(cè)器和相 位調(diào)制器相連接。
所述的信號(hào)處理電路包括前放單元、A/D轉(zhuǎn)換單元、FPGA處理器、反饋 控制單元、模擬輸出單元，前放單元與光電探測(cè)器連接，前放單元的輸出端與 A/D轉(zhuǎn)換單元的輸入端連接，A/D轉(zhuǎn)換單元的數(shù)據(jù)輸出端口與FPGA處理器的 相應(yīng)I/O端口相連接；FPGA處理器的相應(yīng)I/O端口分別與反饋控制單元以及 模擬輸出單元的數(shù)據(jù)端口連接；反饋控制單元的輸出端與相位調(diào)制器的信號(hào) 輸入端連接，模擬輸出單元的輸出端與合并單元的輸入端連接。
所述Ul的FPGA處理器的時(shí)鐘端與外部石英晶體振蕩器相連接；U2的 CCLK、 DIN、 IN工T、 DONE分別與FPGA處理器的對(duì)應(yīng)端口連接；A/D時(shí)鐘輸出 端、12位并行A/D數(shù)據(jù)輸入端口、模擬輸入溢出端分別與A/D轉(zhuǎn)換單元的相 應(yīng)端口相連接，兩路D/A時(shí)鐘端和兩路16路并行數(shù)據(jù)端口分別與反饋控制單 元和模擬輸出單元相連接。
所述的D/A轉(zhuǎn)換器U5的時(shí)鐘端和16位并行數(shù)據(jù)端與FPGA的相應(yīng)端口相 連接，D/A轉(zhuǎn)換器U5的輸出端1端與高速雙運(yùn)放U6以及電阻網(wǎng)絡(luò)構(gòu)成一級(jí) I-V轉(zhuǎn)換電路和一級(jí)反向放大電路，兩級(jí)電路串聯(lián)，放大后的閉環(huán)反饋信號(hào) 與相位調(diào)制器相連。本發(fā)明的閉環(huán)檢測(cè)電路，與現(xiàn)有技術(shù)相比，其有益效果是省略了一片
DSP、 一組RAM、 一組ROM和一組D/A轉(zhuǎn)換器，大大簡(jiǎn)化了電路的復(fù)雜程度， 減少了大量的焊點(diǎn)和連線，有效提高了可靠性；可以大幅度減小輸出閉環(huán)控 制電壓信號(hào)的失真和變形，提高檢測(cè)精度。提高光纖電流互感器的靈敏度； 并且提高了全測(cè)量范圍輸出的線性度，擴(kuò)大了有效測(cè)量范圍；抑制了溫度變 化對(duì)檢測(cè)精度的影響，提高了光纖電流互感器的穩(wěn)定性和實(shí)用性。


以下將結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
圖1是本發(fā)明干涉式全光纖電流互感器閉環(huán)檢測(cè)電路結(jié)構(gòu)框圖。
圖2A是前放單元。
圖2B是A/D轉(zhuǎn)換單元原理圖。
圖2C是FPGA處理器芯片圖。
圖2D是反饋控制單元原理圖。
圖2E是模擬輸出單元原理圖。
圖2F是恒流源原理圖。
圖2G是溫控電路原理圖。
圖3是本發(fā)明FPGA內(nèi)部電路示意圖。
圖4是本發(fā)明方波調(diào)制波形圖。
圖5是本發(fā)明反饋控制波形圖。
具體實(shí)施例方式
實(shí)施例
光纖干涉式電流互感器的的基本工作原理是光的Faraday效應(yīng)。電流在 導(dǎo)體周圍產(chǎn)生磁場(chǎng)，通過(guò)特殊設(shè)計(jì)的光學(xué)結(jié)構(gòu)，使傳感光纖中行進(jìn)的圓偏振 光受電流磁場(chǎng)作用后，相位發(fā)生變化；而相位移的大小與導(dǎo)體中電流的大小成正比例。通過(guò)測(cè)量相干的兩束光之間的相位移的大小，就能測(cè)量出導(dǎo)體中 的電流值。
(一)干涉式全光纖電流互感器閉環(huán)檢測(cè)電路電氣連接 參見(jiàn)圖1所示，干涉式全光纖電流互感器閉環(huán)檢測(cè)電路電氣連接如下
光源2的相應(yīng)端口分別與恒流源51的輸出端以及溫控電路52的熱敏電阻輸 入端、致冷控制器輸出端連接；光電探測(cè)器1的輸出端與前放單元61的信號(hào) 輸入端連接；前放單元61的輸出端與A/D轉(zhuǎn)換單元62的輸入端連接，A/D 轉(zhuǎn)換單元62的數(shù)據(jù)輸出端口與FPGA處理器63的相應(yīng)I/O端口相連接；FPGA 處理器63的相應(yīng)I/O端口分別與反饋控制單元64以及模擬輸出單元65的數(shù) 據(jù)端口連接；反饋控制單元64的輸出端與相位調(diào)制器3的信號(hào)輸入端連接， 模擬輸出單元65的輸出端與合并單元的輸入端連接。
前放單元、A/D轉(zhuǎn)換單元、FPGA處理器、反饋控制單元、模擬輸出單元 組成，前放單元接收由前述光纖電流互感器光路光電探測(cè)器輸出的光強(qiáng)電壓 信號(hào)，并將其進(jìn)行隔直、濾波、放大，經(jīng)A/D轉(zhuǎn)換后輸出給FPGA， FPGA對(duì)采 集到的數(shù)據(jù)進(jìn)行解調(diào)、數(shù)字濾波、積分轉(zhuǎn)換，然后由FPGA解算出反饋控制量 輸出至反饋控制單元，并轉(zhuǎn)化為電壓信號(hào)反饋控制集成光學(xué)相位調(diào)制器，同 時(shí)將測(cè)得電流值輸出至模擬輸出單元，將其轉(zhuǎn)化為模擬電壓信號(hào)輸出；其光 源驅(qū)動(dòng)電路分為恒流源和溫控電路，恒流源電路由運(yùn)放和三極管構(gòu)成一個(gè)電 流源，可以產(chǎn)生穩(wěn)定的光源驅(qū)動(dòng)電流，溫控電路通過(guò)光源內(nèi)部安裝的熱敏電 阻的阻值變化來(lái)獲取光源內(nèi)部準(zhǔn)確溫度，并通過(guò)積分電路和三極管產(chǎn)生相應(yīng) 的電流驅(qū)動(dòng)光源內(nèi)部的半導(dǎo)體致冷器，使光源管芯工作在恒定溫度下，恒流 源和溫控電路兩者共同工作確保光源輸出中心波長(zhǎng)不變，光功率穩(wěn)定。
(二)閉環(huán)檢測(cè)電路結(jié)構(gòu)
參見(jiàn)圖2A所示，前放單元61，各端子的連接方式如下光電探測(cè)器1 輸出的光強(qiáng)電壓信號(hào)端經(jīng)電容隔直后與前放單元61的運(yùn)算放大器(AD8009) U3的3端連接，運(yùn)算放大器U3的6端與A/D轉(zhuǎn)換單元62連接。前放單元61包括隔直濾波、 一級(jí)反向放大電路組成。光纖電流互感器的 輸出有效交流信號(hào)強(qiáng)度與其上百毫伏的直流電平的相比十分微弱，為了提高 光纖電流傳感器的靈敏度，本發(fā)明采用電容隔直的方法，使后級(jí)電路只放大 有效交流信號(hào)。
A/D轉(zhuǎn)換單元62
參見(jiàn)圖2B所示，各端子的連接方式如下A/D轉(zhuǎn)換器(AD1672)U4的輸 入端與前放單元的輸出連接。時(shí)鐘輸入端、模擬輸入溢出端、12位并行數(shù)據(jù) 輸出端口分別與FPGA處理器63的相應(yīng)10端口相連接。
A/D轉(zhuǎn)換單元62將前放單元61處理的模擬電壓信號(hào)轉(zhuǎn)化為數(shù)字量，并 由12位并行數(shù)字端口輸出至FPGA處理器。'A/D轉(zhuǎn)換單元62由A/D轉(zhuǎn)換芯片 AD1672及外圍電路組成。
FPGA處理器63
參見(jiàn)圖2C、圖3、圖4和圖5所示，本電路采用閉環(huán)控制的方法檢測(cè)干 涉式光纖電流互感器的輸出相位移，F(xiàn)PGA處理器63是本電路的核心器件，各 端子的連接方式如下FPGA處理器(XCS20TQ144) Ul的時(shí)鐘端與外部石英晶 體振蕩器相連接；EEPR0M (AT17256PD8) U2的CCLK、 D工N、 IN工T、 DONE分別 與FPGA處理器的對(duì)應(yīng)端口連接；A/D時(shí)鐘輸出端、12位并行A/D數(shù)據(jù)輸入端 口 、模擬輸入溢出端分別與A/D轉(zhuǎn)換單元62的相應(yīng)端口相連接，兩路D/A時(shí) 鐘端和兩路16路并行數(shù)據(jù)端口分別與反饋控制單元64和模擬輸出單元65相 連接。
FPGA處理器63內(nèi)部功能示意圖如圖3所示，它通過(guò)前放單元61和A/D 轉(zhuǎn)換單元62接收光電探測(cè)器的數(shù)字光強(qiáng)信號(hào)，解算出表征待測(cè)電流的相位移 信號(hào)，并生成數(shù)字反饋控制信號(hào)，并通過(guò)反饋控制單元64轉(zhuǎn)換為電壓信號(hào)反 饋控制相位調(diào)制器3，同時(shí)經(jīng)過(guò)數(shù)字濾波、平滑，將檢測(cè)到的數(shù)字電流輸出 至模擬輸出單元65，轉(zhuǎn)化為模擬電壓信號(hào)輸出。
本閉環(huán)檢測(cè)電路的輸出反饋調(diào)制波型由兩部分組成。 一部分是數(shù)字方波調(diào)制信號(hào)，使光纖電流互感器工作在靈敏度最高的狀態(tài)，其周期為(t 是指光在光纖電流傳感器中運(yùn)行全程所需的時(shí)間)，高度為士n/2，波型如圖 4所示，另一部分為數(shù)字閉環(huán)反饋控制階梯波，其作用是產(chǎn)生一個(gè)反向相位 移，與電流在光纖電流互感器上產(chǎn)生的相位移大小相等、方向相反，兩者疊 加使產(chǎn)生的總相位移為零，光纖電流互感器工作時(shí)只要檢測(cè)相位移即可，這 樣可以消除光功率的波動(dòng)對(duì)互感器的測(cè)量的影響，大大提高測(cè)量精度。數(shù)字 閉環(huán)反饋控制階梯波的階梯寬度為t ，高度為FPGA前級(jí)解算濾波后輸出的相 位移，其波型如圖5所示。數(shù)字方波調(diào)制信號(hào)和數(shù)字閉環(huán)反饋控制階梯波在 FPGA內(nèi)部疊加，將混合數(shù)字信號(hào)輸出至反饋控制單元，生成模擬電壓信號(hào)反 饋控制相位調(diào)制器，完成閉環(huán)控制回路。 反饋控制單元64
參見(jiàn)圖2D所示，各端子的連接如下D/A轉(zhuǎn)換器(AD768) U5的時(shí)鐘端 和16位并行數(shù)據(jù)端與FPGA的相應(yīng)端口相連接，D/A轉(zhuǎn)換器U5的輸出端1端 與高速雙運(yùn)放U6以及電阻網(wǎng)絡(luò)構(gòu)成一級(jí)I-V'轉(zhuǎn)換電路和一級(jí)反向放大電路， 兩級(jí)電路串聯(lián)，放大后的閉環(huán)反饋信號(hào)與相位調(diào)制器3相連。
反饋控制單元64由-一片16位D/A轉(zhuǎn)換器AD768和一片高速雙運(yùn)放AD828 組成。它將FPGA處理器63生成的數(shù)字閉環(huán)控制信號(hào)經(jīng)D/A轉(zhuǎn)換成模擬信號(hào)， 再經(jīng)由雙運(yùn)放AD828放大后輸出反饋控制相位調(diào)制器。
模擬輸出單元65
參見(jiàn)圖2E所示，各端子的連接方式如下D/A轉(zhuǎn)換器U7 (AD768)的時(shí) 鐘端和16位并行數(shù)據(jù)端與FPGA處理器63的相應(yīng)端口相連接，D/A轉(zhuǎn)換器U7 的輸出端1端與運(yùn)放U8 (AD797)以及電阻網(wǎng)絡(luò)構(gòu)成一級(jí)I-V轉(zhuǎn)換電路，運(yùn) 放U8的輸出端6端與運(yùn)放U9 (AD797)以.及電阻網(wǎng)絡(luò)構(gòu)成一級(jí)可調(diào)節(jié)放大倍 數(shù)的反向放大電路，兩級(jí)電路串聯(lián)，可以將測(cè)得的數(shù)字電流信號(hào)轉(zhuǎn)化為標(biāo)定 的模擬電壓信號(hào)輸出至合并單元。
模擬輸出單元65由一片16位D/A轉(zhuǎn)換器AD768和兩片單運(yùn)放AD797組
9成。FPGA處理器63解算出的導(dǎo)體電流數(shù)字量，通過(guò)D/A轉(zhuǎn)換為模擬信號(hào)， 再經(jīng)由兩級(jí)單運(yùn)放AD797放大后轉(zhuǎn)化為模擬電壓量輸出。 恒流源51
參見(jiàn)圖2F所示，各端子的連接方式如下電阻網(wǎng)絡(luò)分壓輸出與運(yùn)放UIO 連接，經(jīng)反向放大后，由UIO (0P179)的1腳輸出，驅(qū)動(dòng)PNP三極管Q3，由 三極管Q3放大后由2腳輸出電流驅(qū)動(dòng)光源2。
恒流源51由一片單運(yùn)放加一片PNP三極管組成，可以產(chǎn)生低噪聲的直流 電輸出給光源2，保證光源2發(fā)出的光強(qiáng)穩(wěn)定，從而減小噪聲，提高光纖電 流互感器的測(cè)量精度。
溫控電路52
參見(jiàn)圖2G所示，溫控電路由一片雙運(yùn)放Ull (0P279)放加兩片復(fù)合三 極管TIP122、 TIP127組成，可以通過(guò)敏感光源內(nèi)部熱敏電阻阻值變化來(lái)生成 相應(yīng)大小的電流，驅(qū)動(dòng)光源內(nèi)部集成的半導(dǎo)體致冷器，從而將光源的管芯溫 度穩(wěn)定在25X:附近，使輸出光的中心波長(zhǎng)和光功率保持穩(wěn)定。
各端子的連接如下光源的熱敏電阻接入電阻網(wǎng)絡(luò)，輸出分別接雙運(yùn)放 Ull的5、 6腳，再由Rll和C2組成差分放大電路，由Ull的7腳輸出，再 由后級(jí)阻容網(wǎng)絡(luò)組成反饋控制回路，由Ull的1腳輸出，驅(qū)動(dòng)兩個(gè)復(fù)合三極 管，輸出溫控電流至光源內(nèi)的半導(dǎo)體致冷器。
本發(fā)明采用單FPGA處理器完成所有運(yùn)算，大大簡(jiǎn)化了電路，提高了可靠 性，同時(shí)采用全數(shù)字閉環(huán)控制，避免了模擬信號(hào)相加帶來(lái)的變形和失真，有 效地提高了環(huán)型光纖光學(xué)干涉式電流互感器和反射型干涉式電流互感器的檢 測(cè)精度，在全溫度范圍內(nèi)(-4(TC 55'C)保證電流互感器在大測(cè)量范圍內(nèi)(0 40000A)保持良好的靈敏度和線性度，是現(xiàn)有傳統(tǒng)互感器理想的替代產(chǎn)品。
權(quán)利要求
1.一種干涉式全光纖電流互感器閉環(huán)檢測(cè)電路，包括電源電路(4)、光源驅(qū)動(dòng)電路(5)，所述的光源驅(qū)動(dòng)電路(5)由恒流源(51)、溫控電路(52)形成，其特征在于還包括信號(hào)處理電路(6)，信號(hào)處理電路(6)與光電探測(cè)器(1)和相位調(diào)制器(3)相連接。
2.根椐權(quán)利1要求所述的干涉式全光纖電流互感器閉環(huán)檢測(cè)電路，其特 征在于信號(hào)處理電路(6)包括前放單元(61)、 A/D轉(zhuǎn)換單元(62)、 FPGA處 理器(63)、反饋控制單元(64)、模擬輸出單元(65)，前放單元(61)與光 電探測(cè)器(1)連接，前放單元61的輸出端與A/D轉(zhuǎn)換單元62的輸入端連接， A/D轉(zhuǎn)換單元62的數(shù)據(jù)輸出端口與FPGA處理器63的相應(yīng)I/O端口相連接； FPGA處理器63的相應(yīng)1/0端口分別與反饋控制單元64以及模擬輸出單元65 的數(shù)據(jù)端口連接；反饋控制單元64的輸出端與相位調(diào)制器3的信號(hào)輸入端連 接，模擬輸出單元65的輸出端與合并單元的輸入端連接。
3. 根椐權(quán)利2要求所述的干涉式全光纖電流互感器閉環(huán)檢測(cè)電路，其特 征在于Ul的FPGA處理器63的時(shí)鐘端與外部石英晶體振蕩器相連接；U2的 CCLK、 D1N、 INIT、 DONE分別與FPGA處理器的對(duì)應(yīng)端口連接；A/D時(shí)鐘輸出 端、12位并行A/D數(shù)據(jù)輸入端口、模擬輸入溢出端分別與A/D轉(zhuǎn)換單元62 的相應(yīng)端口相連接，兩路D/A時(shí)鐘端和兩路16路并行數(shù)據(jù)端口分別與反饋控 制單元64和模擬輸出單元65相連接。
4. 根椐權(quán)利3要求所述的干涉式全光纖電流互感器閉環(huán)檢測(cè)電路，其特 征在于DA轉(zhuǎn)換器U5的時(shí)鐘端和16位并行數(shù)據(jù)端與FPGA的相應(yīng)端口相連接， D/A轉(zhuǎn)換器U5的輸出端1端與高速雙運(yùn)放U6以及電阻網(wǎng)絡(luò)構(gòu)成一級(jí)I-V轉(zhuǎn) 換電路和一級(jí)反向放大電路，兩級(jí)電路串聯(lián)，放大后的閉環(huán)反饋信號(hào)與相位 調(diào)制器3相連。
全文摘要
本發(fā)明公開了一種干涉式全光纖電流互感器閉環(huán)檢測(cè)電路，包括電源電路、光源驅(qū)動(dòng)電路，其還包括信號(hào)處理電路，針對(duì)環(huán)型光纖光學(xué)干涉式電流互感器和反射型干涉式電流互感器的基于FPGA的閉環(huán)檢測(cè)電路。光纖電流互感器表頭將電流強(qiáng)度轉(zhuǎn)化為光相位偏移。閉環(huán)檢測(cè)裝置中前放單元接收光纖探測(cè)器輸出的光強(qiáng)信號(hào)經(jīng)A/D轉(zhuǎn)換后輸出給FPGA，F(xiàn)PGA對(duì)接收到的光強(qiáng)信號(hào)進(jìn)行處理，解算出對(duì)應(yīng)的相位信號(hào)，并經(jīng)D/A產(chǎn)生相應(yīng)的反饋控制信號(hào)，由運(yùn)放放大后輸出控制相位調(diào)制器；經(jīng)內(nèi)部運(yùn)算出即時(shí)電流值，通過(guò)第二路D/A轉(zhuǎn)換為模擬電壓信號(hào)輸出至合并單元。本發(fā)明具有測(cè)量頻帶寬，測(cè)量精度高，動(dòng)態(tài)范圍大等優(yōu)點(diǎn)。適于輸變電行業(yè)及測(cè)量大電流的場(chǎng)合。
文檔編號(hào)G01R15/24GK101620244SQ200810039830
公開日2010年1月6日 申請(qǐng)日期2008年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者劉會(huì)文, 偉 康, 張海燕, 李佳程, 李榮翔, 陳殿印 申請(qǐng)人:上海新躍儀表廠