專利名稱：：測試裝置及測試方法
技術領域：
：本發(fā)明涉及一種對電子元件進行測試的測試裝置。對認可參照文獻的成員國，可將下述申請中所記述的內容利用參照加入本申請中，做為本申請之記述的一部分。日本專利特愿2003-322091申請日2003年9月12日
背景技術：
在公知技術中，對半導體電路等電子元件進行測試的測試裝置，通過在電子元件上施加一定的圖案而進行測試。測試裝置包括向電子元件施加預先所確定的圖案和測試速率等的測試模塊、用于控制測試模塊向電子元件施加圖案等的時序之時序控制模塊。測試模塊依據應測試之電子元件而設置有多個接腳，而且時序控制模塊設置有多個像用于產生測試開始時序的模塊、用于產生圖案施加時序的模塊等這樣的模塊。在公知技術中，時序控制模塊依據其機能而分別構成。因為目前并不了解與本發(fā)明相關的專利文獻，所以省略其說明。如前所述，在公知技術中，因為是將時序控制模塊依據其機能而構成，所以需要制造多個種類的時序控制模塊，導致制造成本的上升。而且，各個時序控制模塊的通用性低，使電子元件的測試效率低下。為了解決這種問題，考慮在各個模塊設置能夠實現全部機能的結構，并使各模塊的機能可以轉換。從而，可只由同種的模塊進行電子元件的測試。但是，測試電子元件所必需的機能涉及多種，而且為了實現各個機能需要多個接腳，如要以一個模塊實現所有的機能，會使模塊的接腳數變得龐大，是不實用的。因此，考慮利用具有同一構成的多個模塊，實現所有的機能。但是，在這種情況下，又產生必須取得各個模塊間的同步之問題。而且，作為其它的課題，在由不同的制造方法所制造的測試模塊間，有時從信號的輸入到輸出的時間等的特性不同，所以難以同時使用這些測試模塊。而且，時序控制模塊要從多個測試模塊分別獲取故障數據等，且將對多個故障數據進行邏輯運算并匯總的多條數據，對多個測試模塊進行分配。即使在這種情況下，各個匯總處理、各個分配處理，也需要同步進行。在如上所述，測試裝置利用多個信號提供部30、多個測試模塊14進行電子元件的測試之情況下，需要由它們之間的信號的授受而取得同步。而且，為了進行各個匯總處理、分配處理，需要多個緩存器，導致電路規(guī)模和成本的增大。所以，需要降低緩存器數目。而且，為了進行匯總處理、分配處理，需要多根信號線，但如在半導體基板上形成多根信號線，則需要對電路設置進行研討。
發(fā)明內容為了解決上述課題，在本發(fā)明的第一形態(tài)中提供了一種測試裝置，為用于測試電子元件的測試裝置，包括多個信號提供部，根據所輸入的輸入信號，輸出用于測試電子元件的輸出信號；循環(huán)電路，使輸出信號進行循環(huán)，并作為輸入信號輸入到用于輸出各個輸出信號的信號提供部；計數器部，在各個信號提供部，對從輸入信號被輸入開始到循環(huán)信號被輸入為止的周期進行測定；以及，控制部，用于控制信號提供部將輸出信號進行輸出的時序，以使計數器部所測定的各個信號提供部的周期大致相同。測試裝置還可具有用于產生基準時鐘的基準時鐘產生部，以及向電子元件提供用于電子元件測試的測試圖案之多個測試模塊；各個信號提供部可將基準時鐘作為輸入信號接收，并根據所接收的基準時鐘，產生使測試模塊工作的時序信號，且使基準時鐘和時序信號同步輸出；循環(huán)電路可使信號提供部輸出的基準時鐘進行循環(huán)，并作為輸入信號輸入到該信號提供部。各個信號提供部可產生相位不同的多個時序信號；控制部可通過對將信號提供部產生的多個時序信號中的任一個時序信號提供到各個測試模塊進行切換，而控制各個測試模塊向電子元件提供測試圖案的時序。各個信號提供部還包括基準時鐘通過路徑，從基準時鐘產生部接收基準時鐘，并向循環(huán)電路輸出；產生電路，用以從基準時鐘通過路徑的第一分配點被分配以基準時鐘，并根據所分配的基準時鐘產生多個時序信號；第一矩陣電路，選擇產生電路所產生的多個時序信號中的任一個時序信號；以及，同步電路，在基準時鐘通過路徑中從設置于第一分配點下游的第二分配點被分配以基準時鐘，并與所分配的基準時鐘同步，向測試模塊輸出第一矩陣電路所選擇的時序信號；其中，循環(huán)電路可接收通過第二分配點的基準時鐘，并使所接收的基準時鐘進行循環(huán)。各個信號提供部還可具有基準時鐘用可變延遲電路，用于使基準時鐘通過路徑上所設置之基準時鐘延遲；其中，控制部可通過根據計數器部所測定的各個信號提供部的周期，對各個基準時鐘用可變延遲電路的延遲時間進行控制，而使對同步電路分配基準時鐘的時序大致相同。基準時鐘通過路徑可具有多個分配點，用于將基準時鐘分配到信號提供部的各個區(qū)塊，且在多個分配點中的最下游具有第二分配點。循環(huán)電路可依次選擇多個信號提供部輸出的基準時鐘并使其循環(huán)；計數器部可測定與循環(huán)電路所依次循環(huán)的基準時鐘對應之信號提供部的周期。循環(huán)電路可使依次選擇的各個基準時鐘，沿大致相同的路徑進行循環(huán)，并輸入到信號提供部。測試裝置還可具有基準時鐘分配電路，其接收基準時鐘產生部產生的基準時鐘，并將所接收的基準時鐘分配到各個信號提供部；其中，循環(huán)電路可將依次選擇的各個基準時鐘，沿同一路徑在基準時鐘分配電路中進行循環(huán)；且基準時鐘分配電路可將從循環(huán)電路所接收的基準時鐘，輸入對應的信號提供部。循環(huán)電路可使從信號提供部接收的基準時鐘連續(xù)循環(huán)；計數器部可通過對基準時鐘循環(huán)次數進行計數，而測定該信號提供部的周期。測試裝置可從多個測試模塊向電子元件提供測試圖案；控制部可使向多個測試模塊提供時序信號之信號提供部的周期大致相同，其中上述多個測試模塊向電子元件提供測試圖案。在本發(fā)明的第二形態(tài)中提供一種測試方法，是一種在具有根據所輸入的輸入信號，輸出用于測試電子元件的輸出信號之多個信號提供部的測試裝置中，對信號提供部輸出了輸出信號的時序進行調整的測試方法；包括循環(huán)階段，使輸出信號進行循環(huán)，并作為輸入信號輸入到用于輸出各個輸出信號的信號提供部；測定階段，在各個信號提供部，對從輸入信號被輸入開始到循環(huán)信號被輸入為止的周期進行測定；以及，控制階段，用于控制信號提供部將輸出信號進行輸出的時序，以使測定階段所測定的各個信號提供部的周期大致相同。多個返回電路可通過時序提供部，將故障時序信號提供到各個測試模塊。測試裝置還可具有接收多個返回電路輸出的故障時序信號，并根據多個故障時序信號進行邏輯運算之匯總電路；多個時序提供部可將匯總電路的邏輯運算結果提供到對應的測試模塊。另外，上述發(fā)明的概要并未列舉本發(fā)明的所有必要特征，這些特征群的子集也可成為發(fā)明。如利用本發(fā)明，可使多個信號提供部對輸出時序信號的時序進行調整。為讓本發(fā)明之上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。圖1所示為關于本發(fā)明的實施方式之測試裝置100的構成的一個例子。圖2所示為開關矩陣20之構成的一個例子。圖3所示為信號提供部30及時鐘控制電路70之構成的一個例子。圖4所示為循環(huán)電路110之構成的一個例子。圖5所示為基準時鐘分配電路80之構成的一個例子。圖6為在從圖3至圖5中所說明的，多個信號提供部30輸出時序信號的時序之調整方法的一個例子的流程圖。圖7所示為時序信號和基準時鐘的關系。圖7A所示為不對基準時鐘用可變延遲電路36的延遲量進行調整之情況的一個例子，圖7B所示為對基準時鐘用可變延遲電路36的延遲量進行調整之情況的一個例子。圖8所示為相位調整電路50之構成的一個例子。圖9所示為產生電路48及時序信號分配電路56之構成的一個例子。圖10所示為匯總電路46及時序信號分配電路56之構成的一個例子。圖11所示為多個匯總部160及多個分配部140的，在半導體基板(圖中未表示)上的設置例。圖11A～圖11C分別表示多個匯總部160及多個分配部140在半導體基板上之設置的一個例子。圖12所示為多個觸發(fā)器部186及多個選擇部188之構成的一個例子。圖13所示為在控制部12上所設置的，用于控制多個緩存器部146之寫入控制電路的構成的一個例子。主要元件標記說明10基準時鐘產生部12控制部14測試模塊16元件接觸部18、82、88、118、144分配器20開關矩陣22測試板30信號提供部32計數器部34返回用可變延遲電路36基準時鐘用可變延遲電路38、72、119、122、126、132、136、142、152、172、174、178、180、186、206、208、218、220觸發(fā)器40返回電路42、52、62多個觸發(fā)器44返回信號選擇部46匯總電路48產生電路50相位調整電路54時鐘選擇部56時序信號分配電路60時序提供部64時序信號選擇部66同步電路70時鐘控制電路74選擇部76計數器78邏輯電路80基準時鐘分配電路84、117、148、164、190、210、216、226與門電路86、116、134、150、166、250或門電路90輸出部100測試裝置110循環(huán)電路112、114基準時鐘選擇部120總線124分配電路130運算電路140分配部146、162緩存器部160匯總部168移位緩存器部188選擇部200電子元件202、224選擇器204寫入部212要求信號存儲部214主選擇部222計數器228重置部230第一分配點232第二分配點234基準時鐘通過路徑236相位調整用可變延遲電路258主從選擇部具體實施方式下面，通過發(fā)明的實施方式對本發(fā)明進行說明，但是以下的實施方式并不對關于申請專利范圍的發(fā)明進行限定，而且實施方式中所說明之特征的所有組合也未必是發(fā)明的解決方法所必須的。圖1所示為關于本發(fā)明的實施方式之測試裝置100的構成的一個例子。測試裝置100對多個電子元件(200-1～200-n，以下統(tǒng)稱200)進行測試。測試裝置100包括基準時鐘產生部10、控制部12、多個測試模塊(14-1～14-48，以下統(tǒng)稱14)、元件接觸部16及開關矩陣20。元件接觸部16為例如載置多個電子元件200的測試頭，將多個測試模塊14與多個電子元件200電氣連接。各個測試模塊14分別與一個或多個電子元件200電氣連接。而且，各個電子元件200分別與一個或多個測試模塊14電氣連接。例如，測試模塊14及電子元件200分別具有預先確定之數目的輸出入接腳，并分別對應接腳數使測試模塊14和電子元件200被連接。而且，測試模塊14也可為將接收的測試圖案，提供給對應的電子元件200之模塊。在本例中，各個測試模塊14分別從控制部12預先接收測試圖案，并在與從開關矩陣20分別接收的時序信號對應之時序，將測試圖案提供到電子元件200。而且，測試模塊14根據電子元件200輸出的信號，也可判定電子元件200的好壞。在這種情況下，測試模塊14既可具有用于存儲電子元件200的故障數據之故障存儲器，也可將故障數據提供到控制部12?；鶞蕰r鐘產生部10產生預先所確定之頻率的基準時鐘。測試裝置100的各構成要素依據該基準時鐘進行工作。開關矩陣20根據基準時鐘，產生相位不同的多個時序信號，并分別提供測試模塊14。即，開關矩陣20通過向測試模塊14提供時序信號，可對各個測試模塊14工作的時序進行控制?？刂撇?2對開關矩陣20將哪個相位的時序信號提供各個測試模塊14進行控制。而且，控制部12預先將測試圖案提供各個測試模塊14?？刂撇?2也可為例如工作站等主計算機。而且，控制部12也可具有多個主計算機。在這種情況下，各個主計算機被分別分配以應進行測試的電子元件200，并控制與所分配的電子元件200連接的測試模塊14、及向該測試模塊14所提供之時序信號的相位。圖2所示為開關矩陣20之構成的一個例子。開關矩陣20具有多個測試板(22-1、22-2，以下統(tǒng)稱22)。在測試板22上設置有基準時鐘分配電路80、時鐘控制電路70、多個信號提供部(30-1～30-16，以下統(tǒng)稱30)、多個輸出部90及循環(huán)電路110(loopcurcuit)。對循環(huán)電路110及時鐘控制電路70的構成及工作，將在后面的圖3中進行說明?；鶞蕰r鐘分配電路80接收基準時鐘產生部10所產生之基準時鐘，并對開關矩陣20的各構成要素進行分配。信號提供部30根據作為輸入信號被輸入的基準時鐘，輸出用于測試電子元件200的輸出信號。例如，信號提供部30通過輸出部90，向測試模塊14提供用于表示在電子元件200上施加測試圖案之時序的時序信號、用于表示開始電子元件200的測試之時序的時序信號、用于表示停止電子元件200的測試之時序的時序信號、用于表示取入電子元件200的故障數據之時序的時序信號等。在本例中，各個信號提供部30根據所輸入的基準時鐘，將相位不同的多個時序信號作為前述的輸出信號而產生。而且，控制部12對分別將信號提供部30所產生之多個時序信號中的任一個時序信號提供給測試模塊14，而在各個信號提供部30中進行切換。從而，例如各個測試模塊14可控制向電子元件200提供測試圖案的時序。而且，信號提供部30與時序信號同步，輸出用于產生時序信號的基準時鐘。而且，多個信號提供部30被預先分配以像對電子元件200施加測試圖案之時序的控制、開始電子元件200的測試之時序的控制、停止電子元件200的測試之時序的控制、取入電子元件200的故障數據之時序的控制等這樣的機能。而且，各個信號提供部30為具有同一構成的集成電路，具有通過轉換工作模式而執(zhí)行前述所有機能之電路構成。該工作模式由控制部12進行控制。這樣，通過使各個信號提供部30的構成相同，可使信號提供部30的通用性提高。而且，根據信號提供部30的接腳數，如使一個信號提供部30具有能夠執(zhí)行前述所有機能之電路構成，有時信號提供部30的輸出入接腳數會不足。在這種情況下，通過組合多個信號提供部30，可解決輸出入接腳不足的問題。例如，測試裝置100如圖2所示，使信號提供部30-1和信號提供部30-2組合進行工作。本例的控制部12在信號提供部30的各個組合上，分配上述機能的某一個并使其工作。多個輸出部90與多個測試模塊14對應設置，并從多個信號提供部30中的任一個接收時序信號，且將所接收的時序信號提供對應的測試模塊14。分別從哪個信號提供部30向輸出部90提供時序信號，由控制部12依據各個測試模塊14的機能、及各個信號提供部30的機能進行控制。測試裝置100因為利用多個信號提供部30、多個測試模塊14進行電子元件200的測試，所以利用它們間的信號的授受而取得同步為佳。本例中的測試裝置100進行以下調整。(1)多個信號提供部30輸出時序信號之時序的調整(2)依據測試模塊14的特性之時序信號的相位的調整(3)在使多個信號提供部30進行組合之情況下的，各個信號提供部30所接收之基準時鐘的相位的調整首先，對多個信號提供部30輸出時序信號之時序的調整，利用圖3到圖6進行說明。圖3所示為信號提供部30及時鐘控制電路70之構成的一個例子。信號提供部30具有時序信號分配電路56、匯總電路46、產生電路48、多個返回電路40、多個時序提供部60、相位調整電路50、基準時鐘用可變延遲電路36、觸發(fā)器38(flip-flop)、計數器部32及基準時鐘通過路徑234。而且，時鐘控制電路70具有觸發(fā)器72、選擇部74、計數器76及邏輯電路78?；鶞蕰r鐘通過路徑234從基準時鐘產生部10，通過基準時鐘分配電路80接收基準時鐘并向循環(huán)電路110輸出?；鶞蕰r鐘通過路徑234具有用于將接收的基準時鐘分配到信號提供部30的各個部分之多個分配點，而設于信號提供部30上的觸發(fā)器等，依據該基準時鐘進行工作?；鶞蕰r鐘用可變延遲電路36設在基準時鐘通過路徑234上，并使基準時鐘延遲?；鶞蕰r鐘用可變延遲電路36較基準時鐘通過路徑234上的多個分配點，設于上游為佳。通過基準時鐘通過路徑234的基準時鐘，被輸入循環(huán)電路110中。循環(huán)電路110使各個信號提供部30輸出的基準時鐘循環(huán)，并通過基準時鐘分配電路80，作為輸入信號輸入到輸出各個基準時鐘之信號提供部30中。循環(huán)電路110使依次選擇的各個基準時鐘，沿大致相同的路徑循環(huán)并輸入信號提供部30為佳。測試裝置100通過測定該循環(huán)的周期，而檢測出各個信號提供部30輸出時序信號之時序的差異。通過對各個信號提供部30輸出時序信號的時序進行調整，即使從多個信號提供部30向多個測試模塊14提供時序信號，也可使多個測試模塊同步進行工作。圖4所示為循環(huán)電路110之構成的一個例子。循環(huán)電路110具有多個基準時鐘選擇部(112-1～112-4、114-1～114-2)、或門電路116、與門電路117、觸發(fā)器119及分配器118。循環(huán)電路110接收多個信號提供部30輸出的基準時鐘，并依次選擇接收的基準時鐘且使其循環(huán)。在本例中，多個基準時鐘選擇部(112-1～112-4、114-1～114-2)及或門電路116，依次選擇多個基準時鐘中的一個基準時鐘。與門電路117將所選擇的基準時鐘和觸發(fā)器119輸出的信號之邏輯積，向分配器118輸出。觸發(fā)器119控制是否進行基準時鐘的循環(huán)。在觸發(fā)器119中，從控制部12接收用于控制是否進行基準時鐘的循環(huán)之信號，并依據從分配器18所接收之基準時鐘的反轉信號，輸出該信號。分配器118使與門電路117輸出的基準時鐘，沿基準時鐘分配電路80進行循環(huán)。循環(huán)電路110使依次選擇的各個基準時鐘，分別沿相同路徑在基準時鐘分配電路80中進行循環(huán)。從而，能夠降低各個信號提供部30的周期測定誤差。圖5所示為基準時鐘分配電路80之構成的一個例子?；鶞蕰r鐘分配電路80具有分配器82、與門電路84、或門電路86及分配器88。分配器82從基準時鐘產生部10接收基準時鐘，并響應依據該基準時鐘進行工作之構成要素分配基準時鐘。與門電路84從分配器82接收基準時鐘，并輸出從后述的時鐘控制電路70所接收的信號與基準時鐘之邏輯積。即，與門電路84根據從時鐘控制電路70所接收的信號，選擇是否使基準時鐘通過。或門電路86輸出從與門電路84接收的基準時鐘與由循環(huán)電路110被循環(huán)的基準時鐘之邏輯和。如在測定循環(huán)的周期時，則時鐘控制電路70進行控制，以向與門電路84輸入L邏輯，并不使基準時鐘產生部10所提供的基準時鐘通過。如在不測定循環(huán)的周期時，則時鐘控制電路70向與門電路84輸入H邏輯。分配器88將或門電路86輸出的基準時鐘，提供到多個信號提供部30。如測定循環(huán)(loop)的周期，則分配器88向進行循環(huán)周期的測定之信號提供部30提供接收的基準時鐘。而且，循環(huán)電路110使從一個信號提供部30接收的基準時鐘連續(xù)循環(huán)為佳。即，使各個基準時鐘在一定時間內循環(huán)多次為佳。計數器部32(參照圖3)在一定時間內對基準時鐘循環(huán)次數進行計數，并根據計數結果，測定與使循環(huán)電路110依次被循環(huán)的基準時鐘對應之信號提供部30的周期。例如，計數器部32從分配器82接收基準時鐘，并在對該基準時鐘的脈沖(pulse)進行一定次數的計數期間，計測循環(huán)電路110使基準時鐘循環(huán)多少次。在這種情況下，向計數器部32輸入利用循環(huán)電路110進行循環(huán)的基準時鐘。然后，計數器部32根據這些計數結果，在各個信號提供部30中，測定從輸入信號(基準時鐘)被輸入開始到循環(huán)信號(基準時鐘)被輸入為止的周期。通過使基準時鐘循環(huán)多次，可更加精確地測定各個信號提供部30的周期。例如，循環(huán)電路110使各個基準時鐘循環(huán)4000次左右為佳。控制部12根據計數器部32測定之各個信號提供部30的周期，控制在各個信號提供部30所設置之基準時鐘用可變延遲電路36的延遲時間，使各個信號提供部30的周期大致相同。利用這種控制，能夠減少因多個信號提供部30間的差異所造成之時序信號的輸出時序的偏離。而且，信號提供部30的產生電路48，從基準時鐘通過路徑234的第一分配點230，通過相位調整電路50被分配以基準時鐘，且根據所分配的基準時鐘產生相位不同的多個時序信號。在本例中，產生電路48以與基準時鐘的周期相等的相位鑒別力，產生相位不同的多個時序信號。時序信號分配電路56為每個時序提供部60選擇產生電路48所產生之多個時序信號中的任一個時序信號，并分別提供給各個時序提供部60。多個時序提供部60以每兩個對應一個輸出部90的形態(tài)而設置，并向對應的輸出部90提供時序信號。各個時序提供部60具有同步電路66，從在基準時鐘通過路徑234中設置于第一分配點230下游的第二分配點232被分配以基準時鐘，并與所分配的基準時鐘同步，將時序信號分配電路56所選擇的時序信號向測試模塊輸出。循環(huán)電路110接收通過第二分配點232的基準時鐘，并使所取得的基準時鐘進行循環(huán)?？刂撇?2通過控制基準時鐘用可變延遲電路36的延遲量，可使向多個信號提供部30的同步電路66分配基準時鐘的時序大致相同。所以，多個信號提供部30可以大致相同的時序輸出時序信號。而且，基準時鐘通過路徑234在多個分配點中的最下游具有第二分配點232為佳。而且，各個信號提供部30在形成有信號提供部30的半導體基板上，從第二分配點232附近將基準時鐘向循環(huán)電路110輸出為佳。通過縮短從第二分配點232到向循環(huán)電路110輸出之路徑，并測定基準時鐘的循環(huán)的周期，能夠減少循環(huán)電路110接收的基準時鐘和信號提供部30輸出的時序信號之相位的偏離。因此，能夠更加減少各個信號提供部30輸出時序信號之時序的偏離。而且，測試裝置100可從多個測試模塊14，向一個電子元件200提供測試圖案；控制部12也可對各個基準時鐘用可變延遲電路36的延遲量分別進行控制，以使向多個測試模塊14提供時序信號之信號提供部30的周期大致相同，其中該多個測試模塊14向一個電子元件200提供測試圖案。圖6所示為圖3至圖5中所說明的，多個信號提供部30輸出時序信號的時序之調整方法的一個例子的流程圖。首先，在步驟S1000中，循環(huán)電路110選擇多個信號提供部30所輸出之多個基準時鐘的某一個。接著，在步驟S1002中，使循環(huán)電路110選擇的基準時鐘進行循環(huán)，并向輸出該基準時鐘的信號提供部30進行輸入。然后，在S1004中，計數器部32判定是否經過一定時間，如沒有經過一定時間，則繼續(xù)基準時鐘的循環(huán)。如經過了一定時間，則在S1006中，根據基準時鐘的循環(huán)次數，計算該信號提供部30的周期。接著，在S1008中，判定是否選擇了多個信號提供部30所輸出的所有基準時鐘，如未選擇所有的基準時鐘，則選擇下一個基準時鐘(S1000)，并重復S1002～S1006的處理。如選擇了所有的基準時鐘，并計算了所有的信號提供部30的周期，則在S1010中，分別調整各個信號提供部30的基準時鐘用可變延遲電路36的延遲量，并使各個信號提供部30輸出時序信號的時序大致相同，結束調整。下面，對依據測試模塊14的特性之時序信號的相位調整，利用圖3及圖7進行說明。如上所述，信號提供部30的多個時序提供部60，與多個測試模塊14對應設置。但是，在各個測試模塊14中，從接收時序信號開始，到輸出測試圖案為止的時間未必相同。例如，因各個測試模塊14的特性，在該時間上會產生差異。因此，即使對多個測試模塊14同時輸入時序信號，有時也不能對電子元件200同時輸入測試圖案等。本例的測試裝置100為了補償該差異，而對各個信號提供部30輸出之時序信號的相位進行調整。如圖3所示，各個時序提供部60具有被串聯的多個觸發(fā)器62、時序信號選擇部64及同步電路66。而且，各個時序提供部60與多個測試模塊14對應設置，并從時序信號分配電路56接收時序信號，且向對應的測試模塊14提供時序信號。產生電路48產生在一定時間只具有下降邊或上升邊的邊緣之時序信號，并提供到時序信號分配電路56。該一定時間與基準時鐘的周期相比足夠大為佳。多個觸發(fā)器62從時序信號分配電路56接收時序信號，并依據從基準時鐘通過路徑234所分配的基準時鐘，將時序信號向下一級的觸發(fā)器依次交付。即，多個觸發(fā)器62的各個觸發(fā)器依據基準時鐘，將時序信號的值依次交付下一級的觸發(fā)器。時序信號選擇部64通過接收多個觸發(fā)器62的各個觸發(fā)器輸出的時序信號，并選擇所接收的多個時序信號中的某一個提供到測試模塊，可對提供測試模塊之時序信號的相位進行調整?？刂撇?2對多個時序提供部60分別向各個測試模塊14提供之時序信號的相位進行控制。在本例中，控制部12對時序信號選擇部64選擇多個時序信號中的任一個進行控制，以使各個測試模塊14依據時序信號輸出測試圖案之時序大致相同。測試裝置100具有用于檢測測試模塊14輸出測試圖案之時序的裝置為佳。在本例中，利用多個返回電路40，對測試模塊14輸出測試圖案的時序進行檢測。多個返回電路40與多個時序提供部60同樣地，與多個測試模塊14對應設置，而測試模塊14將在輸出測試圖案的時序發(fā)生值的變化之信號，輸入對應的返回電路40。返回電路40具有串聯的多個觸發(fā)器42。多個觸發(fā)器42的各個觸發(fā)器，將由測試模塊14所輸入的信號，依據基準時鐘依次交付下一級的觸發(fā)器?？刂撇?2讀出多個觸發(fā)器42存儲的值，并根據在哪一級的觸發(fā)器使值發(fā)生變化，對測試模塊14輸出測試圖案的時序進行檢測。而且，對控制部12，也可根據各個測試模塊14的規(guī)格，預先給予應分別提供各個測試模塊14之時序信號的相位。而且，控制部12也可使基準時鐘用可變延遲電路36的延遲量依次變化，并對時序信號的值發(fā)生變化的時序，與多個觸發(fā)器62的某一個觸發(fā)器取入時序信號的值之時序變得大致相同的延遲量進行檢測，且將基準時鐘用可變延遲電路36的延遲量設定為從檢測的延遲量偏離基準時鐘的半周期之延遲量。在這種情況下，控制部12具有對多個觸發(fā)器62的各個觸發(fā)器存儲之時序信號的值進行檢測的裝置為佳。首先，控制部12將基準時鐘用可變延遲電路36的延遲量設定為一定的值。然后，在產生電路48根據從基準時鐘分配電路80所接收的基準時鐘，產生時序信號，并檢測多個觸發(fā)器62存儲的各個值，且檢測發(fā)生值的變化之觸發(fā)器的級數。接著，控制部12使基準時鐘用可變延遲電路36的延遲量只變化一定量以后，同樣地產生時序信號，并檢測多個觸發(fā)器62存儲的各個值，且檢測發(fā)生值的變化之觸發(fā)器的級數。這樣，在每次使基準時鐘用可變延遲電路36的延遲量依次變化時，檢測多個觸發(fā)器62存儲的各個值，并檢測發(fā)生值的變化之觸發(fā)器的級數。然后，通過對所檢測之觸發(fā)器的級數進行變化的延遲量進行檢測，可對時序信號的值發(fā)生變化之時序，與多個觸發(fā)器62的某一個觸發(fā)器取入時序信號的值之時序變得大致相同的延遲量進行檢測。然后，將基準時鐘用可變延遲電路36的延遲量，設定為從所檢測的延遲量偏離基準時鐘的半周期之延遲量。利用這種控制，可在各個觸發(fā)器中，穩(wěn)定地檢測時序信號的值。圖7所示為時序信號和基準時鐘的關系。圖7A所示為不對基準時鐘用可變延遲電路36的延遲量進行調整之情況的一個例子，圖7B所示為對基準時鐘用可變延遲電路36的延遲量進行調整之情況的一個例子。在不對基準時鐘用可變延遲電路36的延遲量進行調整的情況下，當多個觸發(fā)器62的某一個觸發(fā)器依據基準時鐘取入時序信號的值時，如圖7A所示，有時會在時序信號的值發(fā)生變化的時序取入時序信號的值。在這種情況下，該觸發(fā)器不能穩(wěn)定地取入時序信號的值。因此，本例中的控制部12如上述那樣對基準時鐘用可變延遲電路36的延遲量進行調整，并如圖7B所示，使觸發(fā)器取入時序信號的值之時序，和時序信號的值發(fā)生變化之時序錯開。而且，各個返回電路40從對應的多個測試模塊14，接收用于表示在電子元件200輸出的輸出圖案中產生故障之時序的故障時序信號等這樣的、來自測試模塊14的信號，并將故障時序信號通過匯總電路46及時序信號分配電路56提供到時序提供部60。此時，根據各個測試模塊14的特性，有時在各個返回電路40之故障時序信號的相位上會產生偏離。即，各個測試模塊14從產生故障時序信號開始到分別向各個返回電路40進行提供為止的時間，有時因測試模塊14而有所不同。測試裝置100在利用例如某一個測試模塊14檢測故障的情況下，有時要像停止多個測試模塊14中的測試圖案的施加這樣，根據從測試模塊14提供到信號提供部30的信號，控制多個測試模塊14的工作。當進行這種工作時，如各個測試模塊14從產生例如故障時序信號開始到分別向各個返回電路40進行提供為止的時間，因測試模塊14而有所不同，則不能同步地控制多個測試模塊14。控制部12對多個返回電路40進行控制并補償前述偏離，以使各個返回電路40輸出故障時序信號的時序變得大致相同。在本例中，各個返回電路40具有被串聯的多個觸發(fā)器42、返回用可變延遲電路34及返回信號選擇部44。多個觸發(fā)器42的各個觸發(fā)器，接收故障時序信號，并依據從基準時鐘通過路徑234所分配的基準時鐘，將故障時序信號依次交付給下一級的觸發(fā)器。返回信號選擇部44接收多個觸發(fā)器42的各個觸發(fā)器輸出的故障時序信號，并選擇所接收的多個故障時序信號中的某一個。然后，通過將所選擇的故障時序信號，通過匯總電路46及時序信號分配電路56提供到時序提供部60，而對向時序提供部60提供故障時序信號的時序進行調整?？刂撇?2對多個返回電路40分別向各個時序提供部60提供之故障時序信號的相位進行控制。在本例中，控制部12對返回信號選擇部44選擇多個故障時序信號中的哪一個進行控制。在本例中，控制部12讀出多個觸發(fā)器42所存儲的值，并檢測在哪一級的觸發(fā)器使值產生變化。然后，依據所檢測之觸發(fā)器的級數的、各個返回電路40中的差異，對返回信號選擇部44選擇哪一個故障時序信號進行控制。而且，返回用可變延遲電路34設置于測試模塊14和多個觸發(fā)器42之間，使故障時序信號延遲并提供到多個觸發(fā)器42。控制部12使返回用可變延遲電路34的延遲量依次變化，并對故障時序信號的值產生變化的時序，與多個觸發(fā)器42的某一個觸發(fā)器取入故障時序信號值的時序變得大致相同之返回用可變延遲電路34的延遲量進行檢測，且將返回用可變延遲電路34的延遲量，設定為從所檢測的延遲量偏離基準時鐘的半周期之延遲量。而且，當對多個觸發(fā)器(42、52、62)的各個觸發(fā)器存儲的值進行檢測時，停止從基準時鐘分配電路80所提供的基準時鐘，并停止多個觸發(fā)器(42、52、62)的工作為佳。在本例中，時鐘控制電路70向基準時鐘分配電路80提供用于停止基準時鐘的信號。時鐘控制電路70具有觸發(fā)器72、選擇部74、計數器76及邏輯電路78。觸發(fā)器72接收多個信號提供部30輸出的時序信號，并提供到選擇部74。選擇部74在從觸發(fā)器72所接收的多個時序信號中，選擇進行時序或相位的調整之信號提供部30所輸出的時序信號，并提供到計數器76。計數器76在所接收的時序信號的值進行變化的情況下，開始基準時鐘的計數，并在形成一定的數目時，向邏輯電路78輸出表示停止基準時鐘之意思的信號。邏輯電路78將從計數器76所接收的信號提供到基準時鐘分配電路80的與門電路84，并停止向信號提供部30所提供的基準時鐘?？刂撇?2在計數器76設定一定的數，控制停止基準時鐘的時序。例如，控制部12控制計數器76，以使多個觸發(fā)器42中的設于大致中央的觸發(fā)器，檢測故障時序信號之值的變化。而且，多個返回電路40通過匯總電路46、時序信號分配電路56及時序提供部60，分別向各個測試模塊14提供故障時序信號。匯總電路46接收多個返回電路40輸出的故障時序信號，并根據多個故障時序信號進行多個種類的邏輯運算，且將各個運算結果分別提供到時序信號分配電路56。時序信號分配電路56將所接收的運算結果分別提供任意的一個或多個時序提供部60。對匯總電路46及時序信號分配電路56的構成，將在后面的圖8及圖9中進行說明。接著，對在使多個信號提供部30組合之情況下，各個信號提供部30所接收之基準時鐘的相位的調整，利用圖3及圖8進行說明。在使多個信號提供部30組合的情況下，所組合之信號提供部30的某一個，作為依據基準時鐘的相位，產生用于控制測試模塊14向電子元件200提供測試圖案之時序的第一時序信號，并提供到測試模塊14所預先確定的一個或多個接腳之主信號提供部而發(fā)揮作用。而且，其它的信號提供部30，作為從主信號提供部接收基準時鐘，并依據所接收的基準時鐘，產生用于控制測試模塊14向電子元件200提供測試圖案之時序的第二時序信號，且提供到測試模塊14的接腳中的、與主信號提供部不同的一個或多個接腳之從信號提供部而發(fā)揮作用。在本例中，是對信號提供部30-1作為主信號提供部發(fā)揮作用，信號提供部30-2作為從信號提供部發(fā)揮作用之情況進行說明。在各個信號提供部30中，如該信號提供部30作為從信號提供部30發(fā)揮作用，則具有用于使從主信號提供部30所接收的基準時鐘延遲之相位調整電路50。相位調整電路50由基準時鐘通過路徑234的第一分配點230被分配以基準時鐘。此時，在第一分配點230和相位調整電路50之間，設置有用于將基準時鐘置換為周期較基準時鐘足夠大的時鐘之時鐘置換電路為佳。而且，各個信號提供部30在作為主信號提供部發(fā)揮作用的情況下，具有用于向從信號提供部提供基準時鐘的觸發(fā)器38。觸發(fā)器38接收前述時鐘置換電路置換的基準時鐘，并提供到從信號提供部。而且，在各個信號提供部30作為從信號提供部發(fā)揮作用的情況下，相位調整電路50從主信號提供部的觸發(fā)器38接收基準時鐘。相位調整電路50調整所接收之基準時鐘的相位，并提供到產生電路48。產生電路48根據時序信號分配電路56及時序提供部60所接收之基準時鐘的相位，產生時序產生信號并提供到測試模塊14。這里，從信號提供部的相位調整電路50通過延遲從主信號提供部所接收的基準時鐘，而使主信號提供部輸出第一時序信號的時序和從信號提供部輸出第二時序信號的時序大致相同。圖8所示為相位調整電路50之構成的一個例子。相位調整電路50具有相位調整用可變延遲電路236、被串聯的多個觸發(fā)器52、主從選擇部258及時鐘選擇部54。主從選擇部258選擇向多個觸發(fā)器52提供使相位調整用可變延遲電路236延遲之基準時鐘，或基準時鐘產生部10產生并使基準時鐘用可變延遲電路36延遲之基準時鐘的哪一個?？刂撇?2根據信號提供部30作為主信號提供部或從信號提供部的哪一個發(fā)揮作用，而控制主從選擇部258選擇哪一個基準時鐘。即，在信號提供部30作為主信號提供部發(fā)揮作用的情況下，主從選擇部258選擇使基準時鐘用可變延遲電路36延遲的基準時鐘，在作為從信號提供部發(fā)揮作用的情況下，主從選擇部258選擇使相位調整用可變延遲電路236延遲的基準時鐘。多個觸發(fā)器52接收主從選擇部258所選擇的基準時鐘，并依據基準時鐘產生部10產生并從基準時鐘通過路徑234被分配之基準時鐘，依次交付所接收的基準時鐘。時鐘選擇部54接收多個觸發(fā)器52的各個觸發(fā)器輸出的基準時鐘，并從所接收的多個前述基準時鐘中選擇某一個，通過產生電路48、時序信號分配電路56及時序提供部60，作為第二時序信號輸出?？刂撇?2對時鐘選擇部54選擇哪一個基準時鐘進行控制，并使主信號提供部輸出第一時序信號的時序和從信號提供部輸出第二時序信號的時序大致相同。例如，控制部12進行控制，使主信號提供部的時鐘選擇部54選擇預先所確定之觸發(fā)器輸出的基準時鐘，并使從信號提供部的時鐘選擇部54選擇哪一個基準時鐘，且使主信號提供部輸出第一時序信號的時序，和從信號提供部輸出第二時序信號的時序大致相同。在這種情況下，控制部12使主信號提供部的時鐘選擇部54，選擇在被串聯的多個觸發(fā)器52中的、設于大致中央之觸發(fā)器輸出的基準時鐘為佳。利用這種控制，能夠對因在多個信號提供部30組合之情況下的，各個信號提供部30所接收之基準時鐘的相位的差異所造成的，第一時序信號被輸出的時序和第二時序信號被輸出的時序之誤差進行調整。而且，相位調整用可變延遲電路236使從主信號提供部所接收的基準時鐘延遲，并提供到主從選擇部258?？刂撇?2使相位調整用可變延遲電路236的延遲量依次變化，并對該基準時鐘的值發(fā)生變化的時序，與多個觸發(fā)器52的某一個觸發(fā)器取入基準時鐘值的時序變得大致相等之相位調整用可變延遲電路326的延遲量進行檢測，且將相位調整用可變延遲電路236的延遲量設定為從檢測的延遲量偏離基準時鐘的半周期之延遲量。相位調整用可變延遲電路236的設定，在時鐘選擇部54選擇的觸發(fā)器級數的調整之前進行為佳。如上面在圖3～圖8中所說明的，如利用本例中的測試裝置100，可進行多個信號提供部30輸出時序信號之時序的調整、依據測試模塊14的特性之時序信號相位的調整、在使多個信號提供部30組合的情況下各個信號提供部30所接收之基準時鐘相位的調整，并可使多個測試模塊14同步進行工作，精確地進行電子元件200的測試。圖9所示為產生電路48及時序信號分配電路56之構成的一個例子。產生電路48具有多個總線(120-1～120-8，以下統(tǒng)稱120)及運算電路130。多個總線120與控制部12的多個主計算機對應設置，并分別由對應的主計算機進行控制?？偩€120具有觸發(fā)器122、分配電路124及多個觸發(fā)器(126-1～126-64，以下統(tǒng)稱126)。分配電路124具有64個輸出板，并將通過觸發(fā)器從控制部12所接收的速率信號，依據從相位調整電路50所接收的基準時鐘，從64個輸出板中的一個或多個輸出板輸出。而且，在分配電路124中，通過觸發(fā)器122從控制部12，接收用于控制從哪一個輸出板輸出速率信號之控制信號。速率信號例如為表示H邏輯的信號，通過使分配電路124輸出速率信號之輸出板，依據基準時鐘依次變化，可產生相位不同的多個時序信號并輸出。例如，通過依據基準時鐘，將分配電路124輸出速率信號的輸出板，從1到64依次進行轉換，可產生相位鑒別力與基準時鐘的周期相等的、相位不同的64種時序信號。而且，通過以所需的周期選擇各個輸出板，可產生任意周期的時序信號。例如，通過在多個總線120的每一個，使選擇輸出板的周期進行變化，可在多個總線120的每一個上，產生周期不同的多個時序信號。選擇輸出板的周期，可通過變更從控制部12所接收之控制信號的周期，而輕松地進行變更。運算電路130具有多個觸發(fā)器(132-1～132-64，以下統(tǒng)稱132)、多個或門電路(134-1～134-64，以下統(tǒng)稱134)及多個觸發(fā)器(136-1～136-64，以下統(tǒng)稱136)。多個觸發(fā)器132、多個或門電路134及多個觸發(fā)器136與分配電路124的輸出板對應設置，并接收對應的輸出板所輸出的時序信號。或門電路134接收多個總線120的各個分配電路124所分別對應之輸出板所輸出的時序信號，并輸出所接收的各個時序信號的邏輯和?？刂撇?2對各個分配電路124進行互斥控制，以避免多個分配電路124同時從同一輸出板輸出時序信號。例如，多個主計算機被預先分配對分配電路124之1～64的輸出板中的哪一個輸出板進行控制。而且，多個主計算機在對應的總線120的分配電路124中，從所分配的輸出板中依次選擇輸出時序信號的輸出板。而且，多個觸發(fā)器136使各個時序信號同步，并提供到時序信號分配電路56。時序信號分配電路56具有多個分配部(140-1～140-64，以下統(tǒng)稱140)、多個或門電路(150-1～150-96，以下統(tǒng)稱150)及多個觸發(fā)器(152-1～152-96，以下統(tǒng)稱152)。多個分配部140與分配電路124的多個輸出板對應設置，并接收對應的輸出板所輸出的時序信號。各個分配部140具有觸發(fā)器142、分配器144、緩存器部146及多個與門電路(148-1～148-96，以下統(tǒng)稱148)。分配器144通過觸發(fā)器142接收時序信號，并向多個與門電路148分別分配時序信號。多個與門電路148與多個時序提供部60對應設置，并輸出所接收的時序信號和從緩存器部146所接收的信號之邏輯積。在緩存器部146中，存儲有用于表示將該時序信號提供哪一個時序提供部60之命令數據。在本例中，緩存器部146存儲有各個比特分別與多個時序提供部60的某一個對應之多個比特的命令數據。緩存器部146從控制部12接收該命令數據。控制部12在緩存器部146中存儲命令數據，其中該命令數據將應提供該時序信號之時序提供部60所對應的比特作為H邏輯。而且，多個或門電路150與多個與門電路148對應設置，并在多個分配部140中，輸出分別對應的與門電路148所輸出之時序信號的邏輯積?？刂撇?2在各個緩存器部146中存儲命令數據，以在各個分配部140中，使與同一時序提供部60對應的與門電路148不同時輸出時序信號。即，在各個緩存器部146存儲的命令數據中，為了不使同一比特同時表示H邏輯，而向各個存儲器部146分別提供命令數據。多個觸發(fā)器152與多個或門電路150對應設置，并使多個或門電路150輸出的時序信號同步，且提供到對應的時序提供部60。如上所述，如利用本發(fā)明中的產生電路48，能夠以與基準時鐘的周期相等的鑒別力，產生相位及頻率可任意設定的多個時序信號。而且，如利用時序信號分配電路56，可任意選擇產生電路48所產生之多個時序信號中的某一個，并分別提供到各個時序提供部60。圖10所示為匯總電路46及時序信號分配電路56之構成的一個例子。在本例中，時序信號分配電路56與圖9所說明之時序信號分配電路56具有相同的構成。匯總電路46具有多個匯總部(160-1～160-64，以下統(tǒng)稱160)。多個匯總部160與多個分配部140對應設置。各個匯總部160具有緩存器部162、多個與門電路(164-1～164-96，以下統(tǒng)稱164)、或門電路166及移位緩存器部168，并接收多個返回電路40輸出的故障時序信號，且輸出多個故障時序信號中的2個以上之故障時序信號的邏輯和。而且，多個分配部140與多個匯總部160對應設置，并將對應的匯總部160的運算結果分配到多個測試模塊14。多個與門電路164與多個返回電路40對應設置，并接收對應的返回電路40輸出的故障時序信號等。然后，輸出所接收之故障時序信號和從緩存器部162所接收的信號之邏輯積。然后，或門電路166輸出多個與門電路164所輸出之故障時序信號的邏輯和。在緩存器部162中，存儲有用于表示將多個故障時序信號中的哪一個故障時序信號向或門電路166輸出之命令數據。在本例中，緩存器部162存儲有各個比特分別與多個返回電路40的某一個對應之多個比特(bit)的命令數據。緩存器部162從控制部12接收該命令數據?？刂撇?2在緩存器部162中存儲命令數據，其中該命令數據將與應提供或門電路166之故障時序信號對應的比特作為H邏輯。在本例中，控制部12將與各個分配部140的緩存器部146中存儲之命令數據相同的命令數據，在各個分配部140所對應之匯總部160的緩存器部162中進行存儲。即，控制部12在由緩存器部146存儲的命令數據被組化之多個測試模塊14的某一個產生故障時序信號的情況下，將基于該故障時序信號的時序信號提供到該多個測試模塊14的全部。而且，對應的分配部140和匯總部160也可具有共同的緩存器部。例如，匯總部160也可從對應的分配部140的緩存器部146接收命令數據。從而，能夠降低測試裝置100的緩存器元件的數目。圖11所示為多個匯總部160及多個分配部140的、半導體基板(圖中未表示)上的設置例。圖11A～圖11C分別表示多個匯總部160及多個分配部140的、在半導體基板上之設置的一個例子。如圖11A所示，匯總部160及對應之分配部140的多個組合，在半導體基板上并列設置。而且，匯總電路46還具有與多個匯總部160對應設置的多個觸發(fā)器(172-1～172-64，以下統(tǒng)稱為172)。多個觸發(fā)器172將從返回電路40所接收的多個故障時序信號，同步提供多個匯總電路46。而且，時序信號分配電路56還具有與多個分配部140對應設置的多個觸發(fā)器(174-1～174-64，以下統(tǒng)稱174)。多個觸發(fā)器174將從對應的分配部140所接收的多個故障時序信號，同步提供或門電路150。利用這種構成，可使各匯總部160及分配部140的處理同步，進行流水線處理。而且，如圖11B所示，匯總電路46也可具有與多個匯總部160對應設置的多個觸發(fā)器(180-1～180-64，以下統(tǒng)稱180)。多個觸發(fā)器180形成串聯，并向分別對應的匯總電路46依次提供故障時序信號。即，分別向各個匯總電路46以不同的時序提供故障時序信號。而且，如圖11B所示，也可取代或門電路150，而具有多個或門電路(250-2～250-64，以下統(tǒng)稱250)。多個或門電路250與多個分配部(140-2～140-64)對應設置。各個或門電路250形成串聯，且或門電路250-2輸出分配部140-1及分配部140-2輸出之故障時序信號的邏輯和。而且，其它的或門電路250輸出前一級的或門電路250輸出的邏輯和與對應的分配部140輸出的故障時序信號之邏輯和。利用這種構成，能夠降低多個匯總電路46及多個時序信號分配電路56的工作延遲。而且，匯總部160及對應的分配部140，在半導體基板上的第一方向上被串聯連接。而且，雖然在圖10中，緩存器部162及緩存器部146分別設置于匯總部160及分配部140上，但在本例中，共同的緩存器部146被設置于外部。多個緩存器部146與多個匯總部160及多個分配部140對應設置，并將用于控制在匯總部160利用多個故障時序信號中的哪一個故障時序信號進行邏輯運算，及在分配部140向多個測試模塊14中的哪一個測試模塊14分配邏輯運算結果之多個比特的控制信號，提供對應的匯總部160及分配部140。如圖11B所示，各個緩存器部146與對應的匯總部160及分配部140，在第一方向上連接為佳。而且，如圖11C所示，在半導體基板上，使連接匯總部160和測試模塊14的配線，即連接匯總部160和返回電路40之配線中的至少一部分，沿與第一方向垂直的第二方向設置為佳。而且，在半導體基板上，使連接分配部140和測試模塊14的配線，即連接分配部140和時序提供部60之配線中的至少一部分，沿與第一方向垂直的第二方向設置為佳。利用這種構成，能夠防止需要多根信號線的配線沿半導體基板上的橫方向或縱方向產生偏斜。在半導體基板上，同一方向的信號線數目雖然不能制作到一定數以上，但如利用本發(fā)明的構成，則可沿橫方向及縱方向效率良好地分配信號線。圖12所示為多個觸發(fā)器部(186-1～186-7，以下統(tǒng)稱186)及多個選擇部(188-1～188-7，以下統(tǒng)稱188)之構成的一個例子。關于圖3所說明的多個觸發(fā)器(42、52、62)，可分別與圖12中所說明的多個觸發(fā)器186具有相同的構成，而關于圖3所說明的時鐘選擇部54、返回信號選擇部44及時序信號選擇部64，可分別與圖12中所說明的多個選擇部188具有相同的構成。多個觸發(fā)器部186形成串聯，且各個觸發(fā)器部186具有被串聯的觸發(fā)器。觸發(fā)器部186接收被輸入的基準時鐘，時序信號、故障時序信號等，而被串聯的觸發(fā)器依據基準時鐘，將所接收的信號依次交付給下一級的觸發(fā)器。而且，各個觸發(fā)器部186中之觸發(fā)器的串聯數不同為佳。例如各個觸發(fā)器部186-m具有2m-1級縱聯的觸發(fā)器。而且，多個選擇部188與多個觸發(fā)器部186對應設置，并選擇被輸入對應的觸發(fā)器部186的信號，或對應的觸發(fā)器部186所輸出的信號的某一個，提供到下一級的觸發(fā)器部186。各個選擇部188選擇哪一個信號，由控制部12進行控制。利用這種構成可輕松地進行控制，以使基準時鐘、時序信號、故障時序信號等通過所需數目的觸發(fā)器。而且，返回電路40、相位調整電路50及時序提供部60，還具有用于讀出多個觸發(fā)器(42、52、62)的各個觸發(fā)器所存儲的值之裝置為佳。例如，如圖12所示，也還可具有多個與門電路190。多個與門電路190分別接收各個觸發(fā)器所存儲的值，并依據從控制部12所接收的控制信號，向控制部12提供各個觸發(fā)器所存儲的值。圖13所示為在控制部12中所設置的、用于控制多個緩存器部146的寫入控制電路之構成的一個例子。寫入控制電路包括多個要求信號存儲部(212-1～212-8，以下統(tǒng)稱212)、選擇器202、觸發(fā)器206、多個觸發(fā)器(208-1～208-4)、多個與門電路210、計數器222、重置部228、與門電路216及寫入部204。選擇器202可接收地設置有在控制部12中所設置的多個主計算機的內部時鐘(CLKA～CLKH)，并選擇某一個內部時鐘而輸出。在選擇器202中，從觸發(fā)器206接收選擇控制信號，并依據選擇控制信號而選擇某一個時鐘。觸發(fā)器206接收選擇控制信號，并依據所輸入的時鐘向選擇器202提供選擇控制信號。選擇控制信號為用于控制在從主計算機向選擇器202所交付的內部時鐘中選擇哪一個之信號。多個要求信號存儲部212與多個主計算機對應設置，并存儲來自對應主計算機的寫入要求信號。在本例中，所說的寫入要求信號，為用于表示改寫哪一個緩存器部146的命令數據之意思的H邏輯的信號。各個要求信號存儲部212通過多個觸發(fā)器208及與門電路210接收寫入要求信號。多個觸發(fā)器(208-1～208-3)除去寫入要求信號的所謂的亞穩(wěn)態(tài)(metastable)。而且，觸發(fā)器208-4及與門電路210是為了從所接收的寫入控制信號的上升邊邊緣在微小時間的期間中，將寫入控制信號提供到對應的要求信號存儲部212而設置的。主選擇部214依次選擇多個要求信號存儲部212，并接收、輸出所選擇之要求信號存儲部212存儲的存儲數據。計數器222依次產生用于表示多個要求信號存儲部212的多個主特定信號，并提供到主選擇部214，而主選擇部214依次選擇由依次接收的主特定信號所特定之要求信號存儲部212。計數器222依次產生例如從零開始到多個要求信號存儲部212的數目之2倍的數為止的2進制數，并將從產生的2進制數中除去最下位比特的數據，作為主特定信號輸出。在本例中，寫入控制電路包括8個要求信號存儲部212，而計數器222按升序依次產生0000～1111的2進制數。而且，主選擇部214從各個主計算機，接收應與寫入要求信號對應寫入的命令數據(CS_ST1～CS_ST8)、及特定用于寫入命令數據的緩存器部146之緩存器部特定數據(WDT_ST1～WDT_ST8)，并將從選擇的要求信號存儲部212所對應之主計算機接收的命令數據及緩存器部特定數據，提供到寫入部204。寫入部204接收主選擇部214輸出的存儲數據、應寫入緩存器部146中的命令數據、及用于特定應寫入命令數據的緩存器部146之緩存器部特定數據，并在所接收的存儲數據為寫入要求信號的情況下，將命令數據寫入由緩存器部特定數據所特定的緩存器部146中。寫入部204具有觸發(fā)器218及觸發(fā)器220。觸發(fā)器218向由緩存器部特定數據所特定的緩存器部146提供命令數據，而觸發(fā)器220輸出允許向緩存器部146的寫入之允許寫入信號。重置部228在主選擇部214所接收的存儲數據，為寫入要求信號的情況下，使主選擇部214所選擇之要求信號存儲部212存儲的寫入要求信號復位。例如，重置部228接收多個要求信號存儲部212存儲的多個存儲數據、及計數器部產生的主特定信號，并在依據主特定信號的要求信號存儲部212所存儲的存儲數據為寫入要求信號之情況下，使主特定信號所特定之要求信號存儲部212存儲的寫入要求信號復位。重置部228具有選擇器224及與門電路226。選擇器224接收將多個要求信號存儲部212存儲的存儲數據形成各個比特之8比特的信號，當在接收的信號中，由主特定信號所特定的比特為H邏輯時，向與門電路226提供只將該比特形成H邏輯之復位信號。與門電路226接收計數器222產生之2進制數的最下位比特，并在計數器222產生之2進制數的最下位比特為H邏輯的情況下，向要求信號存儲部212提供復位信號，且將依據表示H邏輯的復位信號的比特位置之要求信號存儲部212進行復位。而且，與門電路216在計數器222產生之2進制數的最下位比特表示H邏輯的情況下，向寫入部204的觸發(fā)器220提供主選擇部214所輸出的存儲數據。如利用本例中的寫入控制電路，可效率良好地改寫各個緩存器部146的命令數據。而且，由于可由多個主計算機的任一個改寫緩存器部146的命令數據，所以可利用多個主計算機而共同使用緩存器部146。例如，可在每次測試時，對將各個緩存器部146分別由哪一個主計算機使用進行分配，并可減少測試裝置100的緩存器元件的數目。以上，利用實施方式對本發(fā)明進行了說明，但本發(fā)明的技術范圍并不限定于上述實施方式所記述的范圍。在上述實施方式上可加以多種多樣的變更或改良，這對所屬
技術領域：
的技術人員是很清楚的。由申請專利范圍的說明可知，那種加以變更或改良的方式也可包含于本發(fā)明的技術范圍中。如利用本發(fā)明，多個信號提供部可對輸出時序信號的時序進行調整。雖然本發(fā)明已以較佳實施例披露如上，然其并非用以限定本發(fā)明，任何所屬
技術領域：
的技術人員，在不脫離本發(fā)明之精神和范圍內，當可作些許之更動與改進，因此本發(fā)明之保護范圍當視權利要求所界定者為準。權利要求1.一種測試裝置，用于測試電子元件，其特征是該測試裝置包括多個信號提供部，根據所輸入的輸入信號，輸出用于測試該電子元件的輸出信號；循環(huán)電路，使該輸出信號進行循環(huán)，并做為該輸入信號，輸入到用以輸出各該輸出信號的該信號提供部；計數器部，在各該信號提供部，對從該輸入信號被輸入開始到該循環(huán)信號被輸入為止的周期進行測定；以及控制部，用于控制該信號提供部將該輸出信號進行輸出的時序，以使該計數器部所測定的各該信號提供部的該周期大致相同。2.根據權利要求1所述的測試裝置，其特征是還包括基準時鐘產生部，用以產生基準時鐘；以及多個測試模塊，將用于該電子元件測試的測試圖案提供該電子元件，其中各該信號提供部接收該基準時鐘做為該輸入信號，并根據所接收的該基準時鐘，產生使上述這些測試模塊工作的多個時序信號，且使該基準時鐘和上述這些時序信號同步輸出，該循環(huán)電路使該信號提供部輸出的該基準時鐘進行循環(huán)，并做為輸入信號輸入到該信號提供部。3.根據權利要求2所述的測試裝置，其特征是各該信號提供部產生相位不同的上述這些時序信號，該控制部通過對將該信號提供部產生的上述這些時序信號中的任一該時序信號提供到各該測試模塊進行切換，而控制各該測試模塊向該電子元件提供該測試圖案的時序。4.根據權利要求3所述的測試裝置，其特征是各該信號提供部還包括基準時鐘通過路徑，從該基準時鐘產生部接收該基準時鐘，并輸出到該循環(huán)電路；產生電路，用以從在該基準時鐘通過路徑的第一分配點，分配該基準時鐘，并根據所分配的該基準時鐘產生上述這些時序信號；第一矩陣電路，用以從該產生電路所產生的上述這些時序信號中選擇上述這些時序信號的其中一個；以及同步電路，用以在前述基準時鐘通過路徑，從設置在該第一分配點下游的第二分配點被分配該基準時鐘，并與所分配的該基準時鐘同步，將該第一矩陣電路所選擇的該時序信號輸出給上述這些測試模塊；其中該循環(huán)電路接收通過該第二分配點的該基準時鐘，并使所接收的該基準時鐘進行循環(huán)。5.根據權利要求4所述的測試裝置，其特征是各該信號提供部還包括基準時鐘用可變延遲電路，用于使該基準時鐘通過路徑上所設置之該基準時鐘延遲，其中該控制部通過根據該計數器部所測定的各該信號提供部的該周期，對各該基準時鐘用可變延遲電路的延遲時間進行控制，而使該同步電路所分配的該基準時鐘的時序大致相同。6.根據權利要求4所述的測試裝置，其特征是該基準時鐘通過路徑包括多個分配點，用于將該基準時鐘分配到該信號提供部的各個區(qū)塊，且在上述這些分配點中的最下游位置具有該第二分配點。7.根據權利要求2所述的測試裝置，其特征是該循環(huán)電路依次選擇上述這些信號提供部輸出的該基準時鐘并使其循環(huán)；該計數器部測定與該循環(huán)電路所依次循環(huán)的該基準時鐘對應之該信號提供部的該周期。8.根據權利要求7所述的測試裝置，其特征是該循環(huán)電路使依次選擇的各該基準時鐘，沿大致相同的路徑進行循環(huán)，并輸入到該信號提供部。9.根據權利要求8所述的測試裝置，其特征是還包括基準時鐘分配電路，用以接收該基準時鐘產生部所產生的該基準時鐘，并將所接收的該基準時鐘分配到各該信號提供部，其中該循環(huán)電路將依次選擇的各該基準時鐘，沿同一路徑在該基準時鐘分配電路中進行循環(huán)，且該基準時鐘分配電路將從該循環(huán)電路所接收的該基準時鐘，輸入對應的該信號提供部。10.根據權利要求2所述的測試裝置，其特征是該循環(huán)電路使從一個該信號提供部接收的該基準時鐘連續(xù)循環(huán)，且該計數器部通過對在預定的時間內，計數該基準時鐘進行多少次循環(huán)，而測定該信號提供部的該周期。11.根據權利要求2所述的測試裝置，其特征是該測試裝置可從上述這些測試模塊提供該測試圖案給該電子元件，且該控制部使向上述這些測試模塊提供該時序信號之各該信號提供部的該周期大致相同，其中上述這些測試模塊向該電子元件提供該測試圖案。12.一種測試方法，其是在具有根據所輸入的輸入信號，輸出用于測試電子元件的輸出信號之多個信號提供部的測試裝置中，對上述這些信號提供部輸出了輸出信號的時序進行調整的測試方法，其特征是該測試方法包括循環(huán)步驟，使該輸出信號進行循環(huán)，并作為該輸入信號被輸入到用于輸出各該輸出信號的上述這些信號提供部；測定步驟，在各該信號提供部，對從該輸入信號被輸入開始到該循環(huán)信號被輸入為止的周期進行測定，以及控制步驟，用于控制上述這些信號提供部將該輸出信號進行輸出的時序，以使該測定步驟所測定的各該信號提供部的該周期大致相同。全文摘要一種測試裝置及測試方法，用于測試電子元件的測試裝置。測試裝置包括多個信號提供部，根據所輸入的輸入信號，輸出用于測試電子元件的輸出信號；循環(huán)電路，使輸出信號進行循環(huán)，并作為輸入信號輸入到用于輸出各個輸出信號的信號提供部；計數器部，在各個信號提供部，對從輸入信號被輸入開始到循環(huán)信號被輸入為止的周期進行測定；以及控制部，用于控制信號提供部將輸出信號進行輸出的時序，以使計數器部所測定的各個信號提供部的周期大致相同。文檔編號G01R31/319GK1849518SQ200480026139公開日2006年10月18日申請日期2004年9月10日優(yōu)先權日2003年9月12日發(fā)明者上林弘典申請人:愛德萬測試株式會社