專利名稱：模塊測(cè)試設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于測(cè)試所要評(píng)估的模塊(在下文中，稱作“模塊”)的模塊測(cè)試設(shè)備。該模塊是具有針對(duì)預(yù)定目的特征的電路設(shè)備，例如RF(射頻)模塊，包括傳感器及其輔助電路的傳感器模塊，或者用于前向探測(cè)的雷達(dá)模塊，或者其它合適的電路設(shè)備。
背景技術(shù)：
將參考圖6描述公知的模塊測(cè)試設(shè)備。圖6示出了用于測(cè)試便攜式電話的RF模塊的模塊測(cè)試設(shè)備40的結(jié)構(gòu)。
RF模塊42在RF頻帶中進(jìn)行信號(hào)處理。例如，RF模塊42是響應(yīng)數(shù)字控制信號(hào)來(lái)控制的頻率合成器或可變?cè)鲆娣糯笃?在下文中，稱作“受控組件”)。當(dāng)將RF模塊42安裝在便攜式電話中時(shí)，從便攜式電話的控制電路輸出提供到受控組件的控制信號(hào)。
模塊測(cè)試設(shè)備40包括模塊測(cè)試器44和模塊控制電路46。模塊測(cè)試設(shè)備40實(shí)現(xiàn)了當(dāng)RF模塊42處于開(kāi)發(fā)階段時(shí)虛擬實(shí)現(xiàn)的RF模塊42的操作，以便可以執(zhí)行RF模塊的操作測(cè)試。例如，將模塊控制電路46同測(cè)試襯底48上的RF模塊42安裝在一起。設(shè)置于測(cè)試襯底48上的印刷電路圖使RF模塊42和模塊控制電路46電連接。
模塊測(cè)試器44將例如RF接收信號(hào)或IQ傳輸信號(hào)(正交信號(hào))的測(cè)試信號(hào)提供給RF模塊42，在其中將諸如頻率轉(zhuǎn)換處理或RF信號(hào)與IQ信號(hào)之間的放大處理的預(yù)定處理施加于該測(cè)試信號(hào)，并將其反饋給模塊測(cè)試器44。根據(jù)結(jié)果信號(hào)，模塊測(cè)試器44確定RF模塊42是否正常操作。模塊控制電路46對(duì)模塊測(cè)試器44進(jìn)行控制。
模塊控制電路46產(chǎn)生用于控制RF模塊42中的受控組件的控制信號(hào)(即，測(cè)試控制信號(hào))。換句話說(shuō)，模塊控制電路46對(duì)模塊測(cè)試器44和RF模塊42中的受控組件進(jìn)行控制，以實(shí)現(xiàn)不同的虛擬操作環(huán)境(測(cè)試模式)。
RF模塊42的規(guī)格經(jīng)常根據(jù)安裝RF模塊42的便攜式電話的型號(hào)而變化。另外，在RF模塊42(試生產(chǎn)批量)的開(kāi)發(fā)期間可以修改規(guī)格。由于模塊控制電路46控制RF模塊42的受控組件，無(wú)論何時(shí)修改了RF模塊42，都必須提供另一個(gè)模塊控制電路46或者必須更新模塊控制電路46以適應(yīng)規(guī)格的改變。
考慮到以上所述情況，已使用了可編程邏輯器件(在下文中，稱作PLD)，例如FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。PLD是能夠通過(guò)改變其內(nèi)部電路組件來(lái)實(shí)現(xiàn)多種特點(diǎn)的電路。通過(guò)采用PLD作為模塊控制電路46，可以共享模塊控制電路46，以測(cè)試具有不同規(guī)格的多個(gè)RF模塊。例如，在日本待審專利申請(qǐng)公開(kāi)No.10-63704和日本待審專利申請(qǐng)公開(kāi)No.2001-186011中公開(kāi)了借助于FPGA的仿真分析設(shè)備。
根據(jù)PLD中構(gòu)建的電路結(jié)構(gòu)(電路設(shè)置)來(lái)確定針對(duì)PLD的輸入/輸出引腳(即，PLD信號(hào)的輸入/輸出位置)的輸入/輸出信號(hào)分配。例如，當(dāng)在模塊控制電路(PLD)46的構(gòu)建過(guò)程的早期構(gòu)建電路L1時(shí)，可以得到如圖7所示的預(yù)期的信號(hào)輸入/輸出位置Pi1和Po2。但是，隨著模塊控制電路(PLD)46的構(gòu)建過(guò)程的進(jìn)行，在模塊控制電路(PLD)46中構(gòu)建的現(xiàn)有電路會(huì)限制新分配電路的輸入/輸出位置。例如，當(dāng)構(gòu)建了圖7所示的電路Ln時(shí)，即使預(yù)期的信號(hào)輸出位置是引腳Poa，但模塊控制電路(PLD)46中的現(xiàn)有電路L1至Ln-1造成信號(hào)輸出位置不是引腳Poa而是引腳Pon。具體地，在模塊控制電路(PLD)46中構(gòu)建的電路越大，模塊控制電路(PLD)46中的空閑門的數(shù)量就越小，這使得更難將輸入/輸出信號(hào)分配給預(yù)期的相應(yīng)輸入/輸出引腳。
由于RF模塊42和模塊控制電路(PLD)46之間的印刷電路圖在其各自的輸入/輸出引腳之間建立了電連接，因此必須生成印刷電路圖，以使其輸入/輸出信號(hào)分配與PLD(模塊控制電路46)的輸入/輸出引腳相對(duì)應(yīng)。當(dāng)根據(jù)每一個(gè)RF模塊42的規(guī)格的模塊控制電路(PLD)46的結(jié)構(gòu)引起在RF模塊42和模塊控制電路(PLD)46之間的印刷電路圖的信號(hào)輸入/輸出位置變化時(shí)，必須獨(dú)立地生成印刷電路圖，以便適應(yīng)每一個(gè)模塊控制電路(PLD)46。換句話說(shuō)，即使采用PLD作為模塊控制電路46，以用于針對(duì)測(cè)試不同的RF模塊進(jìn)行共享，通常也難以共享RF模塊42和模塊控制電路46之間的印刷電路圖。單獨(dú)生成印刷電路圖導(dǎo)致開(kāi)發(fā)時(shí)間的延長(zhǎng)以及開(kāi)發(fā)中涉及的人工和成本的增加。

發(fā)明內(nèi)容
為了克服上述的問(wèn)題，本發(fā)明的優(yōu)選實(shí)施例提供了一種用于測(cè)試模塊的模塊測(cè)試設(shè)備，包括包括第一可編程邏輯器件的至少一個(gè)模塊控制電路；向模塊提供測(cè)試控制信號(hào)的至少一個(gè)模塊控制電路；I/O端口，用于向外部設(shè)備發(fā)送信號(hào)并接收其信號(hào)；第一布線圖電路，包括第二可編程邏輯器件，所述第一布線圖電路包括在至少一個(gè)模塊控制電路和I/O端口之間的至少一部分布線；以及配置電路，用于根據(jù)輸入信息來(lái)構(gòu)建至少一個(gè)模塊控制電路和第一布線圖電路的電路配置。因此，當(dāng)去往模塊控制電路的多個(gè)信號(hào)的輸入位置與來(lái)自模塊控制電路的信號(hào)的輸出位置不對(duì)應(yīng)時(shí)，可以共享第一布線圖電路，作為在模塊控制電路和I/O端口之間的布線。
模塊測(cè)試設(shè)備還可以包括第二布線圖電路，其包括第三可編程邏輯器件。在模塊測(cè)試設(shè)備中，優(yōu)選地，至少一個(gè)模塊控制電路包括至少兩個(gè)模塊控制電路；第二布線圖電路，包括至少兩個(gè)模塊控制電路之間的至少一部分布線；以及配置電路，根據(jù)輸入信息來(lái)構(gòu)建第二布線圖電路的電路配置。因此當(dāng)去往模塊控制電路的多個(gè)信號(hào)輸入位置與來(lái)自模塊控制電路的信號(hào)的輸出位置不對(duì)應(yīng)時(shí)，可以共享第二布線圖電路，作為多個(gè)模塊控制電路中的布線。
參考附圖，根據(jù)以下優(yōu)選實(shí)施例的詳細(xì)描述，本發(fā)明的其它特點(diǎn)、組件、特征、和優(yōu)點(diǎn)將變得更加明顯。


圖1是示出了根據(jù)本發(fā)明第一優(yōu)選實(shí)施例的模塊測(cè)試設(shè)備的結(jié)構(gòu)的方框圖；圖2是示出了根據(jù)本發(fā)明第一優(yōu)選實(shí)施例的對(duì)模塊測(cè)試設(shè)備的輸入/輸出端子的示例信號(hào)分配的圖解；圖3是示出了根據(jù)本發(fā)明第一優(yōu)選實(shí)施例的布線圖電路的示例布線圖結(jié)構(gòu)的圖解；圖4是示出了根據(jù)本發(fā)明第二優(yōu)選實(shí)施例的模塊測(cè)試設(shè)備的測(cè)試板的結(jié)構(gòu)的方框圖；圖5是示出了根據(jù)本發(fā)明第三優(yōu)選實(shí)施例的模塊測(cè)試設(shè)備的測(cè)試板的結(jié)構(gòu)的方框圖；圖6是示出了公知模塊測(cè)試設(shè)備的結(jié)構(gòu)的方框圖；以及圖7是示出了根據(jù)PLD中所構(gòu)建的電路向PLD的輸入/輸出引腳進(jìn)行輸入/輸出信號(hào)分配的圖解。
具體實(shí)施例方式
圖1示出了根據(jù)本發(fā)明第一優(yōu)選實(shí)施例所述的模塊測(cè)試設(shè)備10的結(jié)構(gòu)；圖2示出了針對(duì)布線圖電路23的輸入/輸出引腳的示例信號(hào)分配；圖3示出了布線圖電路23的布線圖。
優(yōu)選地，模塊測(cè)試設(shè)備10包括測(cè)試板14、模塊測(cè)試器16和信息處理裝置18。測(cè)試板14包括模塊控制電路20、配置電路22、布線圖電路23和I/O端口26。例如，在襯底(未示出)上安裝測(cè)試板14的每一個(gè)組件。模塊測(cè)試設(shè)備10可以評(píng)估模塊，例如，用于便攜式電話的RF模塊以及用于電源單元的高頻電路。
模塊測(cè)試器16根據(jù)由模塊控制電路20經(jīng)過(guò)I/O端口26提供的測(cè)試控制信號(hào)來(lái)產(chǎn)生提供給模塊12的輸入信號(hào)。當(dāng)模塊12是RF模塊時(shí)，所述輸入信號(hào)對(duì)應(yīng)于RF接收信號(hào)、IQ傳輸信號(hào)等。
模塊12對(duì)由模塊測(cè)試器16提供的輸入信號(hào)施加預(yù)定處理。模塊12包括用于施加預(yù)定處理的組件；根據(jù)數(shù)字控制信號(hào)(以下稱作“組件控制信號(hào)”)對(duì)其進(jìn)行控制的至少部分組件(以下稱作“受控組件”)。將由模塊控制電路20產(chǎn)生的組件控制信號(hào)通過(guò)布線圖電路23和I/O端口26提供給受控組件。當(dāng)模塊12是RF模塊時(shí)，受控組件與根據(jù)頻道改變信號(hào)頻率的頻率合成器或以預(yù)定增益放大信號(hào)的可變?cè)鲆娣糯笃飨鄬?duì)應(yīng)。頻率合成器根據(jù)組件控制信號(hào)改變本機(jī)振蕩頻率，而可變?cè)鲆娣糯笃鞲鶕?jù)組件控制信號(hào)改變?cè)鲆妗?br> 模塊12對(duì)該信號(hào)(輸出信號(hào))施加預(yù)定處理，將其反饋給模塊測(cè)試器16。當(dāng)模塊12是RF模塊時(shí)，輸出信號(hào)對(duì)應(yīng)于IQ接收信號(hào)，RF傳輸信號(hào)等。
模塊測(cè)試器16確定(評(píng)估)來(lái)自模塊12的輸出信號(hào)是否是對(duì)去往模塊12的輸入信號(hào)的正確響應(yīng)。模塊測(cè)試器16產(chǎn)生評(píng)估數(shù)據(jù)，并將其直接或經(jīng)過(guò)模塊控制電路20提供給例如個(gè)人計(jì)算機(jī)的信息處理裝置18。信息處理裝置18根據(jù)評(píng)估數(shù)據(jù)來(lái)進(jìn)行預(yù)定的計(jì)算處理，以產(chǎn)生表示評(píng)估結(jié)果的數(shù)據(jù)。當(dāng)模塊12是RF模塊時(shí)，設(shè)置調(diào)制解調(diào)器，用于允許IQ信號(hào)和基帶信號(hào)之間的轉(zhuǎn)化，以使模塊控制電路20根據(jù)基帶信號(hào)(數(shù)字)進(jìn)行測(cè)試或評(píng)估。在圖1中，調(diào)制解調(diào)器并入了模塊測(cè)試器16中。
使用公知的方法在例如FPGA或CPLD的公知的PLD中構(gòu)建模塊控制電路20。具體地，信息處理裝置18獲得模塊控制電路20的電路圖或描述其電路的信息，例如利用HDL(硬件描述語(yǔ)言)描述的信息，從而生成電路配置信息。根據(jù)電路配置信息，配置電路22產(chǎn)生數(shù)據(jù)，用于確定例如宏單元的PLD中每一個(gè)單元邏輯電路的特點(diǎn)并確定其之間互聯(lián)。將結(jié)果數(shù)據(jù)提供給PLD。因此，在PLD中構(gòu)建了根據(jù)模塊12的規(guī)格和測(cè)試模式進(jìn)行的多種評(píng)估測(cè)試的模塊控制電路20。
同樣，以相同方式在公知的PLD中構(gòu)建布線圖電路(第一布線圖電路)23。布線圖電路23首先用于構(gòu)建布線圖，以便在一端(例如，模塊控制電路20)的預(yù)期輸入/輸出端子與另一端(例如，I/O端口26和模塊12)的對(duì)應(yīng)的預(yù)期輸入/輸出端子之間建立連接。因此，為了對(duì)信息處理裝置1 8進(jìn)行布線，操作員輸入規(guī)定了布線特點(diǎn)的信息和規(guī)定了PLD的輸入/輸出端子的信息。根據(jù)所輸入信息，在PLD中構(gòu)建布線圖電路23。如圖2所示，根據(jù)針對(duì)I/O端口26(最終地，模塊12)的輸入/輸出端子的信號(hào)分配(分配位置或分配順序)，可以將信號(hào)(表示為a，b，c…)分配給PLD(布線圖電路23)的I/O端子一側(cè)上的輸入/輸出端子(引腳)(Pm1至Pmn)。根據(jù)針對(duì)模塊控制電路20的輸入/輸出端子的信號(hào)分配(分配位置或分配順序)，可以將信號(hào)分配給PLD(布線圖電路23)的模塊控制電路20側(cè)的輸入/輸出端子(引腳)(Pc1至Pcn)。
可以將布線圖電路3中的每一個(gè)布線圖的邏輯電路局限在幾個(gè)電路類型(28a，28b，28c，28d，和28e)中，如圖3所示，其中每一個(gè)均具有相似部分，其差別僅在于IN/OUT方向。換句話說(shuō)，根據(jù)本優(yōu)選實(shí)施例的布線圖電路23專用于在組件之間(例如，在模塊控制電路20與I/O端口26之間或多個(gè)模塊12之間)建立連接。該特性使布線圖電路23與通用的PLD相比，實(shí)現(xiàn)了小型化且重量輕，例如用作模塊控制電路20的PLD，其包括用于實(shí)現(xiàn)不同特點(diǎn)的多種邏輯電路。在圖3中，每一個(gè)控制緩沖器30根據(jù)切換控制信號(hào)(CONT)，在對(duì)應(yīng)的電路28a至28e之一的開(kāi)啟和關(guān)閉之間進(jìn)行切換。
布線圖電路23使模塊控制電路20與I/O端口26(最終地，模塊12)之間的布線能夠根據(jù)其規(guī)格自由地改變。不同于公知方法，不必根據(jù)規(guī)格單獨(dú)設(shè)置印刷電路圖。當(dāng)按照公知方式將印刷電路圖設(shè)置在襯底上時(shí)，必須根據(jù)模塊12的規(guī)格(例如，輸入/輸出的引腳數(shù)量)或分配給模塊12的輸入/輸出引腳的信號(hào)，向模塊控制電路20的輸入/輸出引腳預(yù)分配信號(hào)(組件控制信號(hào))，以使布線圖不會(huì)彼此交叉。相反，根據(jù)本優(yōu)選實(shí)施例的布線圖電路23的提出，極大地減少了上述限制，從而可以更簡(jiǎn)單和快速地構(gòu)建具有預(yù)期特點(diǎn)的模塊控制電路20。
當(dāng)在模塊12的開(kāi)發(fā)階段利用公知方法進(jìn)行測(cè)試時(shí)，考慮到布線限制，必須采用以下步驟最初構(gòu)建模塊12并且確定其引腳位置的排列；確定模塊12和模塊控制電路20之間的布線；然后，構(gòu)建模塊控制電路20。即，直到幾乎完全確定了模塊12和印刷電路圖時(shí)，才能開(kāi)始模塊控制電路20的設(shè)計(jì)，這延長(zhǎng)了開(kāi)發(fā)時(shí)間。
另一方面，布線圖電路23的提出允許在任意輸入/輸出引腳之間進(jìn)行連接。這使得模塊控制電路20的開(kāi)發(fā)與模塊12的開(kāi)發(fā)并行進(jìn)行。
對(duì)布線圖電路23來(lái)說(shuō)，包括模塊控制電路20和I/O端口26之間的布線的至少一部分就足夠了。即，如圖1所示，不是所有的布線都經(jīng)過(guò)模塊控制電路20與I/O端口26之間的布線圖電路23，而是只有其一部分會(huì)經(jīng)過(guò)布線圖電路23，而剩余部分直接在模塊控制電路20與I/O端口26之間建立連接。圖1中，盡管僅組件控制信號(hào)通過(guò)I/O端口26與模塊控制電路20之間的布線圖電路23交換，但是可以通過(guò)布線圖電路23來(lái)提供其它信號(hào)，例如基帶信號(hào)，測(cè)試控制信號(hào)，模式設(shè)置信號(hào)，或評(píng)估數(shù)據(jù)。可選地，可以分離地設(shè)置用于測(cè)試模塊12的信息處理裝置18和用于產(chǎn)生提供給配置電路22的電路配置信息、以便在模塊控制電路20和布線圖電路23中構(gòu)建電路配置的其它信息處理裝置。
將參考圖4描述根據(jù)本發(fā)明第二優(yōu)選實(shí)施例的測(cè)試板34，圖4示出了測(cè)試板34的結(jié)構(gòu)。
在圖4中，將配置電路22沿襯底32的縱向設(shè)置在實(shí)質(zhì)上是矩形的襯底32的一端而將I/O端口26設(shè)置在其另一端。將實(shí)質(zhì)上為正方形的模塊控制電路20a至20d按照2×2的矩陣排列設(shè)置在配置電路22和I/O端口26之間。將實(shí)質(zhì)上為矩形的第二布線圖電路24e至24h夾在兩個(gè)相鄰的模塊控制電路20a至20d之間。在模塊控制電路20b與I/O端口26之間設(shè)置第一布線圖電路23j，并且在模塊控制電路20c與I/O端口26之間設(shè)置第一布線圖電路23k。優(yōu)選地，第一布線圖電路23j和23k與第二布線圖電路24e至24h具有與第一優(yōu)選實(shí)施例中的布線圖電路23的結(jié)構(gòu)相同的結(jié)構(gòu)，優(yōu)選地，使用與第一優(yōu)選實(shí)施例的布線圖電路23中所描述的方法相同的方法對(duì)其進(jìn)行構(gòu)建。
當(dāng)規(guī)定模塊12(圖1)要配備多個(gè)受控組件時(shí)，或當(dāng)測(cè)試模式的數(shù)量增加時(shí)，模塊控制電路(20a至20d)的電路規(guī)模增大。根據(jù)本優(yōu)選實(shí)施例的測(cè)試板34配備有多個(gè)模塊控制電路20a至20d，每一個(gè)布線圖電路24e至24h包括模塊控制電路20a至20d中彼此相鄰的兩個(gè)之間的部分布線。本優(yōu)選實(shí)施例能夠利用多個(gè)模塊控制電路20a至20d的分布來(lái)構(gòu)建更大的控制電路。此外，當(dāng)構(gòu)建模塊控制電路20a至20d的每一個(gè)時(shí)，由于減少了去往輸入/輸出引腳的輸入/輸出信號(hào)分配的限制，能夠更簡(jiǎn)單和更快速地構(gòu)建執(zhí)行預(yù)期特點(diǎn)的模塊控制電路20a至20d。如圖4所示，由于對(duì)每一個(gè)布線圖電路24e至24h進(jìn)行了電連接，電路結(jié)構(gòu)的自由度增加更多。此外，可以將多個(gè)模塊控制電路20a至20d的部分而不是全部用于構(gòu)建電路。換句話說(shuō)，根據(jù)本優(yōu)選實(shí)施例的測(cè)試板34可以適應(yīng)不同規(guī)模的電路，范圍從大規(guī)模電路到小規(guī)模電路，這使測(cè)試板34比根據(jù)測(cè)試板14的測(cè)試板14更加通用。布線可以通過(guò)模塊控制電路20b與I/O端口26之間以及模塊控制電路20c與I/O端口26之間的布線圖電路24f。在這種情況下，電路圖電路24f也起第一布線圖電路的作用。
將參考圖5描述根據(jù)本發(fā)明的第三優(yōu)選實(shí)施例的測(cè)試板36，圖5示出了測(cè)試板36的結(jié)構(gòu)。
在圖5中，將配置電路22沿襯底32的縱向設(shè)置在襯底32的一端，而將I/O端口26設(shè)置在其另一端。將模塊控制電路20a至20d按照2×2的矩陣排列設(shè)置在配置電路22與I/O端口26之間。將布線圖電路24i設(shè)置于模塊控制電路20a至20d的中心。將第一布線圖電路23j設(shè)置在模塊控制電路20b和I/O端口26之間，并且將第一布線圖電路23k設(shè)置在模塊控制電路20c和I/O端口26之間。優(yōu)選地，布線圖電路23j、23k和24i具有與第一優(yōu)選實(shí)施例中的布線圖電路23的結(jié)構(gòu)相同的結(jié)構(gòu)，并利用與第一優(yōu)選實(shí)施例的布線圖電路23中所述的方法相同方法對(duì)其進(jìn)行構(gòu)建。
由于在根據(jù)本發(fā)明的第三優(yōu)選實(shí)施例的測(cè)試板36的更多模塊控制電路中共享布線圖電路23j、23k和24i，與根據(jù)第二優(yōu)選實(shí)施例的測(cè)試板34相比，極大地簡(jiǎn)化了測(cè)試板36的電路結(jié)構(gòu)。即使測(cè)試板36的這種簡(jiǎn)化的結(jié)構(gòu)也能允許與在根據(jù)第二優(yōu)選實(shí)施例的測(cè)試板34中獲得的特點(diǎn)相同的特點(diǎn)。
盡管以上已經(jīng)描述了本發(fā)明的優(yōu)選實(shí)施例，可以理解的是，在不脫離本發(fā)明的范圍和精神的前提下，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，變化和修改是顯而易見(jiàn)的。因此，僅由所附的權(quán)利要求來(lái)確定本發(fā)明的范圍。
權(quán)利要求
1.一種用于測(cè)試模塊的模塊測(cè)試設(shè)備，包括至少一個(gè)模塊控制電路，包括第一可編程邏輯器件，所述至少一個(gè)模塊控制電路將測(cè)試控制信號(hào)提供給模塊；I/O端口，用于向外部設(shè)備發(fā)送信號(hào)并從其接收信號(hào)；第一布線圖電路，包括第二可編程邏輯器件，所述第一布線圖電路包括所述至少一個(gè)模塊控制電路和所述I/O端口之間的至少部分布線；以及配置電路，用于根據(jù)輸入信息來(lái)構(gòu)建所述至少一個(gè)模塊控制電路和所述第一布線圖電路的電路配置。
2.根據(jù)權(quán)利要求1所述的模塊測(cè)試設(shè)備，其特征在于還包括第二布線圖電路，所述第二布線圖電路包括第三可編程邏輯器件，其中所述至少一個(gè)模塊控制電路包括至少兩個(gè)模塊控制電路；所述第二布線圖電路包括所述至少兩個(gè)模塊控制電路之間的至少部分布線；以及所述配置電路根據(jù)輸入信息來(lái)構(gòu)建所述第二布線圖電路的電路配置。
3.根據(jù)權(quán)利要求1所述的模塊測(cè)試設(shè)備，其特征在于還包括測(cè)試板，所述測(cè)試板具有至少一個(gè)模塊控制電路、I/O端口以及其上的配置電路。
4.根據(jù)權(quán)利要求1所述的模塊測(cè)試設(shè)備，其特征在于還包括測(cè)試器，對(duì)其進(jìn)行設(shè)置，以便根據(jù)由所述至少一個(gè)模塊控制電路通過(guò)所述I/O端口提供的測(cè)試控制信號(hào)，來(lái)生成所述模塊的輸入信號(hào)。
5.根據(jù)權(quán)利要求4所述的模塊測(cè)試設(shè)備，其特征在于所述測(cè)試器接收來(lái)自所述模塊的輸出信號(hào)，并確定來(lái)自所述模塊的輸出信號(hào)是否是對(duì)去往所述模塊的輸入信號(hào)的正確響應(yīng)。
6.根據(jù)權(quán)利要求4所述的模塊測(cè)試設(shè)備，其特征在于所述測(cè)試器包括模塊。
7.根據(jù)權(quán)利要求1所述的模塊測(cè)試設(shè)備，其特征在于所述配置電路產(chǎn)生數(shù)據(jù)，用于確定所述第一可編程邏輯器件中的每一個(gè)單元邏輯電路的特點(diǎn)，并將由所述配置電路產(chǎn)生的數(shù)據(jù)輸出到所述第一可編程邏輯器件。
8.一種與模塊測(cè)試設(shè)備一起使用的測(cè)試板，所述測(cè)試板包括襯底；配置電路，設(shè)置在所述襯底的一端；I/O端口，設(shè)置在所述襯底的另一端；模塊控制電路，按照2×2的矩陣設(shè)置在所述配置電路與所述I/O端口之間的襯底上；多個(gè)第一布線圖電路，在各個(gè)所述模塊控制電路和所述I/O端口之間設(shè)置多個(gè)所述第一布線圖電路中的至少兩個(gè)；以及多個(gè)第二布線圖電路，夾在兩個(gè)相鄰的所述模塊控制電路之間。
9.根據(jù)權(quán)利要求8所述的測(cè)試板，其特征在于所述多個(gè)第二布線圖電路的每一個(gè)均包括彼此相鄰的兩個(gè)模塊控制電路之間的一部分布線。
全文摘要
一種布線圖電路，包括在模塊控制電路和模塊之間的一部分布線。由于布線圖電路包括PLD，可以根據(jù)該模塊控制電路和該模塊的規(guī)格可變地配置其布線。因此，有利于模塊控制電路的構(gòu)造。另外，由于不必為多個(gè)不同模塊中的每一個(gè)的測(cè)試單獨(dú)提供印刷布線圖，因此可以降低測(cè)試期間涉及的測(cè)試周期、人工以及成本。
文檔編號(hào)G01R31/28GK1653343SQ03811054
公開(kāi)日2005年8月10日 申請(qǐng)日期2003年6月10日 優(yōu)先權(quán)日2002年6月13日
發(fā)明者中谷和義 申請(qǐng)人:株式會(huì)社村田制作所