專利名稱：自我平衡式主動電流電橋的制作方法
技術領域：
本發(fā)明涉及用來檢測連接外部裝置(plugged external device)的阻抗(impedance)或信號發(fā)送端的輸出電流的平衡式系統(tǒng)，特別是一種自我平衡式主動電流電橋(self-balanced active current bridge)。
測試阻抗一般是測量受測裝置的電壓對電流的關系；而偵測電流量，一般是在待測電路上串聯(lián)一個電流表直接量取讀數(shù)，或是用感應線圈的方式，量測因電流流過而產(chǎn)生的磁場，在線圈上所感應出的電壓的大小。然而，以上的方法不但有其一定的限制，而且若是要整合制成一個單晶片電路則更不切實際。如果要在線路上串聯(lián)一個電阻，再測量其電壓降，則首先遇到的問題是電阻值不好決定，因為這個方式改變了電路本身的特性。
如果要采用一般電子儀表的阻抗測量方式，則受測裝置一般必需加進一個電橋而成為電橋的一部份。所以當回到正常工作模式下，必需要有許多開關來切換電路，這將增加許多成本。

發(fā)明內容
本發(fā)明的目的在于提供一種用來測量外部裝置的阻抗的自我平衡式主動電流電橋。
本發(fā)明的再一目的在于提供一種用來測量信號發(fā)送端的輸出電流的自我平衡式主動電流電橋。
為達成上述目的，本發(fā)明的一種自我平衡式主動電流電橋，用于測量外部裝置的阻抗或信號發(fā)送端的輸出電流，其包含一輸入信號源；一運算放大器，該運算放大器通過該運算放大器的一第一輸入端連接到該輸入信號源；一平衡式電橋，該平衡式電橋耦合到該運算放大器的上述第一輸出端與一第二輸出端；一受控電壓源，該受控電壓源耦合到該平衡式電橋，以維持該平衡式電橋的平衡狀態(tài)；一電阻器，該電阻器連接于該平衡式電橋與該受控電壓源的一輸出端之間；其中該受測外部裝置連接至該平衡式電橋與該運算放大器的該第二輸入端之間的第一節(jié)點；其中該受控電壓源耦合到該平衡式電橋，以維持該平衡式電橋的平衡狀態(tài)，構成該自我平衡式主動電流電橋，以通過測量該電阻器的電壓降參數(shù)而用來測量該外部裝置的阻抗或信號發(fā)送端的輸出電流。
上述平衡式電橋更包括一第一驅動裝置，用以提供電流到該受測外部裝置；一第二驅動裝置，其中該第一驅動裝置與該第二驅動裝置連接到一供電參考電壓與接地電壓，構成該平衡式電橋；以及其中該受控電壓源耦合該第二驅動裝置的輸出以傳輸電流或電壓到該平衡式電橋，并且一反饋系統(tǒng)形成于該平衡式電橋與該受控電壓源之間，以提供給該第二驅動裝置并跟隨該第一驅動裝置而變化，以維持該平衡狀態(tài)并通過該第一驅動裝置與該第二驅動裝置而得到該外部裝置的該輸出狀態(tài)。其中第一驅動裝置由一第一PMOS晶體管與一第一NMOS晶體管所組成，而該第二驅動裝置由一第二PMOS晶體管與一第二NMOS晶體管所組成。其中第一PMOS晶體管與該第二PMOS晶體管的柵極耦合到該運算放大器的上述第一輸出端。第一NMOS晶體管與該第二NMOS晶體管的柵極耦合到該運算放大器的上述第二輸出端。該第一PMOS晶體管與該第二PMOS晶體管的源極耦合到該供電參考電壓。該第一PMOS晶體管的漏極耦合到該第一NMOS晶體管的漏極，而該第二PMOS晶體管的漏極耦合到該第二NMOS晶體管的漏極。該第一NMOS晶體管與該第二NMOS晶體管的源極耦合到該接地電壓。該第一節(jié)點耦合到該第一PMOS晶體管與該第一NMOS晶體管的該共同漏極。該電阻器是通過一第二節(jié)點而連接到該第二驅動裝置，而該第二節(jié)點耦合到該第二PMOS晶體管與該第二NMOS晶體管的該共同漏極。
而其中的受控電壓源的該輸出電位為該第一輿第二輸入電位差的函數(shù)，而該受控電壓源的該第一輸入端通過該第一PMOS晶體管與該第一NMOS晶體管的該共同漏極而耦合到該運算放大器的該第二輸入端，且該受控電壓源的該第二輸入端耦合到該第二PMOS晶體管與第二NMOS晶體管的該共同漏極。該受控電壓源由另一運算放大器或一差動放大器組成。
通過本發(fā)明，外部裝置的負載電阻值或輸出電流可以僅通過檢測電阻上的阻抗或電流的物理參數(shù)而得到。也就是說，只要測量檢測電阻上的電流即可得知負載上的電流，而不會對受測電路產(chǎn)生任何影響。


圖1為根據(jù)本發(fā)明的電路圖。
具體實施例方式
上述習知技術所描述的電路中未能正確地測量外部裝置的阻抗。因此，本發(fā)明提供一系統(tǒng)以測量自我平衡式的外部裝置的阻抗。
請參閱圖1，其所示為根據(jù)本發(fā)明的電路圖。上述電路包括一運算放大器OPA1連接到一輸入信號源V1。一PMOS晶體管MP1與一NNMOS晶體管MN1依序連接并成為上述運算放大器OPA1的輸出級(Output stage)驅動晶體管。R1是被OPA1驅動的負載電阻。在本系統(tǒng)中，輸入信號源V1是連接到上述運算放大器OPA1的第一輸入端，而PMOS晶體管MP1與NMOS晶體管MN1的柵極則分別連接到運算放大器OPA1的輸出端。上述負載電阻R1代表外部裝置的阻抗，其是處于待測量的狀態(tài)，并且通MP1與MN1的漏極的共同節(jié)點NO3連接到上述的運算放大器OPA1的第二輸入端。另一對PMOS晶體管MP2與NMOS晶體管MN2與上述的MP1與MN1連接。上述的MP1與MP2通過共同節(jié)點與一供電參考電壓VDD連接，而MN1與MN2則通過另共同節(jié)點與一接地電位VSS連接。值得注意的是，MP1與MP2的柵極通過共同節(jié)點NO1與OPA1的第一輸出端連接。類似地，MN1與MN2的柵極通過共同節(jié)點NO2與OPA1的第二輸出端連接。MP2是一個與MP1在電氣特性上互相匹配的晶體管，而MN2是另一個與MN1在電氣特性上互相匹配的晶體管。
一受控電壓源V12用來隨時維持平衡式電橋的平衡狀態(tài)。此處的平衡意即維持節(jié)點NO3與節(jié)點NO4有相同的電位。節(jié)點NO4位于晶體管MP2與MN2的漏極之間。V12的第一輸入端V1連接到共同節(jié)點NO3，而V12的第二輸入端V2連接到晶體管MP2與MN2的漏極。上述的受控電壓源V12的輸出電壓是其兩個控制端點V1與V2之間的電位差的函數(shù)。一檢測電阻R2的一端連接到節(jié)點NO4，而另一端連接到受控電壓源V12的輸出。因此，經(jīng)過負載電阻R1上的電流將會依一定比例出現(xiàn)在偵測電阻R2上，上述的比例是由包含四個晶體管的電橋的特性來決定的。故從檢測電阻R2兩端的電壓即可得知負載電阻R1流經(jīng)的電流。
由習知技術可以知道，此外，本發(fā)明實施例中的附圖所示的只是一個例子，事實上在圖中所有的晶體管可以用任何具有放大能力的裝置來取代。放大器OPA1也可以用任何不同的方式來設計，只要是能夠執(zhí)行減法運算的電路，皆可在本發(fā)明的系統(tǒng)中發(fā)揮作用。在本實施例中，OPA1、MP1與MN1形成了一個電壓隨耦器(Voltage follower)，但也可以改采反相放大器(invertedamplifier)或非反相放大當(Non-inverted amplifier)的形式。在本實施例中，放大器OPA1的輸出級被作成包含PMOS晶體管與第一NMOS晶體管的互補式結構。另外，放大器OPA1的輸出級也可以設計成非互補式的結構。受控電壓源V12可以是一運算放大器或一差動放大器(differential amplifier)，只要是能夠受控制的電壓源或電流源皆可。
本發(fā)明的電路詳細動作情形如后。當放大器OPA1接收到來自信號源V1的信號后，通過MP1與MN1提供電流，將放大后的信號送到負載電阻R1之上。在本實施例中電壓放大率基本上是1。也就是說，節(jié)點電壓NO3大約等于節(jié)點VIN的電壓。如果負載電阻R1的電阻值很大，則流經(jīng)R1之上電流就會很小。因此，MP1與MN1不需提供太多電流。由于這是一個負反饋系統(tǒng)，故此時節(jié)點NO1與NO2上的信號自然也很小。反之，若流經(jīng)R1的電阻值很小，則R1之上的電流就會變大，MP1與MN1需提供較多的電流。由于受到負反饋的控制，此時出現(xiàn)在節(jié)點NO1與NO2上的信號自然也變大。從另一方面而言，假設負載電阻R1保持固定，則當信號源V1增強時，R1的電流變大，節(jié)點NO1與NO2的信號也變大。而當信號源V1減弱時，R1的電流史小，節(jié)點NO1與NO2的信號也變小。
換言之，節(jié)點NO1與NO2上的信號的大小代表負載電阻R1上的電流大小。通過晶體管MP1、MN1、MP2與MN2電橋的耦合，假設電橋被設計成在平衡時左右兩側的電流相同，亦即晶體管MP2電氣特性與MP1完全相同，而MN2電氣特性與MN1完全相同，則MP1的電流應該等于MP2的電流，而MN1的電流等于MN2的電流。不過，電橋的右側缺少一個像R1這樣的電阻，所以實際上電橋并不平衡，電流也不會相等。
在本發(fā)明中特地為此電橋加上一個電壓源V12(如前所述，亦可改用電流源)以便隨時監(jiān)控，而令電橋保持在平衡狀態(tài)，以形成自我平衡式主動電流電橋。通過這個機制，保持節(jié)點NO3與NO4電壓的相同(如前所述，我們假設電橋被設計成在平衡時左右兩側的電流相同，節(jié)點NO3與NO4電壓也相同，但亦可對平衡狀態(tài)做不同的定義)，一旦有電流出現(xiàn)在負載電阻R1之上，致使電橋左側的狀態(tài)改變，電壓源V12就會通過檢測電阻R2對電橋右側適時注入電流以保持電橋的平衡。此時出現(xiàn)在檢測電阻R2之上的電流將會與R1之上的電流保持一定關系，例如若電橋被設計成在平衡時節(jié)點電壓NO3與NO4，相同，且左右兩側的電流也是相同的話，則檢測電阻R2的電流即等于R1的電流。
最后，通過本發(fā)明的設計，外部裝置的負載電阻R1的電阻值或輸出電流可以僅通過檢測電阻R2上的阻抗或電流的物理參數(shù)而得到。也就是說，只要測量R2上的電流即可得知R1上的電流，而不會對受測電路產(chǎn)生任何影響。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟悉此項技藝者，在不脫離本發(fā)明之精神和范圍內，當可做些許更動與潤飾，因此本發(fā)明之保護范圍當視權利要求書范圍所界定者為準。
權利要求
1.一種自我平衡式主動電流電橋，用來測量外部裝置的阻抗或信號發(fā)送端的輸出電流，其特征是包含一輸入信號源；一運算放大器，該運算放大器通過該運算放大器的一第一輸入端連接到該輸入信號源；一平衡式電橋，該平衡式電橋耦合到該運算放大器的上述第一輸出端與一第二輸出端；一受控電壓源，該受控電壓源耦合到該平衡式電橋，以維持該平衡式電橋的平衡狀態(tài)；一電阻器，該電阻器連接于該平衡式電橋與該受控電壓源的一輸出端之間；其中該受測外部裝置連接至該平衡式電橋與該運算放大器的該第二輸入端之間的第一節(jié)點；其中該受控電壓源耦合到該平衡式電橋，以維持該平衡式電橋的平衡狀態(tài)，構成該自我平衡式主動電流電橋，以通過測量該電阻器的電壓降參數(shù)而用來測量該外部裝置的阻抗或信號發(fā)送端的輸出電流。
2.如權利要求1所述的自我平衡式主動電流電橋，其特征是該平衡式電橋更包括一第一驅動裝置，用以提供電流到該受測外部裝置；一第二驅動裝置，其中該第一驅動裝置與該第二驅動裝置連接到一供電參考電壓與接地電壓，構成該平衡式電橋；以及其中該受控電壓源耦合該第二驅動裝置的輸出以傳輸電流或電壓到該平衡式電橋，并且一反饋系統(tǒng)形成于該平衡式電橋與該受控電壓源之間，以提供給該第二驅動裝置并跟隨該第一驅動裝置而變化，以維持該平衡狀態(tài)并通過該第一驅動裝置與該第二驅動裝置而得到該外部裝置的該輸出狀態(tài)。
3.如權利要求2所述的自我平衡式主動電流電橋，其特征是該第一驅動裝置由一第一PMOS晶體管與一第一NMOS晶體管所組成，而該第二驅動裝置由一第二PMOS晶體管與一第二NMOS晶體管所組成。
4.如權利要求3所述的自我平衡式主動電流電橋，其特征是該第一PMOS晶體管與該第二PMOS晶體管的柵極耦合到該運算放大器的上述第一輸出端。
5.如權利要求3所述的自我平衡式主動電流電橋，其特征是第一NMOS晶體管與該第二NMOS晶體管的柵極耦合到該運算放大器的上述第二輸出端。
6.如權利要求3所述的自我平衡式主動電流電橋，其特征是該第一PMOS晶體管與該第二PMOS晶體管的源極耦合到該供電參考電壓。
7.如權利要求3所述的自我平衡式主動電流電橋，其特征是該第一PMOS晶體管的漏極耦合到該第一NMOS晶體管的漏極，而該第二PMOS晶體管的漏極耦合到該第二NMOS晶體管的漏極。
8.如權利要求3所述的自我平衡式主動電流電橋，其特征是該第一NMOS晶體管與該第二NMOS晶體管的源極耦合到該接地電壓。
9.如權利要求3所述的自我平衡式主動電流電橋，其特征是該第一節(jié)點耦合到該第一PMOS晶體管與該第一NMOS晶體管的該共同漏極。
10.如權利要求3所述的自我平衡式主動電流電橋，其特征是該電阻器是通過一第二節(jié)點而連接到該第二驅動裝置，而該第二節(jié)點耦合到該第二PMOS晶體管與該第二NMOS晶體管的該共同漏極。
11.如權利要求1所述的自我平衡式主動電流電橋，其特征是受控電壓源的該輸出電位為該第一輿第二輸入電位差的函數(shù)，而該受控電壓源的該第一輸入端通過該第一PMOS晶體管與該第一NMOS晶體管的該共同漏極而耦合到該運算放大器的該第二輸入端，且該受控電壓源的該第二輸入端耦合到該第二PMOS晶體管與第二NMOS晶體管的該共同漏極。
12.如權利要求1所述的自我平衡式主動電流電橋，其特征是該受控電壓源由另一運算放大器或一差動放大器組成。
全文摘要
一種自我平衡式主動電流電橋，用來測量外部裝置的阻抗或信號發(fā)送端的輸出電流，包含一輸入信號源；一運算放大器，其第一輸入端連接到該輸入信號源；一平衡式電橋，耦合到運算放大器的上述第一輸出端與一第二輸出端；一電阻器，連接于該平衡式電橋與該受控電壓源的一輸出端之間；其中該受測外部裝置連接至該平衡式電橋與該運算放大器的該第二輸入端之間的第一節(jié)點；一受控電壓源，耦合到該平衡式電橋，以維持該平衡式電橋的平衡狀態(tài)，構成該自我平衡式主動電流電橋，以通過測量該電阻器的電壓降參數(shù)而測量該外部裝置的阻抗或信號發(fā)送端的輸出電流；本發(fā)明的應用不會對受測電路產(chǎn)生任何影響。
文檔編號G01R17/06GK1482467SQ02132048
公開日2004年3月17日 申請日期2002年9月9日 優(yōu)先權日2002年9月9日
發(fā)明者謝文龍, 曾志宏 申請人:驊訊電子企業(yè)股份有限公司